专利名称：串扰减少的插线面板系统和方法
技术领域：
本发明涉及通信连接器，并且更具体地涉及改进的串扰减少的通信连接器。
背景技术：
通信器件的广泛使用刺激了通信连接器的开发。最初，诸如电话、计算机终端等的通信设备是硬线连接的。例如，用于电话的线缆通过墙板中的孔直接连接到电终端上。
现代电话连接器采用安装在墙中的工业标准插座和位于电话线端头的配合工业标准插头。采用工业标准连接器允许方便地安装电话。类似地，为诸如计算机的其它通信设备开发了工业标准连接器。例如，通过和电话使用的通信连接器相类似的通信连接器，个人计算机可和局域网(LAN)耦接。
由于电话典型地具有有限的带宽，电话使用通信连接器不会造成信号品质的下降。但是，由于诸如一对线耦上的信号和另一对线耦上的信号相干扰所出现的串扰的情况，例如计算机的高速通信设备会遭受信号品质的明显下降。
常规绝缘位移连接器(IDC)设计具有关联的容性和感性串忧，而串扰阻碍遵从复杂的通信标准所作的努力。过去的为满足第6类通信标准的尝试通过采用其配置和常规IDC不同的IDC减小可能由IDC引起的不利效应。但是，由于会引入其它问题(包括设备后勤和支持所牵涉到的问题)，使IDC具有不同的配置是不希望的。
发明内容
本发明属于一种插线面板串扰减小系统和方法。在至少一个插塞式连接器方面，该插塞式连接器具有多个编组成对的插塞式连接器元件，其中包括第一和第二对，该多个插塞式连接器元件的每个对具有一个插塞式连接器梢(tip)元件和一个插塞式连接器环元件，并配置成耦接到不同的线对。另一方面包括构形成接收该插塞式连接器的塞孔式连接器。该塞孔式连接器具有多个塞孔接触件并被配置成接收该插塞式连接件，从而该多个塞孔接触件的每一个和该多个插塞式连接器元件中的一个不同的元件电气耦接。该多个塞孔接触件包括定位成当该塞孔式连接器接收该插塞式连接器时，分别与多个插塞式连接器元件的第一元件对的插塞式连接器梢元件和插塞式连接器环元件电气耦接的第一梢塞孔接触件和第一环塞孔接触件，并且包括定位成当该塞孔式连接器接收该插塞式连接器时，分别与第二对插塞式连接器元件的插塞式连接器梢元件和插塞式连接器环元件电气耦接的第二梢塞孔接触件和第二环塞孔接触件。
一种绝缘位移连接器(IDC)配置成接收多条导线并且具有多个IDC元件，该多个IDC元件中的每个元件配置成和该多条导线中的一条不同导线耦接。该多个IDC元件编组成对。该多个IDC元件中的每对元件具有配置成和不同的导线对耦接的IDC梢元件和IDC环元件。第一IDC元件对具有第一IDC梢元件和第一IDC环元件。第二IDC元件对具有第二IDC梢元件和第二IDC环元件。第一IDC环元件和第二IDC梢元件彼此相邻，并且它们之间具有第一电容。
一种电路板具有多个塞孔垫、多个IDC垫以及多个内部导体。该多个塞孔垫中的每个垫和多个塞孔接触件中不同的一个电气耦接，从而第一梢塞孔垫、第一环塞孔垫、第二梢塞孔垫和第二环塞孔垫分别与第一梢塞孔接触件、第一环塞孔接触件、第二梢塞孔接触件和第二环塞孔接触件电气耦接。该多个IDC垫中的每个垫和多个IDC元件中的一个不同的元件电气耦接。该多个内部导体中的每个导体与该多个塞孔垫中的一个不同的垫以及该与多个IDC垫中的一个不同的垫电气耦接。该电路板具有和第一IDC梢元件电气耦接的并且和第二IDC梢元件电气耦接的第一叉指电容，而且具有和第一IDC环元件电气耦接的并且和第二IDC环元件电气耦接的第二叉指电容。第一叉指电容和第二叉指电容的大小被定成减小和该第一电容关联的串扰。
从结合附图进行的下面的详细说明，本发明的其它特征和优点会变得清楚。
图1A是说明常规通信传输系统的示意图。
图1B是说明利用不同的电路和双绞线缆传输通信信号的常规技术。
图2A是和图1B的双绞线缆一起使用的常规插塞式连接器。
图2B是图2A的常规插塞式连接器的插塞式连接器元件的透视图。
图2C是图2A的常规插塞式连接器的前视图，示出插塞式连接器元件的梢分配和配置。
图2D是图2A的常规插塞式连接器的顶视图，示出和图2C中所示的插塞式连接器元件关联的线对。
图2E是常规插塞式连接器和关联的常规配合的通信塞孔式连接器的等角剖面图。
图3是本发明的减少串扰的插线面板的等角图。
图4是图3的插线面板的反向侧等角图。
图5是图3的插线面板的第一示例实现的电原理图。
图6是示出用于图3的插线面板的电路板的示例叠层顺序的示意图。
图7是示出图6的叠层顺序的第一线迹层的示意图。
图8是示出图6的叠层顺序的第二线迹层的示意图。
图9是示出图6的叠层顺序的第三线迹层的示意图。
图10是示出图6的叠层顺序的第四线迹层的示意图。
具体实施例方式
本说明书说明一种串扰减少的插线面板系统的方法以满足第6类要求，同时允许遵从其它标准例如第5类和5e类的物理连接器配置。开发服从按照近端串扰(NEXT)的TIA-568-B.2-1标准的插线面板的第6类构件包括解决关联的RJ-45插头中形成的串扰以及在插线面板模块的塞孔位置中应用抵消技术，从而使连接器的NEXT满足该规范。除了RJ-45插头中形成的串扰之外，常规IDC引入一定量的必须应对的串扰。常规第6类设计通过把IDC改变成一种不标准配置减小IDC的影响。例如，在一些常规方法中，增加IDC触点对之间的间隔，这使容性串扰为最小。在这些方法中，还减小一对中各触点之间的间隔，这允许各对之间间隔更大，从而减小感性串扰。
本发明的串扰减小的插线面板系统和方法采用一种减小IDC的影响的方法以满足第6类要求，从而不必采用对常规方法的配置改变。具体地，对于本发明的一些实现，IDC触点间隔为0.150英寸，并且间隔容限为±0.005英寸，这是诸如服从第5类的IDC以及其它IDC采用的工业标准。在该工业标准间隔下，IDC的本发明的实现能满足目前对近端串扰(NEXT)的第6类要求(TIA 568-B.2-1商业建筑电信电缆连接标准，部分2对称双绞线电缆连接构件，附录1用于4对的级6电缆连接的传输性能规范)。具体地，为了通过该级6规范，带有和插线面板100(下面说明，见图3)耦接的插塞式连接器40(下面说明，参图2A)的系统的NEXT必须小于(更低于)或等于通过下面的NEXT限制线方程描述的从1到250MHz频率范围内的NEXT限制线NEXT限制线(分贝)＝-(54-20×log(f/100))其中f代表以MHz为单位的从1到250MHz的频率，并且其中对于任何在1到250MHz之间的第一频率，该NEXT限制线方程产生小于-75分贝的结果，该第一频率的NEXT限制线等于-75分贝。
如后面进一步说明那样，采取步骤以直接解决那些最受IDC的电容性质影响的引脚对。
通信连接器为各种各样的通信设备提供方便、可靠的连接。在图1A中的示意图中说明常规通信传输系统。该传输系统包括线路驱动器2和4以及对应的线路接收器6和8。导线10把线路驱动器2连接到线路接收器6。导线12把线路驱动器4连接到线路接收器8。图1A按单个导体说明导线10和12，它们典型地作为电缆14的一部分捆在一起。
导线10和12通常沿着电缆14的长度以彼此平行的方式是双绞的。图1A中所示的电容CDiST和电容LDiST对导线10和12之间的分布式电容和电感耦合建模。二个电感LDiST和电容CDiST之间的互感造成导线10和12之间的电信号的耦合。导体之间容性或者感性耦合的信号是不希望的信号，其可称为“泄漏”信号或“串扰”。在低频下，例如典型地在电话中，由于在这种低频下分布式电容CDiST和电感LDiST提供低耦合，导线10和12之间的串扰最小。但是，在较高频率下，导线10和12之间的串扰变得明显。
为使串扰最小，设计者常常使用双绞线电缆和差分放大器，例如图1B中所示。图1B示出差分线路驱动器18、20、21和22，它们分别和差分线路接收器24、26、27和28耦接。通过具有“梢”线30a和“环”线30b的双绞线电缆30，差分线路驱动器18和差分线路接收器24耦接。类似地，具有“梢”线32a和“环”线32b的双绞线电缆32把差分线路驱动器20耦接到差分线路接收器26，具有“梢”线34a和“环”线34b的双绞线电缆34把差分线路驱动器21耦接到差分线路接收器27，而具有“梢”线36a和“环”线36b的双绞线电缆36把差分线路驱动器22耦接到差分线路接收器28。双绞线电缆30-36典型地称为“双绞线对”或“线对”(可能不是全部都双绞)，并且是电缆38的各个部分。每条双绞线电缆30-36可以单独屏蔽以进一步防止串扰。
如本领域已知那样，差分线路接收器24-28设计成抑制在它们各自的双绞线电缆30-36的二条导线上出现的信号。差分线路接收器24-28能抑制这些“共模”信号的程度是用共模抑制率(CMRR)表示的。由于通过差分线路接收器的CMRR抵消双绞线电缆之间的串扰，图1B中说明的系统是对图1A说明的系统的改进。例如，在双绞线电缆34上传送的信号可能容性或感性地耦合到双绞线30。但是，和双绞线电缆34关联的“梢”线34a和“环”线34b之间的容性耦合大致等于和双绞线电缆30的“梢”线30a和“环”线30b相关的容性耦合。差分线路接收器24的共模抑制有效地抵消共模串扰信号。这样，双绞线导体能在高得多的带宽下传输数据，同时把串扰减小到可接受水平。
双绞导线典型地如图2A和2C所示端接到常规插塞式连接器40或者如图2E中所示端接到常规通信塞孔式适配器48上。图2A示出工业标准RJ45插塞，其容纳4组双绞线电缆(即8条线)。为了简明，图2A只示出最内的二条双绞线电缆30和34的连接。以技术上周知的方式，插塞式连接器40和常规的带有接触件50的相容配合的通信塞孔式连接器48(图2E中示出)耦接。
插塞式连接器40的实现包括多个如在图2B和2E中最佳示出的金属接触点或插塞式连接器元件42，以把双绞线电缆30和40的导线电气连接到相配合的常规通信塞孔式连接器48。插塞式连接器元件42可以是板、弹性体或者采取其它常见形式。双绞线电缆30包含二条占据插塞式连接器40内的中央位置的导线，其中中央“梢”线30a和中央“环”线30b在插塞式连接器40内是不相绞的，以允许它们和二个对应的插塞式连接器元件42电气连接。类似地，双绞线电缆34包含二条占据插塞式连接器内的劈开(split)位置的导线，其中劈开“梢”线34a和劈开“环”线34b在插塞式连接器40内也是不相绞的，以允许它们和二个对应的插塞式连接器元件42电气连接。借助工业标准RJ45插塞，双绞线电缆30的中央“梢”线30a和中央“环”线30b和插塞式连接器40的最内的一对插塞式连接器元件42耦接。双绞线电缆34的劈开“梢”线34a和中央“梢”线30a以及中央“环”线30b一侧上的插塞式连接器元件42耦接，而劈开“环”线34b和中央“梢”线30a以及中央“环”线30b另一侧上的插塞式连接器元件42耦接。在此配置下，如图2A中所示，双绞线电缆30的不相绞的中央“梢”线30a和中央“环”线30b在内部延伸并且通常并排于双绞线电缆34的不相绞的劈开“梢”线34a和劈开“环”线34b。如图2C中所示，各插塞式连接器元件42沿着插塞式连接器40的正面40a暴露，以利用接头片47(tab)电气耦合从而牢固地和通信塞孔连接器48啮合。
由于在插塞式连接器40的内部双绞线电缆30和34的各部分是不相绞的，中央“梢”线30a和中央“环”线30b可能分别不同地对来自双绞线电缆34的不相绞线以及来自双绞线电缆32和36(未在图2A中示出)的不相绞线的串扰暴露。即，在双绞线电缆30的不相绞的中央“梢”线30a以及中央“环”线30b的部分中，来自双绞线电缆32、34和36的串扰可能不相等地出现。名称为“TIA 568A”的工业测试标准利用RJ45插塞作为标准插塞以测试包括第5类、第5e类和第6类通信系统的硬件。另外，TIA-568-B.2-1还涉及用于适于构件的连接硬件的插线面板模块的第6类性能要求。对于RJ45插塞上的串扰，最坏情况串扰状态出现在图2A中示出的双绞线电缆30和双绞线电缆34之间。不相绞的中央“梢”线30a和中央“环”线30b与插塞式连接器40的最内插塞式连接器元件42耦接，而不相绞的劈开“梢”线34a和劈开“环”线34b是分开的，并且在最内插塞式连接器元件42的相反的外二侧上和插塞式连接器元件42耦接，从而中央“梢”线30a和中央“环”线30b位于劈开“梢”线34a和劈开“环”线34b的中间。对该最坏情况状态的测量表明，在不相绞状态下双绞线电缆30和34的各条线之间的串扰在100兆赫(MHz)下大约产生40分贝(dB)的信号串扰电平。在这些环境下，泄漏造成的差分信号是明显的，并且不能通过差分线路接收器抵消。尽管RJ45插塞内的其它导线具有不同的信号串扰电平比，插塞连接器40内的不相绞部分上的各条导线之间仍存在由泄漏造成的明显的差分信号。
常规插塞式连接器40中还因为插塞式连接器元件42的物理构造以及通信连接器的结构中使用的材料31起串扰。图2B示出一对插塞式连接器元件42的一种实现，每个元件具有一个带有接触表面44和端表面46的固体金属板。接触表面44用于使连接器元件42和线缆耦接，而端表面46用于使连接器元件和配合连接器耦接。工业标准RJ45插塞包括八个插塞式连接器元件42。但是，出于简明，图2B只示出二个插塞式连接器元件42。插塞式连接器元件42的这种结构可增加感受到的串扰。
插塞式连接器元件42安装在插塞式连接器40内，并且排列成彼此平行并按距离d被隔开。每个插塞式连接器42几乎和平行板电容器中的板一样。如本领域技术人员知道那样，插塞式连接器元件42之间形成的电容和插塞式连接器元件的表面面积成正比，并且和插塞式连接器元件相隔距离的平方成反比。
常规插塞式连接器40是从聚碳酸酯材料模制的。在制造插塞式连接器40时在聚碳酸酯材料中嵌入每个插塞式连接器元件42。通过在连接器元件之间使用这种介质材料，增加了插塞式连接器元件42之间的电容。从而，由于插塞式连接器元件的平行表面面积以及它们之间的聚碳酸酯材料的高介电常数值，各个插塞式连接器元件42之间的电容增加。这样，尽管插塞式连接器40提供简单、便宜的连接方法，由于插塞式连接器本体内的导体间的串扰以及插塞式连接器元件本身之间的容性耦合，它导致了下降的性能。
图2C和2D中示出的插塞式连接器40具有插塞式连接器元件42a-42h。如从图2C的插塞式连接器40的正面40a观看到的那样，插塞式连接器元件42a-42h是分别按照引脚号1到8排列的。如已讨论的那样，插塞式连接器元件42a-42h接线到双绞线30-36的“梢”线和“环”线。如图2D中所示，按线对1标示的中央“梢”线和“环”线30a和30b电气上分别与引脚5和引脚4插塞式连接器元件42e和42d连接。引脚1和引脚2插塞式连接器元件42a和42b电气上分别与按线对2标示的左外侧“梢”和“环”线32a和32b连接。引脚3和引脚6插塞式连接器元件42c和42f电气上分别与按线对3标示的劈开“梢”和“环”线34a和34b连接。引脚7和引脚8插塞式连接器元件42g和42h电气上分别和按线对4标示的右外侧“梢”和“环”线36a和36b连接。
常规塞孔式通信连接器48也类似地引入串扰。如图2E中所示它的用四个接触件50a-50d表示的接触件50的实现是按平行布局配置的，从而按和上面讨论的类似方式在接触件之间出现串扰。常规塞孔式通信连接器48的接触件50也定位成和构形成与常规插塞式连接器40的端表面46和插塞式连接器元件42电气耦接。
作为本发明的主题的减少串扰的插线面板100的一部分，图3示出48-1到48-6六个塞孔式连接器。插线面板100还包括电路板102，该电路板具有和这六个塞孔式连接器48固定附着并且电气耦接的第一侧120a。电路板102具有和六个绝缘位移连接器(IDC)104-1到104-6固定附着并且电气耦接的第二侧102b。
如在图4更好地示出那样，每个IDC 104具有四个分隔器106，其中每个分隔器在其每侧上具有线槽108，以便为每个分隔器接收导线对的二个线端(未示出)。当每个线槽108接收线端中的一个时，该线端变成电气上和IDC 104的一个连接器元件(未示出)电气耦接，如后面解释那样，该IDC和电路板102电气耦接。从而，每个示例IDC104具有八个分别和引脚1到8对应的线槽108-1到108-8，它们通过电路板102和分别和一个塞孔式连接器48的接触件50a-50h(分别对应引脚1到8)电气耦接。
如所讨论的那样，这些实现通过添加的电容减小近端串扰(NEXT)，从而线槽108-1和108-2、108-3和108-4、108-5和108-6、108-7和108-8之间的槽间隔ss1，以及108-2和108-3、108-4和108-5、108-6和108-7、108-8和108-1之间的槽间隔ss2，可以和第5类实现中的常规IDC接触间隔一样，其中间隔为0.150英寸以及容限为±0.005英寸或者更小，例如±0.003英寸，而仍满足涉及到上面说明的NEXT限制线的第6类规范的NEXT要求。
在图3的示例实现中，插线面板100的塞孔式连接器48服从联邦通信委员会规章第47章第68部分控制的用于RJ45塞孔的工业标准规范。插线面板100的该示例实现的性能还服从电话工业协会的第5和第6类增强标准。但是，所讨论的原理可应用于采用其它工业连接器的其它插线面板。
该工业标准外部配置允许插线面板100的塞孔式连接器48方便地和工业标准型插塞式连接器40连接，如图2E中所示，尽管是按塞孔式连接器说明的，应注意，本发明的塞孔式连接器48可以取插塞或插孔或者任何其它类型的连接器的形式，以和对应的易产生串扰的通信连接器物理配合。插线面板100配置成对来源于常规插塞式连接器40的近端串扰或者来自该插线面板的IDC侧上的电路中的远端串扰的正向以及反向串扰提供补偿。
为近端串扰对遵从TIA-568-B.2-1的插线面板常规地开发相容的第6类构件涉及了解RJ45插塞中形成的串扰的性质，以及在这些插线面板中应用抵消技术。这些抵消技术包括通过在该插线面板中添加和/或修改电容和电感对插塞式连接器中形成的串扰引入极性相反的串扰。
在插线面板中添加和/或修改电容和电感的因素包括塞孔式连接器的齿(tine)的安排、对塞孔式连接器定尺寸、电路板102和IDC 104中找到的信号轨迹的排列、以及增加电路板内找到的叉指电容。
如已讨论的那样，双绞信令使用导线对，其中该对中的第一线用“梢”标示而对中的第二线用“环”标示。一对中的每一“梢”线和每一“环”线中的电压和电流是极性相反的，其中“梢”-“环”线对中的“梢”线相对于该对的“环”线为正电压。在所说明的减小串扰的实现中采用双绞信令的这些相反的极性概念。具体地，为了补偿二条线之间的第一容性耦合形成的串扰，可以故意在第二位置添加这二条线之间的第二容性耦合，以产生和第一位置处发现的串扰幅值相反的串扰。由于第一耦合和第二耦合产生极性相反的串扰，和第一耦合关联的串扰以及和第二耦合关联的串扰趋于彼此抵消，从而明显减小串扰电平。
这样，为了补偿来自于插塞式连接器40的第一串扰，应在插线面板100引入相对于第一串扰数量相等、极性相反的第二串扰。一些常规塞孔设计采用和常规插塞式连接器40中发现的不希望耦合的极性相反的容性耦合，以便有意地引入和源于常规插塞式连接器的不希望的串扰极性相反的串扰。
按照本文使用的术语，二条极性相同线之间，例如二条“梢”线之间或者二条“环”线之间的容性耦合称为“正容性耦合”，而二条极性相反线之间，例如“梢”线和“环”线之间的容性耦合称为“负容性耦合”。平行板产生电容以及靠近的线段产生电容是通常采用的实现极性相反的容性耦合并且补偿不希望的容性耦合的方法。常规方法采用这样一种缓和串扰的方法，其中认为插塞式连接器的不同导体对之间的串扰具有大致相同的幅值并且从而对称排列。
插线面板100的实现容性地补偿IDC 104，为了解释这是如何完成的，回顾常规插塞式连接器40的物理引脚顺序以及IDC 104的线槽108的常规物理引脚顺序是有帮助的。如图2D中所示，常规插塞式连接器40的物理引脚顺序中引脚1梢(1T)，引脚2环(2R)，引脚3梢(3T)，引脚4环(4R)，引脚5梢(ST)，引脚6环(6R)，引脚7梢(7T)和引脚8环(8R)。IDC 104的线槽108的常规物理引脚顺序是5T，4R，1T，2R、3T，6R，7T和8R(未示出)。在给定IDC 104的物理引脚顺序的情况下，和别的引脚对相邻的引脚对最受IDC的电容特性的影响，它们是和引脚1-引脚2对相邻的引脚4-引脚5对(45-12对组合)，和引脚3-引脚6对相邻的引脚1-引脚2对(12-36对组合)，以及和引脚7-引脚8对相邻的引脚3-引脚6对(36-78对组合)。
在按上面说明给出常规插塞式连接器40的常规物理引脚顺序以及IDC 104的线槽108的常规物理引脚顺序的情况下，下面说明如何解决IDC 104中的由相邻的引脚对组合产生的电容。对于45-12对组合，引脚4R和引脚1T彼此最近，并且由于它们邻近IDC 104因而主导容性耦合。串扰的极性和常规插塞式连接器40对于该对组合产生的串扰的极性相反。遗憾的是，该IDC对组合电气上过远因而不能有效抵消插塞串扰。结果，该IDC串扰在IDC 104中被本地抵消，并且抵消与插塞/齿界面更近施加的插塞串扰。为了解决该IDC串扰，如图5所示，添加一个叉指电容器EZ 15，以在IDC 104的引脚5T和引脚1T之间电气耦合，并且添加叉指电容器EZ24，以在引脚4R和引脚2R之间电气耦合。
对于12-36对组合，引脚2R和引脚3T彼此最近，并且由于它们邻近IDC 104因而主导电容耦合。该串扰的极性和该常规插塞式连接器40中为12-36对组合形成的串扰的极性相同。从而，必须抵消该串扰的大部分。组合使用该位置处的相同极性电容以及槽108和电路板102的界面(未示出)处的相反极性的电容器，以对插塞串扰提供更有效的抵消。以此方式使用IDC电容有助于使串扰抵消电容器的尺寸为最小。通过施加叉指电容，部分地抵消该IDC对组合内形成的电容串扰。使用二个电容器一个电容器EZ 13在引脚1T和引脚3T之间，另一个电容器EZ 26在引脚2R和引脚6R之间。这些电容器的尺寸尽可能地小，以减小由于比IDC 104的额定阻抗低而导致的回波损耗。
对于36-78对组合，引脚6R和引脚7T彼此最近，并且由于它们邻近IDC 104因而主导容性耦合。该串扰的极性和常规插塞式连接器40中为该对组合形成的串扰的极性相同。从而，必须如上面讨论的对12-36对组合那样类似地抵消该串扰的大部分。使用二个电容器一个电容器EZ 37在引脚3T和引脚7T之间，另一个电容器EZ 68在引脚6R和引脚8R之间。这些电容器的尺寸尽可能保持小，以减小由于比IDC 104的额定阻抗低而导致的回波损耗。如图5中所示，对电路板102添加其它叉指电容器，以解决在IDC 104以外的区域中产生的串扰。
另外，电路板102和IDC 104界面处的信号路由可以包括改进IDC的回波损耗性能的方面。在一些实现中，由于各触点靠近并且面积相对大，IDC 104本质上具有低阻抗。为了考虑到该低阻抗，在电路板102和IDC 104的该界面附近包含下列各对的高阻抗部分引脚4-引脚5，引脚1-引脚2、引脚3-引脚6，以及引脚7-引脚8。通过增加每对的迹线之间的空间实现高阻抗部分，这还有助于改进NEXT性能。
对于插线面板100的给定配置如何确定添加的电容的值，可以基于下述迭代过程进行对电路板添加电容，进行测量，根据分析接着加大或减小电容，依此类推。由于插塞式连接器40和IDC 104的固有电容的值可能受到其它处的电容的影响，对于确定对电路板102添加的恰当的电容，迭代方法是有用的。对于一些示例性实现，可以通过迭代过程，利用Ansoft公司(宾州区兹堡)的在HP J5000 Unix计算机上运行的带有技术上周知的有限元分析的电磁仿真建模软件，以及惠普公司提供的包括HP 4380S96、HP 4396B、HP 4380A的电子测试分析仪设备实现细化，以决定要对电路板102添加的电容的正确值。对于一些测试，该测试分析仪和与插塞式连接器40连接的线对1-4连接。该插塞式连接器40通过塞孔式连接器48的物理啮合机制和插线面板100连接。
对于所提到的示例实现，通常可以利用该电磁仿真建模软件检查对电路板102的具体布局设计思想。还可以利用电子测试分析仪检查设计布局，并且还可以用来细化布局尺寸，以实现串扰的减少。可以利用该测试分析仪，通过常规插塞式连接器40在和该常规插塞式连接器连接的第一线对上向插线面板100发送信号，接着可以利用该分析仪测量在和该插线面板连接的第二、第三和第四线对上出现的结果串扰量。可以测量近端串扰和远端串扰，并且可以进行对电路板102的细化，直至在插线面板100和常规插塞式连接器40耦接的情况下实现近端串扰和远端串扰的减少，以满足第6类性能。
图6中示出电路板102的一种示例实现，其具有用2.0盎司成品铜做成的第一和第四线迹层120、136，用2.0盎司成品铜做成的第二和第三线迹层126、130，0.028英寸厚、介电常数为4.0的第一介质层128，以及0.009英寸厚的第一和第二粘合材料层124、132。如图6中所示，电路板102的层次顺序为第一线迹层120，第一粘合材料层124，第二线迹层126，第一介质层128，第三线迹层130，第二粘合材料层132，以及第四线迹层136。
在图7中示出所描述的实现的第一线迹层120的线迹。第一线迹层120包括第一多个线连接器垫(本文称为“多个塞孔垫”)。该多个塞孔垫中的选出的垫在图7中用引脚号以及该垫电气耦接到的塞孔式连接器48的接触件50的塞孔式连接器号标记。例如，图7中示出的并用48-4的引脚1标记的该多个塞孔垫中的那个垫，电气上应和与插线面板100的塞孔式连接器48-4的引脚1关联的接触件50a耦接。
第一线迹层120还包括第二多个线连接器垫(本文称为“多个IDC垫”)。该多个IDC垫中一些选出的垫在图7中用和IDC 104的一个线槽108以及它的连接器元件关联的引脚号(例如和线槽108-1以及它的连接器元件关联的引脚1)标记。例如，图7中示出的并且标记为104-4的引脚1的该多个IDC垫中的那个垫，电气上应和与插线面板100的IDC 104-4的线槽108-1关联的连接器元件耦接。如图8、9和10中分别所示，类似地标记第二、第三和第四线迹层126、130和136上的多个垫孔垫和多个IDC垫，这些垫穿过在电路板102上形成的各孔。
第一线迹层120的一个用途是利用叉指线迹添加容性耦合，如同利用图7中示出的容性线迹部分所进行的那样，提供如图5的电路图的一部分示出的板电容CZ14、CZ46、CZ47、EZ15、EZ24、EZ26、EZ34、EZ37和EZ68。
图8中示出的第二线迹层126以及图9中示出第三线迹层130具有该多个塞孔垫和该多个IDC垫之间的线迹连接，每一连接对应于一个具体塞孔和它的对应IDC的一个具体引脚号。例如，如图8中所示，在48-1的引脚2和104-1的引脚2之间存在着连接。
在图10中，只对塞孔式连接器48-2、48-4和48-6而不对塞孔式连接器48-1、48-3和48-5示出补偿的示例实现。第四线迹层136利用图10中示出的容性线迹部分添加容性耦合，对塞孔式连接器48-2、48-4和48-6但不对塞孔式连接器48-1、48-3和48-5提供电容EZ13、CZ23、CZ25、CZ35、EZ56和CZ58。对于图6-10的示例电路板102，不为塞孔式连接器48-1、48-3和48-5实现图5中描述的中央区或边缘区电容。插线面板100的进一步实现也利用叉指线迹添加电容，而其它实施例利用技术上已知的其它添加电容的方法，例如利用离散容性元件的方法。
应理解，插线面板100可以做成是墙上安装型，或者是包括独立型的其它型式。本发明的原理预期包括所有的通信连接器变型。另外，本发明预期包括除RJ45型之外的通信连接器，并且可以设计成包括数量更多或更少的双绞线电缆。
从上面的描述可以理解，尽管出于说明的目的描述了本发明的一些实施例，但是在不背离本发明的精神和范围的情况下，可以做出各种修改。从而，本发明只受附后权利要求书的限制。
权利要求
1.一种用于至少一个插塞式连接器的系统，该插塞式连接器具有多个编成对的插塞式连接器元件，其中包括第一对和第二对，该多个插塞式连接器元件的每一对具有配置成和不同的线对耦接的插塞式连接器梢元件和插塞式连接器环元件，该系统包括构形成接收该插塞式连接器的塞孔式连接器，该塞孔式连接器具有多个塞孔接触件并且被配置成接收该插塞式连接件，从而该多个塞孔接触件的每一个和该多个插塞式连接器元件中的一个不同的元件电气耦接，该多个塞孔接触件包括被定位成当该塞孔式连接器接收该插塞式连接器时，分别与多个插塞式连接器元件的第一元件对的插塞式连接器梢元件和插塞式连接器环元件电气耦接的第一梢塞孔接触件和第一环塞孔接触件，并且包括被定位成当该塞孔式连接器接收该插塞式连接器时，分别与第二对插塞式连接器元件的插塞式连接器梢元件和插塞式连接器环元件电气耦接的第二梢塞孔接触件和第二环塞孔接触件；配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条导线中的一条不同线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，第一IDC元件对具有第一IDE梢元件和第一IDC环元件，第二IDC元件对具有第二IDC梢元件和第二IDC环元件，第一IDC环元件和第二IDC梢元件彼此相邻并且它们之间具有第一电容；以及具有多个塞孔垫、多个IDC垫以及多个内部导体的电路板，该多个塞孔垫中的每个垫和多个塞孔接触件中一个不同的接触件电气耦接，从而第一梢塞孔垫、第一环塞孔垫、第二梢塞孔垫和第二环塞孔垫分别与第一梢塞孔接触件、第一环塞孔接触件、第二梢塞孔接触件和第二环塞孔接触件电气耦接，该多个IDC垫中的每个垫和多个IDC元件中的一个不同元件电气耦接，该多个内部导体中的每个导体与该多个塞孔垫中的一个不同的垫以及该多个IDC垫中的一个不同的垫电气耦接，该电路板具有和第一IDC梢元件电气耦接的并且和第二IDC梢元件电气耦接的第一叉指电容，且具有和第一IDC环元件电气耦接的并且和第二IDC环元件电气耦接的第二叉指电容，该第一叉指电容和第二叉指电容的大小定成减小和该第一电容关联的串扰。
2.权利要求1的系统，其中该塞孔式连接器配置成象RJ45塞孔式连接器那样和该插塞式连接器耦接。
3.权利要求1的系统，其中该多个内部导体是多条线迹。
4.一种系统，包括具有多个编成对的插塞式连接器元件的插塞式连接器，包括第一和第二对，该多个插塞式连接器元件的每一对具有配置成和不同的线对耦接的插塞式连接器梢元件和插塞式连接器环元件，构形成接收该插塞式连接器的塞孔式连接器，该塞孔式连接器具有多个塞孔接触件并且配置成接收该插塞式连接件，从而该多个塞孔接触件的每一个和该多个插塞式连接器元件中的一个不同的元件电气耦接，该多个塞孔接触件包括定位成当该塞孔式连接器接收该插塞式连接器时，分别与多个插塞式连接器元件的第一元件对的插塞式连接器梢元件和插塞式连接器环元件电气耦接的第一梢塞孔接触件和第一环塞孔接触件，并且包括定位成当该塞孔式连接器接收该插塞式连接器时，分别与第二对插塞式连接器元件的插塞式连接器梢元件和插塞式连接器环元件电气耦接的第二梢塞孔接触件和第二环塞孔接触件；配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条线中的一条不同线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，第一IDC元件对具有第一IDC梢元件和第一IDC环元件，第二IDC元件对具有第二IDC梢元件和第二IDC环元件，第一IDC环元件和第二IDC梢元件彼此相邻并且它们之间具有第一电容；以及具有多个塞孔垫、多个IDC垫以及多个内部导体的电路板，该多个塞孔垫中的每个垫和该多个塞孔接触件中一个不同的接触件电气耦接，从而第一梢塞孔垫、第一环塞孔垫、第二梢塞孔垫和第二环塞孔垫分别与第一梢塞孔接触件、第一环塞孔接触件、第二梢塞孔接触件和第二环塞孔接触件电气耦接，该多个IDC垫中的每个垫和多个IDC元件中的一个不同元件电气耦接，该多个内部导体中的每个导体与该多个塞孔垫中的一个不同的垫以及该多个IDC垫中的一个不同的垫电气耦接，该电路板具有和第一IDC梢元件电气耦接并且和第二IDC梢元件电气耦接的第一叉指电容，该第一叉指电容的大小定成减小和该第一电容相关联的串扰。
5.一种系统，包括具有多个塞孔接触件的塞孔式连接器，该多个塞孔接触件包括第一梢塞孔接触件和第一环塞孔接触件，以及包括第二梢塞孔接触件和第二环塞孔接触件；配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条线中的一条不同的线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，第一IDC元件对具有第一IDC梢元件和第一IDC环元件，第二IDC元件对具有第二IDC梢元件和第二IDC环元件，第一IDC环元件和第二IDC梢元件彼此相邻并且它们之间具有第一电容；以及具有多个塞孔垫、多个IDC垫以及多个内部导体的电路板，该多个塞孔垫中的每个垫和多个塞孔接触件中一个不同的接触件电气耦接，从而第一梢塞孔垫、第一环塞孔垫、第二梢塞孔垫和第二环塞孔垫分别与第一梢塞孔接触件、第一环塞孔接触件、第二梢塞孔接触件和第二环塞孔接触件电气耦接，该多个IDC垫中的每个垫和多个IDC元件中的一个不同元件电气耦接，该多个内部导体中的每个导体与该多个塞孔垫中的一个不同的垫以及该多个IDC垫中的一个不同的垫电气耦接，该电路板具有和第一IDC环元件电气耦接并且和第二IDC环元件电气耦接的第一叉指电容，该第一叉指电容的大小定成减小和该第一电容关联的串扰。
6.一种系统，包括具有多个第一接触件的第一连接器；配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条线中的一条不同线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，该IDC具有在第一IDC元件对的第一IDC梢元件和第二IDC元件对的第二IDC环元件之间的第一电容；以及具有把各个第一接触件耦接到各个IDC元件的多个内部导体的电路板，该电路板具有与第一IDC梢元件和第一IDC环元件中之一电气耦接的、并且与第二IDC梢元件和第二IDC环元件中之一电气耦接的第二电容，该第二电容的大小定成减小和第一电容关联的串扰。
7.一种系统，包括具有多个第一接触件的第一连接器；配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条线中的一条不同线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，该IDC具有在第一IDC元件对的第一IDC梢元件和第二IDC元件对的第二IDC环元件之间的第一电容；以及具有把各个第一接触件耦接到各个IDC元件的多个内部导体的电路板，该电路板具有在下面二组中之一之间电气耦接的第二电容第一IDC梢元件和第二IDC梢元件组成的第一组，以及第一IDC环元件和第二IDC环元件组成的第二组，第二电容的大小定成至少部分地抵消和第一电容关联的串扰。
8.一种系统，包括配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条线中的一条不同线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，该IDC具有在第一IDC元件对的第一IDC梢元件和第二IDC元件对的第二IDC环元件之间的第一电容；以及在下述二组中之一之间电气耦接的第二电容由第一IDC元件对的第一IDC稍元件和第二IDC元件对的第二IDC梢元件组成的第一组，以及由第一IDC元件对的第一IDC环元件和第二IDC元件对的第二IDC环元件组成的第二组，第二电容的大小定成至少部分地补偿和第一电容关联的串扰。
9.一种系统，包括配置成接收多条线并且具有多个IDC元件的绝缘位移连接器(IDC)，该多个IDC元件中的每个元件配置成和该多条线中的一条不同线耦接，该多个IDC元件编组成对，该多个IDC元件中的每对元件具有配置成和不同的线对耦接的IDC梢元件和IDC环元件，该IDC具有在第一IDC元件对的IDC环元件和第二IDC元件对的IDC梢元件之间的第一电容、在第二IDC元件对的IDC环元件和第三IDC元件对的IDC梢元件之间的第二电容、以及在第三IDC元件对的IDC环元件和第四IDC元件对的IDC梢元件之间的第三电容；在下述二组中之一之间电气耦接的第四电容由第一IDC元件对的IDC梢元件和第二IDC元件对的IDC梢元件组成的第一组，以及由第一IDC元件对的IDC环元件和第二IDC元件对的IDC环元件组成的第二组；在下述二组中之一之间电气耦接的第五电容由第二IDC元件对的IDC梢元件和第三IDC元件对的IDC梢元件组成的第一组，以及由第二IDC元件对的IDC环元件和第三IDC元件对的IDC环元件组成的第二组；以及在下述二组中之一之间电气耦接的第六电容由第三IDC元件对的IDC梢元件和第四IDC元件对的IDC梢元件组成的第一组，以及由第三IDC元件对的IDC环元件和第四IDC元件对的IDC环元件组成的第二组，第四电容的大小定成至少部分地补偿和第一电容关联的串扰，第五电容的大小定成至少部分地补偿和第二电容关联的串扰，第六电容的大小定成至少部分地补偿和第三电容关联的串扰。
10.一种在具有第一引脚对和第二引脚对的绝缘位移连接器中至少部分地补偿串扰的方法，该串扰是从在该第一对的第一引脚和该第二对的第一引脚之间电气耦接的第一电容产生的，该方法包括在该第一对的一个引脚和该第二对的一个引脚之间电气耦合第二电容。
11.一种在具有第一引脚对和第二引脚对的绝缘位移连接器中至少部分地补偿串扰的方法，该串扰是从在该第一对的第一引脚和该第二对的第一引脚之间电气耦接的第一电容产生的，该方法包括在该第一对的第一引脚和该第二对的第二引脚之间电气耦接第二电容。
12.一种系统，包括插塞式连接器；以及和该插塞式连接器耦接的插线面板，该插线面板具有绝缘位移连接器(IDC)，该IDC具有接触间隔在0.145英寸和0.155英寸之间的接触点，该系统具有满足下述NEXT限制线方程的近端串扰(NEXT)NEXT限制线(分贝)＝-(54-20×log(f×100))，其中f代表以MHz为单位的从1到250MHz的频率，并且其中，对于任何第一频率，该NEXT限制线方程产生小于-75分贝的结果，该第一频率的NEXT限制线等于-75分贝。
全文摘要
一种绝缘位移连接器(IDC)插线面板包，包括带有用来补偿该板的IDC内的固有电容的叉指电容的电路(PC)板。从而减小不希望的串扰信号。
文档编号H01R4/24GK1902785SQ200480039844
公开日2007年1月24日 申请日期2004年11月22日 优先权日2003年11月21日
发明者约翰·M.·瑞德菲尔德, 杰弗里·P.·西弗瑞德 申请人:莱维顿制造有限公司