专利名称：铜金属化工艺的制作方法
技术领域：
本发明提供一种铜金属化工艺，特别是在制作集成电路装置的铜金属化中，减少铜金属形成突起的方法。
背景技术：
在集成电路制作中，常应用蚀刻绝缘层所形成的接触窗/介层窗开口至下层欲形成电性接触的导电区域，再沉积导电层材料于该接触窗/介层窗开口中。由于铜金属联机可减小高电阻，因此成为未来制作0.18微米或更小尺寸的集成电路装置的重要技术。一般而言，铜金属联机常利用镶嵌或双镶嵌工艺来制作。该镶嵌步骤，包括于该镶嵌开口中沉积铜金属、回磨该铜金属层，以及沉积覆盖层(例如氮化硅或碳化硅)于该铜插塞以避免铜扩散至上层。
于沉积覆盖层的过程中，热预算会引起铜金属的压缩热应力并于铜金属表面产生垂直应力。图1A显示于基板10的绝缘层18中的镶嵌铜金属线20。其中，氧化铜22于平坦化后自然形成于铜金属表面上。图1B显示于沉积覆盖层40期间，沿着晶格边界(grain boundary)会产生压缩热应力30。图1C显示因垂直热应力而形成于铜金属表面上的铜金属突起32。铜金属突起会降低铜金属的可靠度并导致金属岛腐蚀(via induced metal islandcorrosion)，混淆缺陷侦测工具，使得其它缺陷无法被精确地侦测到，因此减少于铜镶嵌工艺中铜金属突起，对改善优良率以及可靠度而言变得越来越重要。综上所述，业界亟需一种减少铜金属化工艺的铜金属突起的方法。
US6,355,571揭示使用NH3或H2以将氧化铜还原成铜金属，并原位沉积覆盖层；US6,506,677以及US6,429,128揭示使用NH3或N2等离子体将氧化铜还原成铜金属并原位沉积覆盖层；此外，128亦提到在沉积覆盖层时减小功率RF以及增加间距以减小压缩应力；US5,654,232揭示金属铜镶嵌工艺。US6,482,755揭示利用NH3、NH2或H2等离子体处理，较低温度下将氧化铜还原成铜金属，接着原位沉积高密度等离子体氮化硅；US6,515,373揭示于化学机械研磨前及/或后进行热回火，以减少突起；US6,500,754则揭示于化学机械研磨前进行热回火，以促进晶格成长来避免突起形成。
发明内容
本发明的目的在于提供一种铜金属化工艺，其可以有效减少制作集成电路装置的铜金属化过程中产生的铜突起。
本发明的目的还在于提供一种铜金属化工艺，其可藉由在铜晶格边界形成缓冲区来减少铜突起。
本发明的目的还在于提供一种铜金属化工艺，其藉由沉积覆盖层的原位(in-situ)处理，在铜晶格边界上产生氟离子或经控制的蚀刻气体，以于该铜晶格边界上形成缓冲区。
为达上述目的，本发明提供一种铜金属化工艺，包括于基板上形成具有开口的介电层；形成铜金属层以填充该开口；于该铜金属层的表面上形成缓冲区；以及，于该铜金属层以及该缓冲区上沉积覆盖层。
本发明提供的铜金属化工艺，其能有效减少制作集成电路装置的铜金属化工艺所产生的铜突起。
本发明还提供了一种铜金属化工艺，包括于基板上形成具有开口的介电层；形成铜金属层以填充该开口；提供氟离子至该铜金属层以于该铜金属层表面形成缓冲区，以及于该铜金属层上原位(in-situ)沉积覆盖层。
本发明还提供了一种铜金属化工艺，该方法的步骤包括于基底上形成具有开口的介电层；形成铜金属层以填充该开口，其中氧化铜自然地形成于该铜金属层表面；提供氟离子至该铜金属层以利用该氟离子移除该氧化铜并形成缓冲区于该铜金属层的表面上，以及原位(in-situ)沉积覆盖层于该铜金属层上。
上述的铜金属化工艺，还包括于该基板中与基板上形成复数个半导体组件结构，其中这些半导体组件结构包括闸极电极、源极/汲极区域以及下层金属联机；所述的开口是连接至基板中的半导体组件结构之一；其中沉积该覆盖层采用原位(in-situ)工艺；形成该缓冲区的步骤包括提供氟离子或腐蚀气体至该铜金属表面，该缓冲区将该铜金属中的垂直热应力转换成水平应力以避免铜金属突起的形成；所述的提供氟离子至该铜金属层的步骤优选包括以NF3等离子体处理该铜金属；形成该铜金属层的步骤可选自物理气相沉积法、化学气相沉积法、电镀法以及无电镀法所组成的族群；其中该覆盖层选自氮化硅以及碳化硅所组成的族群，其中该覆盖层厚度为200至1000。
本发明提供的减少铜突起的方法，解决了因铜突起而降低铜的可靠度的问题，同时也避免了缺陷检测设备工具因混淆而出现的种种问题。
图1A-1C为现有技术中铜突起状态的剖面图；图2-5为本发明优选实施例的剖面图；图6为利用本发明优选实施例所制作的集成电路装置的剖面图。
附图标号10-基板； 18-绝缘层； 20-铜金属镶嵌线；22-氧化铜； 30-压缩热应力； 32-铜金属突起；33-凹陷； 35-垂直热应力； 40-覆盖层；60-闸极电极； 62-源极/汲极区域； 64-介电层；66-金属插塞。
具体实施例方式
以下结合附图详细说明本发明，但不限定本发明的实施范围。
本发明提供了减少铜突起的方法，以解决因铜突起而降低铜的可靠度，并混淆缺陷检测设备的问题。由于沉积在铜金属表面的覆盖层会产生垂直压缩-热应力而诱导铜突起的形成，因此于覆盖层沉积后会产生铜突起。
请参照图2，其显示部分集成电路装置。其中包括半导体基板10，其优选为单晶硅，于半导体基板10中或上形成半导体组件结构，例如包括形成闸极电极、源极/汲极区域，以及下层的金属联机(未显示)。
于半导体结构上沉积厚度约6000-13000埃的绝缘层18，该绝缘层18选自二氧化硅、硼磷玻璃(BPSG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)或其它类似物所组成的族群，该绝缘层18优选具有平坦化表面。
蚀刻该绝缘层18以形成接触窗/介层洞开口，其中接触窗/介层洞开口连接至基板10中的半导体组件结构(未显示)，该开口可为单或双镶嵌开口。
同样参照图2，先于该开口中顺应性地沉积阻障层(未显示)，再沉积铜金属层20以填充该开口；其中沉积该铜金属层的方式包括物理气相沉积法、化学气相沉积法、电解电镀法或无电解电镀法；接着，以化学机械研磨法研磨铜金属层20至只留下开口内的铜为止，其中氧化铜22会自然产生于铜金属表面上。
于铜金属层20上沉积覆盖层以避免铜扩散，一般而言该覆盖层可为氮化硅或碳化硅层，其中用于沉积覆盖层的热预算会导致铜突起的产生，而减少该突起的关键即是释放铜金属中的垂直热应力。
本发明的关键步骤是在沉积覆盖层时加入原位处理步骤以释放铜表面的垂直热应力。该关键步骤包括于表面的晶格边界上提供氟离子或经控制的蚀刻气体，利用晶格边界上的氟离子或经控制的蚀刻气体增进铜表面的晶格边界，该氟离子或蚀刻气体可移除氧化铜并与铜金属反应。由于晶格边界为铜表面的较弱点，因此氟离子于该处的蚀刻率大于其它部分。
如图3所示，A与B两处的晶格向位不同。于A与B的晶格边界处形成凹陷33缓冲区，而该缓冲区将促使晶格边界A与B的错排(dislocation)。例如，可将氟化氮(NF3)离子化为氮以及氟离子，再利用氟离子蚀刻铜晶格以及晶格边界，在此由于晶格边界的蚀刻率较快，因此缓冲区形成于该处。经过原位处理覆盖层的热循环后，铜晶格会扩张，而藉由凹陷33缓冲区，则可提供铜晶格垂直至水平的膨胀空间，以利A与B两处的铜晶格依其优选的晶格向位膨胀。
如图4所示，在不提供氟离子的情况下原位沉积覆盖层40，该缓冲区可将垂直热应力35转换成水平热应力，膨胀的铜晶格会填充于凹陷33中，由于凹陷33可提供铜晶格的膨胀空间，因此可避免铜突起的形成。
如图5所示，铜金属层20已填入凹陷33中，其上还覆盖有覆盖层40，其中该覆盖层可为厚度约200-1000埃的氮化硅或碳化硅。
至此，完成了本发明减少铜突起的铜金属联机工艺，而后续的步骤可利用现有方式进行。例如可形成更上层的金属化联机。此外，本发明的原位氟离子化亦可用于后续的铜金属层，以进一步的减少后续的铜突起。请参照图6，其利用上述本发明工艺所形成的集成电路装置，其包括闸极电极60、源极/汲极区域62、介电层64中的金属插塞66以及铜金属线20。
综上所述，本发明利用形成离子缓冲区以将垂直应力转换成水平应力来减少铜突起的形成。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，可作些许更改与润饰，本发明的保护范围以权利要求为准。
权利要求
1.一种铜金属化工艺，包括于基板上形成具有开口的介电层；形成铜金属层以填充该开口；于该铜金属层的表面上形成缓冲区；于该铜金属层以及该缓冲区上沉积覆盖层。
2.如权利要求1所述的铜金属化工艺，还包括于该基板中与基板上形成复数个半导体组件结构，其中该些半导体组件结构包括闸极电极、源极/汲极区域以及下层金属联机。
3.如权利要求2所述的铜金属化工艺，其中该开口是连接至该基板中的半导体组件结构之一。
4.如权利要求1所述的铜金属化工艺，其中沉积该覆盖层为原位工艺。
5.如权利要求1所述的铜金属化工艺，其中形成该铜金属层的步骤选自物理气相沉积法、化学气相沉积法、电镀法以及无电镀法所组成的族群。
6.如权利要求1所述的铜金属化工艺，其中形成该缓冲区的步骤包括提供氟离子或腐蚀气体至该铜金属表面。
7.如权利要求1所述的铜金属化工艺，其中该覆盖层选自氮化硅以及碳化硅所组成的族群，其中该覆盖层厚度为200至1000。
8.一种铜金属化工艺，包括于基板上形成具有开口的介电层；形成铜金属层以填充该开口；提供氟离子至该铜金属层以于该铜金属层表面形成缓冲区，以及于该铜金属层上原位沉积覆盖层。
9.如权利要求8所述的铜金属化工艺，还包括于该基板中与基板上形成半导体组件结构，其中该半导体组件结构包括闸极电极、源极/汲极区域以及下层金属联机。
10.如权利要求9所述的铜金属化工艺，其中该开口是连接至该基板中的半导体组件结构之一。
11.如权利要求8所述的铜金属化工艺，其中该形成铜金属层的步骤选自物理气相沉积法、化学气相沉积法、电镀法以及无电镀法所组成的族群。
12.如权利要求8所述的铜金属化工艺，其中提供氟离子至该铜金属层的步骤包括以NF3等离子体处理该铜金属。
13.如权利要求8所述的铜金属化工艺，其中该覆盖层选自氮化硅以及碳化硅所组成的族群，其中该覆盖层厚度为200至1000。
14.一种铜金属化工艺，该方法的步骤包括于基底上形成具有开口的介电层；形成铜金属层以填充该开口，其中氧化铜自然地形成于该铜金属层表面；提供氟离子至该铜金属层以利用该氟离子移除该氧化铜并形成缓冲区于该铜金属层的表面上，以及原位沉积覆盖层于该铜金属层上。
15.如权利要求14所述的铜金属化工艺，还包括形成半导体组件结构于该基底中与基板上，其中该半导体组件结构包括闸极电极、源/极区域以及底层金属联机。
16.如权利要求15所述的铜金属化工艺，其中该开口是连接至该基底中的半导体组件结构之一。
17.如权利要求14所述的铜金属化工艺，其中该形成铜金属层的步骤选自物理气相沉积法、化学气相沉积法、电镀法以及无电镀法所组成的族群。
18.如权利要求14所述的铜金属化工艺，其中该提供氟离子至该铜金属层的步骤包括以NF3等离子体处理该铜金属。
19.如权利要求14所述的铜金属化工艺，其中该缓冲区将该铜金属中的垂直热应力转换成水平应力以避免铜金属突起的形成。
20.如权利要求14所述的铜金属化工艺，其中该覆盖层选自氮化硅以及碳化硅所组成的族群，其中该覆盖层厚度为200至1000。
全文摘要
本发明提供了一种减少铜金属化过程中产生的铜金属突起的方法，其步骤包括于基板上形成具有开口的介电层，形成铜金属层以填充该开口，研磨该铜金属层至该开口中铜金属层露出；提供氟离子至该铜金属层，以减少铜金属突起并于该铜金属层表面形成缓冲区；之后，于该铜金属层上原位沉积覆盖层。本发明利用氟离子移除自然形成于铜金属表面的氧化铜，并利用该缓冲区将铜金属中的热垂直应力转换成水平应力，藉以避免铜金属突起的形成。
文档编号H01L21/44GK1641857SQ20051000181
公开日2005年7月20日 申请日期2005年1月13日 优先权日2004年1月15日
发明者蔡释严, 吕伯雄, 杨佳明, 刘沧宇, 范彧达, 范振朋 申请人:台湾积体电路制造股份有限公司