专利名称：一种FinFET电路与纳机电梁集成的芯片及其制作方法
技术领域：
本发明涉及一种芯片及其制作方法，特别是关于一种FinFET(Fin Field EffectTransistor鳍形场效应管)电路与纳机电梁集成的芯片及其制作方法。本发明方法使得深亚微米高速集成电路与纳机电系统(Nano-Electromechanical Systems，以下简称NEMS)器件有机地结合起来，可以较好地解决NEMS器件的信号引出与处理问题，并大大提高系统的集成度和生产效率。
背景技术：
进入深亚微米尺度后，一种性能优良的新型MOS晶体管结构FinFET日益受到重视，已成为晶体管的重要发展方向，前景广阔。基于NEMS技术可以实现全新概念的传感、计算、通信、存储、执行等器件，其性能能够突破现行常规器件如MEMS(微机电系统)器件的极限，成数量级的提高，包括我国在内，NEMS已成为世界范围的一个重要研究热点。纳机电梁是一种基本的NEMS器件结构，由于其尺度效应和表面效应，具有非常高的谐振频率，且运动或状态对环境中的微小变化非常灵敏。也就是说，纳机电梁可用于产生高频振动，也可用于敏感、检测环境的微小变化等，因此其在传感、射频、检测等领域有重要应用。但是发展NEMS面临的挑战之一是信号引出与处理比较困难。
发明内容
针对上述NEMS器件的信号引出与处理问题，本发明的目的是提供一种FinFET电路与纳机电梁集成的芯片及其制作方法。
为了实现上述目的，本发明采取以下技术方案一种FinFET电路与纳机电梁集成的芯片，它包括一芯片本体，其特征在于所述芯片本体上包括机电区和电路区，所述机电区包括设置在所述芯片本体上的固定端，单端或双端固定的纳机电梁和机电区电极；所述电路区包括以FinFET为单元构建的电路系统，所述FinFET单元中包括源、漏、Fin和栅，所述栅跨越所述Fin，所述电路区和机电区之间通过金属引线连接，所述金属引线在所述机电区，连接所述固定端或所述机电区电极，所述金属引线在所述电路区，连接所述电路系统中FinFET单元的栅或源或漏，所述电路区和机电区的外接端口分别连通外接布线。
一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于它包括以下步骤(1)选择并清洗芯片衬底；(2)在所述衬底表面涂光刻胶，光刻出电路区，并对所述电路区进行掺杂；(3)在所述衬底表面涂光刻胶，光刻出机电区，并对所述机电区进行掺杂；(4)在所述电路区形成FinFET的源、漏和Fin，在所述机电区形成纳机电梁、固定端和机电区电极；(5)整体热氧化形成二氧化硅，在所述二氧化硅表面淀积栅材料，并制作出栅图形；(6)整体涂光刻胶，光刻出电路区，并对所述电路区进行掺杂；(7)整体淀积二氧化硅，并在所述二氧化硅层开通孔，露出FinFET电路与纳机电梁的外接端，以及电路区与机电区连接的引线端；(8)整体淀积金属，光刻出金属引线图形，完成FinFET电路与纳机电梁之间的电连接，以及电路的布线；(9)腐蚀包裹纳机电梁的全部二氧化硅，并释放纳机电梁结构，得到芯片产品。
在所述电路区形成FinFET的源、漏和Fin，在所述机电区形成纳机电梁、固定端和机电区电极的过程中，采用光刻胶灰化技术，具体步骤如下(1)采用光刻胶灰化技术形成纳机电梁和Fin的微掩膜；(2)用光刻胶光刻形成纳米梁固定端，机电区电极，FinFET的源、漏的掩膜图形；(3)通过所述掩膜图形和微掩膜构成复合掩膜，进行刻蚀，形成电路区FinFET的源、漏、Fin，以及机电区电极，固定端和未释放的纳机电梁。
在所述电路区形成FinFET的源、漏和Fin，在所述机电区形成纳机电梁、固定端和机电区电极过程中采用侧墙技术，具体步骤如下(1)先后淀积一层二氧化硅和一层多晶硅，光刻后得到多晶硅图形；(2)淀积一层二氧化硅，干法刻蚀所述二氧化硅，从而形成二氧化硅构成的侧墙结构；(3)刻蚀多晶硅，留下侧墙结构；(4)干法刻蚀下面的二氧化硅层，露出硅表面；(5)用光刻胶光刻，将不需要的侧墙结构腐蚀掉；(6)用光刻胶光刻，形成单晶硅器件层上的掩膜图形，以所述掩膜图形和所述侧墙结构构成复合掩膜，进行刻蚀，形成所述电路区FinFET的源、漏、Fin，以及机电区电极、固定端和未释放的纳机电梁；(7)用干法刻蚀去除二氧化硅侧墙结构。
在所述电路区形成FinFET的Fin，以及在所述机电区形成的纳机电梁的过程中采用电子束曝光或普通光刻技术之一，在所述电路区形成FinFET的源和漏，以及在机电区形成的固定端和机电区电极过程中采用普通光刻技术。
所述栅图形采用电子束曝光、光刻胶灰化、普通光刻技术中的一种形成。
所述栅图形采用侧墙技术形成，具体步骤如下(1)采用离子注入对多晶硅进行栅掺杂；(2)先后淀积一层二氧化硅和一层多晶硅，光刻后得到多晶硅图形；(3)淀积一层二氧化硅，干法刻蚀所述二氧化硅，从而形成二氧化硅构成的侧墙结构；(4)刻蚀多晶硅，留下侧墙结构；(5)干法刻蚀下面的二氧化硅层，露出硅表面；(6)用光刻胶光刻，将不需要的侧墙结构腐蚀掉；(7)光刻形成栅的掩膜图形，以所述掩膜图形和所述侧墙结构构成复合掩膜，对多晶硅层进行刻蚀，形成栅图形。
在腐蚀包裹纳机电梁的全部二氧化硅，将结构释放时，采用干法、升华法或湿法中的一种。
本发明由于采取以上技术方案，其具有以下优点1、本发明将FinFET电路与纳机电梁集成在一张芯片上，使深亚微米高速集成电路与纳机电系统器件有机地结合起来，使本发明产品集两项技术的全部优点于一身，具有极高的谐振频率、灵敏度等高性能指标，其应用前景广阔。2、本发明通过工艺整合，创造性地提出了采用同一流程将FinFET电路与纳机电梁进行集成化并行加工的一整套工艺方法，实现了纳机电梁与外围信号引出电路、信号放大处理电路的单片集成制造，由此较好解决了NEMS器件信号引出与处理难的问题，方便了NEMS的设计、生产和测试，将对NEMS的发展起到积极的推动作用。3、本发明不仅对制作出更高性能NEMS潜力很大，而且大大提高了系统的集成度和生产效率，降低了工业化生产成本。本发明在各种传感、射频、检测环境微小变化等领域有重要应用。
图1～图22是本发明工艺流程的俯视图与截面23是本发明加工得到的器件的三维示意图(未画出二氧化硅保护层)。
图24～36是本发明工艺流程的另一实施例(采用侧墙技术形成纳机电梁和Fin)。
图37～43是本发明工艺流程的再一实施例(采用侧墙技术形成纳机电梁、Fin和栅图形)具体实施方式
实施例1采用SOI(两层硅中间夹一层氧化硅)芯片衬底，通过采用光刻胶灰化技术制作Fin和纳机电梁，采用普通光刻技术制作栅图形，具体步骤如下1、选择SOI硅片作为芯片衬底1，并清洗；2、如图1、图2所示，用光刻胶3光刻(即通常的光刻腐蚀方法，以下相同)出电路区2，以光刻胶3为掩膜，用离子注入法(以下相同)对电路区2进行掺杂4，然后去除光刻胶3；3、如图3、图4所示，用光刻胶5光刻出机电区6，然后以光刻胶5为掩膜，对机电区6进行掺杂7，然后去除光刻胶5；
4、如图5、图6所示，采用光刻胶灰化技术形成纳机电梁和Fin的微掩膜8；5、用光刻胶光刻形成纳机电梁固定端，机电区电极，FinFET的源、漏的掩膜图形；6、如图7、图8所示，通过上述掩膜图形和微掩膜8构成复合掩膜，干法对单晶硅器件层进行刻蚀，形成电路区FinFET的源9、漏10、Fin11，以及机电区的固定端12，未释放的纳机电梁13个机械区电极14，然后去除光刻胶和微掩膜8；7、如图9、图10所示，整体热氧化，生长二氧化硅15作为FinFET的栅介质；8、在二氧化硅15表面淀积一层栅材料16，例如多晶硅、金属硅化物或金属；9、如图11、图12所示，用光刻胶光刻，干法刻蚀出栅17的图形，然后去除光刻胶；10、如图13、图14所示，用光刻胶18光刻出电路区19，用光刻胶18为掩膜对电路区19进行掺杂20，然后去除光刻胶18；11、如图15、图16所示，整体淀积二氧化硅21，形成电路保护层；12、如图17、图18所示，在二氧化硅21上光刻腐蚀开出通孔，露出FinFET电路与纳机电梁的外接端22、23、24、25，以及电路区与机电区连接的引线端26、27，然后去除光刻胶；13、如图19、图20所示，淀积金属，光刻出金属引线图形28，从而实现FinFET电路与纳机电梁之间的电连接，以及电路的布线；14、如图21、图22所示，用光刻胶29在二氧化硅21上光刻，开出机电区30，露出纳机电梁13的区域，用湿法腐蚀包裹纳机电梁13的全部二氧化硅21，将结构释放。
15、去除残余光刻胶29，便得到本发明集成有FinFET电路与纳机电梁的芯片(如图23所示)。
上述实施例中，步骤1和步骤2由于掺杂的要求不同，因此分别进行掺杂，但掺杂顺序可以变化。掺杂杂质的种类(如磷，砷等)和掺杂剂量都是可以变化的。
实施例2本实施例采用SOI芯片衬底，采用侧墙技术形成Fin和纳机电梁，采用电子束曝光形成多晶硅栅图形，具体步骤如下1、如图24所示，选择SOI芯片衬底31，并对衬底进行清洗；2、与实施例1相同(如图1、图2所示)，光刻出电路区，并以光刻胶为掩膜，对电路区进行掺杂后去除光刻胶；3、与实施例1相同(如图3、图4所示)，光刻出机电区，并以光刻胶为掩膜，对机电区进行掺杂后去除光刻胶；4、如图25所示，先后淀积一层二氧化硅32和一层多晶硅33，光刻腐蚀得到多晶硅图形，然后去除光刻胶；5、如图26所示，淀积一层二氧化硅，干法刻蚀该层二氧化硅，从而形成二氧化硅构成的侧墙结构34；6、如图27所示，干法或湿法腐蚀多晶硅33，留下侧墙结构34；7、如图28所示，干法刻蚀下面的二氧化硅层32，露出SOI衬底31表面；8、如图29所示，用光刻胶光刻，将不需要的侧墙结构34通过湿法腐蚀掉，留下需要的侧墙结构34，然后去除光刻胶；9、如图30所示，用光刻胶光刻形成单晶硅器件层上的掩膜图形，以该图形和上述侧墙结构构成复合掩膜，对单晶硅器件层进行干法刻蚀，形成FinFET的源、漏、Fin35和包括纳机电梁固定端的未释放的纳机电梁36及机械区电极37等；10、如图31所示，用干法刻蚀去除二氧化硅侧墙结构34；11、如图32所示，整体热氧化，生长二氧化硅38作为FinFET的栅介质；12、如图33所示，在二氧化硅38表面淀积一层多晶硅39作为栅材料；13、如图34所示，采用电子束曝光形成FinFET的多晶硅栅图形40，并干法刻蚀多晶硅39，然后去除电子束曝光的光刻胶；14、与实施例1相同(如图13～20所示)，用光刻胶光刻出电路区，并对电路区进行掺杂；整体淀积二氧化硅21，形成电路保护层；在二氧化硅21上光刻腐蚀开出通孔22、23、24、25、26、27，露出FinFET电路与纳机电梁的外接端，以及电路区与机电区连接的引线端；15、如图35所示，淀积金属，光刻出金属引线图形41，从而实现FinFET电路与纳机电梁之间的电连接和电路的布线；16、如图36所示，在二氧化硅上光刻，开出机电区，用干法腐蚀包裹纳机电梁36的全部二氧化硅，将结构释放，并去除光刻胶，便得到本发明产品。
实施例3本实施例中，如果将Fin、纳机电梁以及多晶硅栅图形均采用侧墙技术形成的方式制作，则步骤1～12与实施例2相同(如图24～图33所示)，余下的步骤为13、如图37所示，采用离子注入对作为栅材料的多晶硅39表面进行掺杂，即完成栅掺杂；14、如图38所示，与实施例2步骤4相同，先后淀积一层二氧化硅42和一层多晶硅43，光刻后得到多晶硅图形，图中还标出了二氧化硅和多晶硅下的图形44作为参考；15、如图39所示(图39是图38虚线处的剖视侧视图)，淀积一层二氧化硅，干法刻蚀该层二氧化硅，从而形成二氧化硅构成的侧墙结构45；16、如图40所示，干法或湿法刻蚀多晶硅43，留下侧墙结构45；17、如图41所示，干法刻蚀下面的二氧化硅层42，露出多晶硅39表面；18、如图42所示，用光刻胶光刻，将不需要的侧墙掩膜45腐蚀掉，去除光刻胶；19、如图43所示，光刻形成栅的掩膜图形，并以该图形和上述侧墙结构构成复合掩膜，对多晶硅层39进行干法刻蚀，形成栅图形46；20、如图44所示，光刻出电路区，以多晶硅栅图形46上的侧墙45为掩膜，对电路区进行掺杂，图中还标出了侧墙45下的图形46，栅氧化层下的图形44作为参考；21、与实施例1步骤11～13相同(如图15～图20所示)整体淀积二氧化硅，形成电路保护层；在二氧化硅上光刻腐蚀开出通孔，露出FinFET电路与纳机电梁的外接端，以及电路与机电区连接的引线端；淀积金属，刻出金属引线图形，从而实现FinFET电路与纳机电梁之间的电连接和电路的布线；22、在二氧化硅上光刻，开出机电区，采用升华法腐蚀包裹纳机电梁的全部二氧化硅，将结构释放，去除光刻胶，得到本发明产品。
上述各实施例中，SOI衬底可以采用薄膜淀积等效SOI衬底代替，如硅衬底+二氧化硅+多晶硅结构等；在Fin、纳机电梁以及栅图形的形成方面，可以采用电子束曝光技术、侧墙技术、光刻胶灰化法、普通光刻等多种技术方法和手段；在栅材料的选择上，可以用多晶硅、金属硅化物或金属栅；在腐蚀包裹纳机电梁的全部二氧化硅将结构释放时，可以采用干法、升华法或湿法等各种常规的腐蚀技术。
权利要求
1.一种FinFET电路与纳机电梁集成的芯片，它包括一芯片本体，其特征在于所述芯片本体上包括机电区和电路区，所述机电区包括设置在所述芯片本体上的固定端，单端或双端固定的纳机电梁和机电区电极；所述电路区包括以FinFET为单元构建的电路系统，所述FinFET单元中包括源、漏、Fin和栅，所述栅跨越所述Fin，所述电路区和机电区之间通过金属引线连接，所述金属引线在所述机电区，连接所述固定端或所述机电区电极，所述金属引线在所述电路区，连接所述电路系统中FinFET单元的栅或源或漏，所述电路区和机电区的外接端口分别连通外接布线。
2.一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于它包括以下步骤(1)选择并清洗芯片衬底；(2)在所述衬底表面涂光刻胶，光刻出电路区，并对所述电路区进行掺杂；(3)在所述衬底表面涂光刻胶，光刻出机电区，并对所述机电区进行掺杂；(4)在所述电路区形成FinFET的源、漏和Fin，在所述机电区形成纳机电梁、固定端和机电区电极；(5)整体热氧化形成二氧化硅，在所述二氧化硅表面淀积栅材料，并制作出栅图形；(6)整体涂光刻胶，光刻出电路区，并对所述电路区进行掺杂；(7)整体淀积二氧化硅，并在所述二氧化硅层开通孔，露出FinFET电路与纳机电梁的外接端，以及电路区与机电区连接的引线端；(8)整体淀积金属，光刻出金属引线图形，完成FinFET电路与纳机电梁之间的电连接，以及电路的布线；(9)腐蚀包裹纳机电梁的全部二氧化硅，并释放纳机电梁结构，得到芯片产品。
3.如权利要求2所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于在所述电路区形成FinFET的源、漏和Fin，在所述机电区形成纳机电梁、固定端和机电区电极的过程中，采用光刻胶灰化技术，具体步骤如下(1)采用光刻胶灰化技术形成纳机电梁和Fin的微掩膜；(2)用光刻胶光刻形成纳米梁固定端，机电区电极，FinFET的源、漏的掩膜图形；(3)通过所述掩膜图形和微掩膜构成复合掩膜，进行刻蚀，形成电路区FinFET的源、漏、Fin，以及机电区电极，固定端和未释放的纳机电梁。
4.如权利要求2所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于在所述电路区形成FinFET的源、漏和Fin，在所述机电区形成纳机电梁、固定端和机电区电极过程中采用侧墙技术，具体步骤如下(1)先后淀积一层二氧化硅和一层多晶硅，光刻后得到多晶硅图形；(2)淀积一层二氧化硅，干法刻蚀所述二氧化硅，从而形成二氧化硅构成的侧墙结构；(3)刻蚀多晶硅，留下侧墙结构；(4)干法刻蚀下面的二氧化硅层，露出硅表面；(5)用光刻胶光刻，将不需要的侧墙结构腐蚀掉；(6)用光刻胶光刻，形成单晶硅器件层上的掩膜图形，以所述掩膜图形和所述侧墙结构构成复合掩膜，进行刻蚀，形成所述电路区FinFET的源、漏、Fin，以及机电区电极、固定端和未释放的纳机电梁；(7)用干法刻蚀去除二氧化硅侧墙结构。
5.如权利要求2所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于在所述电路区形成FinFET的Fin，以及在所述机电区形成的纳机电梁的过程中采用电子束曝光或普通光刻技术之一，在所述电路区形成FinFET的源和漏，以及在机电区形成的固定端和机电区电极过程中采用普通光刻技术。
6.如权利要求2或3或4或5所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于所述栅图形采用电子束曝光、光刻胶灰化、普通光刻技术中的一种形成。
7.如权利要求2或3或4或5所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于所述栅图形采用侧墙技术形成，具体步骤如下(1)采用离子注入对多晶硅进行栅掺杂；(2)先后淀积一层二氧化硅和一层多晶硅，光刻后得到多晶硅图形，(3)淀积一层二氧化硅，干法刻蚀所述二氧化硅，从而形成二氧化硅构成的侧墙结构；(4)刻蚀多晶硅，留下侧墙结构；(5)干法刻蚀下面的二氧化硅层，露出硅表面；(6)用光刻胶光刻，将不需要的侧墙结构腐蚀掉；(7)光刻形成栅的掩膜图形，以所述掩膜图形和所述侧墙结构构成复合掩膜，对多晶硅层进行刻蚀，形成栅图形。
8.如权利要求2或3或4或5所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于在腐蚀包裹纳机电梁的全部二氧化硅，将结构释放时，采用干法、升华法或湿法中的一种。
9.如权利要求6所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于在腐蚀包裹纳机电梁的全部二氧化硅，将结构释放时，采用干法、升华法或湿法中的一种。
10.如权利要求7所述的一种FinFET电路与纳机电梁集成芯片的制作方法，其特征在于在腐蚀包裹纳机电梁的全部二氧化硅，将结构释放时，采用干法、升华法或湿法中的一种。
全文摘要
本发明涉及一种FinFET电路与纳机电梁集成的芯片及其制作方法，本发明产品包括一芯片本体，其特征在于芯片本体上包括机电区和电路区，机电区包括设置在芯片本体上的固定端，单端或双端固定的纳机电梁和机电区电极；电路区包括以FinFET为单元构建的电路系统，FinFET单元中包括源、漏、Fin和栅，栅跨越Fin，电路区和机电区之间通过金属引线连接，金属引线在机电区，连接固定端或机电区电极，金属引线在电路区，连接电路系统中FinFET单元的栅或源或漏，电路区和机电区的外接端口分别连通外接布线。本发明不仅对制作出更高性能NEMS潜力很大，而且大大提高了系统的集成度和生产效率，降低了工业化生产成本，它在各种传感、射频、检测环境微小变化等领域有重要应用。
文档编号H01L21/02GK1815735SQ20051000503
公开日2006年8月9日 申请日期2005年1月31日 优先权日2005年1月31日
发明者韩翔, 吴文刚, 郝一龙, 王阳元 申请人:北京大学