专利名称：制造半导体器件的标线片和方法
技术领域：
本发明涉及一种适于检验加工精度等的制造半导体器件的标线片和方法。
背景技术：
为了确认精度，要对使用标线片转印到抗蚀膜上的任何图案进行尺寸测量。该测量是对预先转印到抗蚀膜上的专用于该测量的临界尺寸图案进行的，而不是对构成用于实际应用的电路的图案进行的。在切割线上形成临界尺寸图案已经变得愈加普遍。
图8表示传统标线片的示意图。标线片101被划分为其中形成有构成实际应用的电路的电路区域102以及围绕该电路区域102设置的切割区域103。切割区域103中形成有临界尺寸图案104，而没有形成电路图案。临界尺寸图案104形成在切割区域103的中央部分。
通过这种标线片101将图案两次或更多次地转印到形成在晶片上的抗蚀膜上，并且后续的显影导致形成了纵向和横向延伸的切割线112以及由切割线112包围的芯片区域111，如图9所示。在切割线112的中心线上，形成有具有对称几何形状的临界尺寸图案113。图9中由双点划线包围的区域与通过单次曝光照射而转印的区域相对应。在该区域中看起来好像有两个临界尺寸图案113，但是要注意，右侧的临界尺寸图案113是通过另一次曝光照射而转印的图案。
当在CD-SEM(临界尺寸扫描电子显微镜)下对转印和显影之后的抗蚀膜进行尺寸测量时，在多个芯片区域111中指定一个测量目标芯片区域111a，如图10所示，并且指定位于左侧的临界尺寸图案113的位置。然后测量构成临界尺寸图案113的两个直线部分之间的距离。这里，在测量中，需要对测量点114a处的距离进行测量，从切割线112的中心线观察，该测量点114a位于测量目标芯片区域111a侧。这是因为在相邻芯片区域111b上的测量点114b(根据临界尺寸图案113，该测量点114b位于测量目标芯片区域111a的相对侧)处另外进行的测量可能会造成混淆，导致CD-SEM显示好像是对相邻芯片区域111b进行尺寸测量的状态，尽管实际测量是正确进行的。
然而，传统的方法难以区分从切割线112观察时，位于测量目标芯片区域111a侧的测量点114a与相邻芯片区域111b侧的测量点114b，从而可能错误地对测量点114b处的距离进行测量。
不仅在通过单次曝光照射来曝光一个芯片的情况下会出现类似的问题，而且在通过单次曝光照射来曝光多个芯片的情况下也会出现类似的问题。
在日本专利申请公开No.Hei 8-148490、日本专利申请公开No.Hei5-333526和日本专利申请公开No.Sho 59-55029中公开了多种现有技术。
发明内容
因此，本发明的目的是提供一种制造半导体器件的标线片和方法，两者能够精确地指定在测量过程中所需的图案位置。
在对上述问题的解决方案进行广泛研究之后，本发明人构想了以下描述的本发明的多个实施例。
根据本发明的标线片包括电路区域，具有电路构成图案；以及围绕该电路区域设置的切割区域，该切割区域与切割线相对应。该切割区域在其中心线内具有临界尺寸图案。
在根据本发明的制造半导体器件的方法中，在将电路图案和临界尺寸图案分别转印到芯片区域中和切割线中之后，对通过与测量目标芯片区域同一次曝光照射而转印的临界尺寸图案的尺寸进行测量。作为临界尺寸图案，从切割线的中心线观察，所转印的临界尺寸图案具有与通过同一次曝光照射而转印的芯片区域位于同一侧的部分，该部分与位于相对侧的另一部分相分离。
图1是根据本发明一实施例的标线片的示意图；图2是转印到抗蚀膜上的图案的示意图；图3是表示根据本发明该实施例的尺寸测量方法的示意图；图4是标线片的另一示例的示意图；图5是通过图4中所示的标线片转印的图案的示意图；图6是标线片的另一示例的示意图；图7是通过图6中所示的标线片转印的图案的示意图；图8是传统的标线片的示意图；图9是通过单次照射单个芯片的工艺获得的图案的示意图；图10是通过传统的方法转印到抗蚀膜上的临界尺寸图案的示意图；以及图11是通过单次照射多个芯片的工艺获得的图案的示意图。
具体实施例方式
以下段落将参照附图详细说明本发明的实施例。图1是表示根据本发明一实施例的标线片的示意图。
根据本实施例的标线片1分为电路区域2，其中形成有实际电路构成图案；以及设置在该电路区域2周围的切割区域3。切割区域3没有电路图案，但是其中形成有临界尺寸图案4。从切割区域3的中心线观察，临界尺寸图案4形成在电路区域2侧。临界尺寸图案4例如具有两个彼此分离的直线部分。这些直线部分沿彼此正交的方向延伸。在切割区域3中的两个点处形成临界尺寸图案4，同时使电路区域2位于其之间。
通过标线片1对形成在晶片上的抗蚀膜进行的曝光使得电路区域2的图案(未示出)和临界尺寸图案4被转印到抗蚀膜上。通过每一次曝光照射将晶片的位置移动一个芯片，可以将上述图案转印到整个晶片部分上。后续的显影使所转印的图案被保留或去除，并且使其它部分被去除或保留，这取决于抗蚀膜的正属性或负属性。由此，在抗蚀膜中形成了纵向和横向延伸的切割线12以及由切割线12包围的芯片区域11，如图2所示。在切割线12中，成对的形成有临界尺寸图案13，同时使中心线位于其之间。
在使用CD-SEM对其中形成有这些图案的抗蚀膜进行尺寸测量的过程中，从多个芯片区域11中指定一个测量目标芯片区域11a，如图3所示，并且指定位于其左侧的临界尺寸图案13a的位置。测量构成临界尺寸图案13a的两个直线部分的距离。如上所述，在此需要对测量点14处的部分进行测量，从切割线12的中心线观察，该测量点14位于测量目标芯片区域11a侧。
在本实施例中，从切割线12的中心线观察，位于测量目标芯片区域11a侧的临界尺寸图案13a与位于相邻芯片区域11b侧的临界尺寸图案13b彼此分离，从而使得可以确切地指定临界尺寸图案13a的位置，而不是临界尺寸图案13b的位置，并且使得可以对测量点14处的距离进行测量，而不象传统技术那样。因此使得可以确保作为尺寸测量的当前目标出现在CD-SEM的显示器上的芯片区域11与当前进行尺寸测量的临界尺寸图案13之间的一致性。这成功地避免了任何混淆。
通过单次曝光照射转印两个临界尺寸图案13以使芯片区域11位于其之间，使得可以容易地理解曝光中可能出现的一般性未对准等。
注意，为标线片设置的临界尺寸图案4的几何形状决不限于图1中所示的形状。例如，如图4所示，可以将临界尺寸图案4设置为具有与切割区域3的中心线交叉的单个直线部分以及位于该中心线两侧与该中心线平行延伸的两个直线部分。在这种情况下，在电路区域2的左右两侧非对称地形成临界尺寸图案4，以避免在图案转印过程中相邻芯片区域之间的临界尺寸图案发生重叠。一个优选示例仅在电路区域2的左侧只形成单一临界尺寸图案4。
通过标线片1形成在抗蚀膜上的临界尺寸图案13如图5所示。也就是说，在此获得的临界尺寸图案13是由与切割线12的中心线交叉的单个直线部分以及位于该中心线两侧与该中心线平行地延伸的两个直线部分构成的。
此外，在这种情况下，对于与该中心线平行地延伸的两个直线部分，从切割线12的中心线观察，位于测量目标芯片区域11a侧的一个直线部分与位于相邻芯片区域11b侧的另一直线部分彼此分离，从而使得可以正确地对测量点14处的距离进行测量。因此，这使得可以确保例如由CD-SEM作为尺寸测量的当前目标进行显示的芯片区域11与当前进行尺寸测量的临界尺寸图案13之间的一致性，而不会导致任何混淆。
如图6所示，还允许仅在电路区域2的一侧设置图1中所示的临界尺寸图案4。在这种情况下，在抗蚀膜上形成了图7中所示的临界尺寸图案13，并且这使得可以正确地对测量点14处的距离进行测量，而不会造成任何混淆。
上述说明讨论了标线片1上的切割区域3与形成在抗蚀膜上的切割线12对齐的情况，使得从切割区域3的中心线观察，形成在电路区域2侧的图案转印到从切割线12的中心线观察的芯片区域11侧(通过同一次曝光照射形成该芯片)，但这些并不是本质的问题。例如，如果从切割线12的中心线观察，图案4转印到芯片区域11侧(该芯片区域11是通过同一次曝光照射形成的)，并且如果所期望的测量点14与位于相邻芯片区域侧的测量点分离，则即使越过切割区域3的中心线形成临界尺寸图案4，也使得可以正确地对测量点14处的距离进行测量，而不会造成测量目标芯片区域11a与相邻芯片区域11b之间的任何混淆。
根据抗蚀膜的正属性或负属性，形成在标线片1上的临界尺寸图案4可以是所去除的图案或者所保留的图案。
通常还允许通过电子束光刻法直接在抗蚀膜上形成临界尺寸图案13，而不需要使用标线片1。
本发明使得可以在所期望的位置处正确地进行临界尺寸图案的测量。这使得即使在CD-SEM下进行尺寸测量时，也可以成功地避免不必要的混淆。
本申请基于2004年11月29日提交的在先日本专利申请No.2004-344474，并要求其优先权的权益，在此通过引用并入其全部内容。
权利要求
1.一种标线片，其包括电路区域，具有电路构成图案；以及包围所述电路区域设置的切割区域，该切割区域与切割线相对应，所述切割区域在其中心线内部具有临界尺寸图案。
2.根据权利要求1所述的标线片，其中在所述临界尺寸图案具有越过所述中心线延伸的引出部分的情况下，所述临界尺寸图案具有与所述引出部分相分离的至少一个部分。
3.根据权利要求1所述的标线片，其中所述临界尺寸图案具有被设置为彼此间隔开的至少两个直线部分。
4.根据权利要求1所述的标线片，其中在所述切割区域中的至少两个点处形成所述临界尺寸图案。
5.根据权利要求4所述的标线片，其中在将所述电路区域置于其之间的两个点处形成所述临界尺寸图案。
6.根据权利要求1所述的标线片，其中所述临界尺寸图案包括第一直线部分，该第一直线部分形成在所述中心线中，并且与所述中心线平行地延伸；以及第二直线部分，该第二直线部分被设置为与所述第一直线部分间隔开，并且沿与所述中心线垂直的方向延伸。
7.一种制造半导体器件的方法，包括以下步骤将电路图案转印到芯片区域中，并且将临界尺寸图案转印到切割线中；以及对通过与测量目标芯片区域同一次曝光照射而转印的临界尺寸图案的尺寸进行测量，作为所述临界尺寸图案，从所述切割线的中心线观察，所转印的临界尺寸图案具有与通过同一次曝光照射而转印的芯片区域位于同一侧的一部分，该部分与位于相对侧的另一部分相分离。
8.根据权利要求7所述的制造半导体器件的方法，其中在临界尺寸扫描电子显微镜下对所述临界尺寸图案进行测量。
9.根据权利要求7所述的制造半导体器件的方法，其中，作为所述临界尺寸图案，所转印的临界尺寸图案具有被设置为彼此间隔开的至少两个直线部分。
10.根据权利要求7所述的制造半导体器件的方法，其中，通过单次曝光照射在所述切割线中的至少两个点处转印所述临界尺寸图案。
11.根据权利要求10所述的制造半导体器件的方法，其中在将所述电路区域置于其之间的两个点处形成所述临界尺寸图案。
12.根据权利要求7所述的制造半导体器件的方法，其中测量所述临界尺寸图案的所述步骤包括下述步骤根据所述切割线的中心线来指定所述临界尺寸图案的位置；以及测量所述临界尺寸图案的一部分，从所述切割线的中心线观察，所述部分与所述芯片区域位于同一侧。
13.根据权利要求7所述的制造半导体器件的方法，其中，作为所述临界尺寸图案，所转印的临界尺寸图案具有第一直线部分，从所述切割线的中心线观察，该第一直线部分与通过同一次曝光照射而转印的芯片区域位于同一侧，并且该第一直线部分与所述中心线平行地延伸；以及第二直线部分，该第二直线部分与所述第一直线部分间隔开，并且沿与所述中心线垂直的方向延伸。
14.根据权利要求7所述的制造半导体器件的方法，还包括下述步骤将所述测量的结果与测量目标芯片区域一起显示在显示器上。
全文摘要
制造半导体器件的标线片和方法。在抗蚀掩模上形成纵向和横向延伸的切割线以及由该切割线包围的芯片区域。在该切割线中成对地形成临界尺寸图案，同时使该切割线的中心线位于它们之间。通过从多个芯片区域中指定一个测量目标芯片区域，并且指定位于其左侧的临界尺寸图案的位置，在CD－SEM下对其中形成有这些图案的抗蚀膜的尺寸进行测量。然后，测量构成该临界尺寸图案的两个直线部分的距离，其中对从切割线的中心线观察位于测量目标芯片区域侧的测量点处的部分进行测量。
文档编号H01L21/027GK1782867SQ200510059080
公开日2006年6月7日 申请日期2005年3月21日 优先权日2004年11月29日
发明者八重樫铁男 申请人:富士通株式会社