专利名称：像素电极的开关元件及其制造方法
技术领域：
本发明涉及一种开关元件，特别涉及一种薄膜晶体管开关元件及其制造方法。
背景技术：
在传统的液晶平面显示器像素的薄膜晶体管结构中，使用氮化硅(SiNx)或二氧化硅(SiO2)作为金属栅极介电层或储存电容的介电质层。
然而，因为氮化硅的介电常数约为7，对于薄膜晶体管的金属栅极控制硅通道的能力和提供储存电容的电荷值稍有不足。
美国专利第6835667 B2号提出一种高介电常数的硅化金属(silicate)薄膜的蚀刻方法，此方法可以应用于液晶显示器。上述高介电常数的硅化金属薄膜例如是氧化硅铬(HfSiO4)、氧化硅锆(ZrSiO4)、氧化硅铬(Hf0.6Si0.4O2)。
随着薄膜晶体管尺寸的缩小，通道长度(channel length)也跟着缩小，一方面增加了金属栅极对通道控制的难度；另一方面也引起所谓的短通道效应(short-channel effect)，导致能耗增加。
发明内容
有鉴于此，本发明的主要目的之一就是提供一种像素电极的开关元件及其制造方法，以提高薄膜晶体管金属栅极控制通道的耦合能力，并提升储存电容的电容值。
为达上述与其它目的，本发明的方法主要包括下列步骤。
使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一金属层于一基板上方，接着进行一光刻蚀刻工艺，而形成一栅极于部分的一基板上方。此基板包括玻璃基板。此栅极包括铜、铝、银、或上述金属的合金。
接着，顺应性地形成一高介电常数材料层于此栅极上方，然后形成一半导体层于此高介电常数材料层上。其中，此高介电常数材料层的形成方法包括化学气相沉积法、或溅射法。此高介电常数材料层包括氧化铪(HfO2)、氧化氮铪(HfNO)、氧化硅铪(HfSiO)、氧化氮硅铪(HfSiNO)、或氧化铝铪(HfAlO)。
而此半导体层例如包含有经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，藉由传统的光刻工艺图案化上述半导体层而形成一通道层以及一欧姆接触层。其中，此欧姆接触层例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层。而此通道层则是未掺杂的非晶硅层。
接着，使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一金属层于此欧姆接触层上，接着选择性地蚀刻此铜层与此欧姆接触层至曝露出此通道层的部分表面，以形成一由金属组成的源/漏极于此半导体层上方，而可得到一薄膜晶体管结构。之后，形成一像素电极，电连接于该源极或漏极。此源/漏极包括铜、铝、银、或上述金属的合金。
本发明以高介电常数材料取代传统的氮化硅，作为金属栅极介电层，可以提高晶体管金属栅极控制通道的耦合能力。在其它实施例中，亦可以高介电常数材料取代传统的氮化硅，作为储存电容的介电质层，以提升储存电容的电容值。
在本发明中所采用的高介电常数材料，其k值(介电常数)约大于7，优选约介于7至25之间。
本发明的方法可以应用在底栅极型(bottom-gate type)或顶栅极型(top-gate type)薄膜晶体管元件。当源/漏极电连接于一像素电极时，可作为像素电极的开关元件。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1A-1D是根据本发明第一实施例的薄膜晶体管结构的工艺剖面示意图。
简单符号说明100～薄膜晶体管结构；110～基板；115～金属层；120～金属栅极；130～金属栅极介电层；140～通道层；150～欧姆接触层；160～源极；170～漏极。
具体实施例方式
依照本发明一优选实施例，此方法包括下列主要步骤。
如图1A所示，使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一金属层115于一基板110上方。此基板110包括玻璃基板。
如图1B所示，接着进行一光刻蚀刻工艺，而形成一金属栅极120于部分的基板110上方。此金属栅极120包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
如图1C所示，先顺应性地形成一高介电常数材料层于此金属栅极120上方，作为金属栅极介电层130。然后，形成一半导体层(未显示)于此金属栅极介电层130上。其中，此金属栅极介电层130的形成方法包括化学气相沉积法、或溅射法。此金属栅极介电层130包括氧化铪(HfO2)、氧化氮铪(HfNO)、氧化硅铪(HfSiO)、氧化氮硅铪(HfSiNO)、或氧化铝铪(HfAlO)，且此金属栅极介电层130的厚度约介于50与500纳米之间。
在其它实施例中，此金属栅极介电层130也可以是上述高介电常数材料与氮化硅所组成的叠层结构，例如是氧化铪/氮化硅(HfO2/SiNx)、氧化氮铪/氮化硅(HfNO/SiNx)、氧化硅铪/氮化硅(HfSiO/SiNx)、氧化氮硅铪/氮化硅(HfSiNO/SiNx)、或氧化铝铪/氮化硅(HfAlO/SiNx)。
而此半导体层例如是包含有经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，藉由传统的光刻工艺图案化上述半导体层而形成一通道层140以及一欧姆接触层150。其中，此欧姆接触层150例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层，且厚度约介于10与100纳米之间。而此通道层140则是未掺杂的非晶硅层，且厚度约介于50与200纳米之间。
如图1D所示，使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一金属层(未显示)于此欧姆接触层150上，接着选择性地蚀刻此金属层与此欧姆接触层150至曝露出此通道层140的部分表面，以形成一由金属组成的源/漏极160/170于此半导体层上方，而可得到一薄膜晶体管结构100。之后，形成一像素电极，电连接于该源极160或漏极170。此源/漏极160/170包括铜、铝、银、或上述金属的合金。此源/漏极160/170的厚度约介于100与500纳米之间。
本实施例以高介电常数材料取代传统的氮化硅，作为金属栅极介电层，可以提高晶体管金属栅极控制通道的耦合能力。在其它实施例中，亦可以高介电常数材料取代传统的氮化硅，作为储存电容的介电质层，并提升储存电容的电容值。
在本实施例中所采用的高介电常数材料，其k值(介电常数)约大于7，优选约介于7至25之间。
本实施例除了可以应用在底栅极型(bottom-gate type)之外，亦可以应用于顶栅极型(top-gate type)薄膜晶体管元件。当本发明的薄膜晶体管元件的源极或漏极电连接一像素电极时，则成为像素电极的开关元件，适用于显示器，例如是液晶显示器。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种像素电极的开关元件，适用于显示器，包括栅极，位于基板的一部分的上方；高介电常数材料层，位于该栅极上方，其中该高介电常数材料层包括氧化铪、氧化氮铪、氧化硅铪、氧化氮硅铪、或氧化铝铪；半导体层，位于该高介电常数材料层上方；以及源/漏极，位于部分该半导体层上方。
2.如权利要求1所述的像素电极的开关元件，还包括像素电极，电连接于该源极或漏极。
3.如权利要求1所述的像素电极的开关元件，其中该栅极被该高介电常数材料层覆盖。
4.如权利要求1所述的像素电极的开关元件，其中该栅极、该源/漏极包括铜、铝、银、或上述金属的合金。
5.如权利要求1所述的像素电极的开关元件，其中该半导体层包括硅。
6.如权利要求1所述的像素电极的开关元件，其中该高介电常数材料层是栅极介电层。
7.一种像素电极的开关元件的制造方法，包括下列步骤形成栅极于基板的一部分的上方；形成高介电常数材料层于该栅极上方，其中该高介电常数材料层包括氧化铪、氧化氮铪、氧化硅铪、氧化氮硅铪、或氧化铝铪；形成半导体层于该高介电常数材料层上方；以及形成源/漏极于部分该半导体层上方。
8.如权利要求7所述的像素电极的开关元件的制造方法，还包括形成像素电极，电连接于该源极或漏极。
9.如权利要求7所述的像素电极的开关元件的制造方法，其中该栅极被该高介电常数材料层覆盖。
10.如权利要求7所述的像素电极的开关元件的制造方法，其中该高介电常数材料层的形成方法包括化学气相沉积法、或溅射法。
全文摘要
本发明提供一种适用于显示器的像素电极的开关元件及其制造方法，包括形成栅极于部分的一基板上方。形成高介电常数材料层于该栅极上方，其中该高介电常数材料层包括氧化铪(HfO
文档编号H01L21/02GK1738058SQ20051008965
公开日2006年2月22日 申请日期2005年8月8日 优先权日2005年8月8日
发明者方国龙, 蔡文庆, 杜国源, 林汉涂 申请人:友达光电股份有限公司