专利名称：用于在半导体器件中形成隔离区的方法
技术领域：
本发明涉及一种用于在半导体器件中形成隔离区的方法，更具体地，涉及一种用于在半导体器件中形成隔离区的方法，适用于在图像传感器中的相邻光电二极管之间实现电隔离。
背景技术：
高度集成的半导体器件，例如CMOS图像传感器，可用于通过有源器件(例如，光电二极管)阵列将光信号转换成电信号输出，以基于入射光信号形成光学图像。布置得越来越密的阵列，导致器件集成度的增加，这增加了单个衬底上单位像素的数量或增加了每个像素的光电二极管数量，从而减少了光电二极管之间的距离。采用浅沟道隔离(STI)技术，以使这种集成的消极影响最小化，包括最小化邻近的光电二极管间的电干扰。图1A到图1C示出了采用STI技术在半导体器件中形成隔离区的现有方法。
参见图1A，通过对衬底11的选择性蚀刻来形成沟道区T，使形成的沟道区经受热氧化。如图1B所示，热氧化导致在沟道区T的内侧壁上形成热氧化膜12。随后，在衬底11的整个表面上沉积四乙基正硅酸酯(tetra-ethyl-ortho-silicate)，然后其基本上被平面化，以在经受高温处理以增加其密度之前留下四乙基正硅酸酯(tetra-ethyl-ortho-silicate)膜13。高温处理产生如图1C所示的隔离区，其中，已增加密度的四乙基正硅酸酯(tetra-ethyl-ortho-silicate)膜13’填充沟道区T。在衬底11的隔离区之间形成单位像素的光电二极管(图中未示出)。
然而，由于衬底中杂质离子的扩散，上述高温处理减小了要在衬底11的隔离区之间形成的光电二极管中的针扎效应(pinningeffect)。另外，在衬底11与隔离区接合处发生的接触面缺陷由于增加了漏电流而降低了光电二极管的电特性。
发明内容
因此，本发明旨在提供一种用于在半导体器件中形成隔离区的方法，其能够基本消除由于相关技术的局限性和缺点导致的一个或多个问题。
本发明的一个目的在于提供一种用于在半导体器件中形成隔离区的方法，其可最大化在衬底的多个隔离区之间形成的半导体器件的针扎效应。
本发明的另一个目的在于提供一种用于在半导体器件中形成隔离区的方法，其可最小化由在衬底与隔离区接合处发生的缺陷导致的漏电流。
本发明的其它优点、目的和特征将在随后的说明书中阐述，在本领域普通技术人员分析以下内容的基础上变得显而易见，或者通过实施本发明而了解。本发明的目的和其它优点可通过在说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
为了实现与本发明的目的一致的这些目的和其它优点，如本文中所体现和概括描述的，提供了一种用于在半导体器件中形成隔离区的方法。该方法包括以下步骤在衬底中形成沟道区；通过向沟道区的内侧壁注入杂质离子形成离子注入层；以及通过用插入离子注入层的不掺杂硅酸盐玻璃膜填充沟道区，来形成半导体器件的隔离区。
应该理解，本发明的前面的概述和随后的详述都是示例性的和说明性的，目的在于提供对所要求的本发明的进一步说明。
附图提供了对本发明的进一步解释，并入并且构成本申请的一部分。
本发明的实施例，并与说明书一起解释本发明的原理。在附图中图1A到图1C是示出根据相关技术的用于在半导体器件中形成隔离区的方法的截面图；以及图2A到图2D是示出根据本发明的用于在半导体器件中形成隔离区的方法的截面图。
具体实施例方式
以下将详细参照本发明的优选实施例，其实例在附图中示出。任何可能的情况下，在所有附图中使用相同的附图标号表示相同或相似的部件。
图2A到图2D示出了根据本发明的用于在半导体器件中形成隔离区的方法。
参见图2A，通过使用对衬底的硅的活性离子蚀刻来对衬底21进行选择性蚀刻以形成沟道区T。在本发明的方法的典型实施例中，衬底21可以是P型半导体衬底。
参见图2B，在衬底21上按顺序形成缓冲膜(buffer film)22、绝缘膜23、以及焊垫膜(pad film)24，并对各个膜进行选择性蚀刻，直到沟道区T的内表面完全暴露。缓冲膜22和焊垫膜24被蚀刻，以形成宽度等于沟道区T的上端宽度的开口；以及绝缘膜23被蚀刻，以形成具有更大宽度的开口。这样，蚀刻之后，缓冲膜22和焊垫膜24的部分向内延伸，超出绝缘膜23的开口。缓冲膜22和焊垫膜24可由氧化物形成，绝缘膜23可由氮化物形成。然后，通过以相对于沟道内侧壁的斜角向沟道中注入杂质离子，来在沟道区T的暴露内侧壁上形成离子注入层25。本发明的典型实施例采用P型杂质用于上述离子注入，优选地，以四旋度或4[rot]，以5°～10°的倾角执行该离子注入，更优选地，以7°的倾角来执行。
参见图2C，通过高密度等离子体法在衬底21的整个表面上沉积不掺杂硅酸盐玻璃，从而覆盖离子注入层25。然后，通过例如化学机械抛光将这样沉积的不掺杂硅酸盐玻璃平面化。从而，通过用不掺杂硅酸盐玻璃膜26填充沟道区而形成隔离区。
参见图2D，光电二极管27形成在衬底21的隔离区之间。在本发明的典型实施例中，光电二极管27包括靠近衬底21的表面的P型区(PDP)和P型区下面的N型区(PDN)。作为不同杂质类型相邻的结果，在N型区与具有注入的P型杂质的离子注入区25之间，以及在N型区与P型半导体衬底21之间产生耗尽区28，从而使漏电流最小化。
同时，用于形成沟道区T的活性离子蚀刻产生衬底21的特殊表面特性和表面晶格结构。在相关技术方法中，由蚀刻导致的这些缺陷可通过在形成热氧化膜12的过程中应用的高温热氧化来恢复(见图1B)。然而，在本发明中可避免该高温处理，离子注入层25可仅在沟道区T的表面形成，该离子注入层在与光电二极管的N型区的边界处形成耗尽层28。即，由于在形成离子注入层25的过程中倾斜地注入P型杂质离子，所以由上述活性离子蚀刻引起的衬底21的表面特性和晶格结构防止注入的P型杂质较深地渗入衬底中，即，越过表面层。此外，由于在用于形成四乙基正硅酸酯(tetra-ethyl-ortho-silicate)膜13(见图1C)的高温处理时杂质离子在衬底21中的扩散导致的光电二极管27针扎效应削弱的问题，可通过为低温处理的高密度等离子体法，使用不掺杂硅酸盐玻璃膜26填充沟道区T来解决，从而防止该扩散。因而，可最大化光电二极管的针扎等级，即光电二极管可达到的最大沟道电势，该针扎等级是由光电二极管的结构效果的掺杂等级决定的。
通过采用本发明的方法，其中在光电二极管的N型区与P型离子注入层之间，以及在光电二极管的N型区与P型半导体衬底之间的边界处形成耗尽层，可通过消除可能发生在隔离区与衬底之间的接触面缺陷来最小化漏电流，从而增强半导体器件的电特性。此外，应用低温处理防止衬底中的杂质离子不合需要地扩散，以最大化半导体器件的针扎效应。
对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种隔离区形成方法，包括在衬底中形成沟道区；通过向所述沟道区的内侧壁注入杂质离子形成离子注入层；以及通过用插入所述离子注入层的不掺杂硅酸盐玻璃膜填充所述沟道区，来形成半导体器件的隔离区。
2.根据权利要求1所述的方法，其中所述衬底是P型半导体衬底。
3.根据权利要求1所述的方法，其中所述杂质离子是P型杂质离子。
4.根据权利要求1所述的方法，其中以4[rot]注入所述杂质离子。
5.根据权利要求1所述的方法，其中相对于所述沟道区的所述内侧壁的表面，倾斜地注入所述杂质离子。
6.根据权利要求5所述的方法，其中以5°～10°的倾角注入所述杂质离子。
7.根据权利要求5所述的方法，其中以7°的倾角注入所述杂质离子。
8.根据权利要求5所述的方法，其中以4[rot]注入所述杂质离子。
9.根据权利要求1所述的方法，其中通过高密度等离子体法形成所述不掺杂硅酸盐玻璃膜。
10.根据权利要求9所述的方法，其中通过所述高密度等离子体法是低温处理。
全文摘要
本发明公开了一种用于在例如光电二极管的半导体器件中形成隔离区的方法，在光电二极管的N型区与注入P型杂质离子的离子注入层之间，以及在光电二极管的N型区与P型半导体的衬底之间的边界处形成耗尽层，以使漏电流最小化，并消除接触面缺陷。采用低温处理以防止衬底中的杂质离子不合需要地扩散，以使半导体器件的针扎效应最大化。该方法包括以下步骤在衬底中形成沟道区；通过向沟道区的内侧壁注入杂质离子形成离子注入层，其中相对于沟道区的内侧壁的表面倾斜地注入该杂质离子；以及通过用插入离子注入层的不掺杂硅酸盐玻璃膜填充沟道区，来形成半导体器件的隔离区。
文档编号H01L21/76GK1822346SQ20051009748
公开日2006年8月23日 申请日期2005年12月28日 优先权日2004年12月29日
发明者玄祐硕 申请人:东部亚南半导体株式会社