专利名称：以低介电常数内连线隔离的半导体芯片的制作方法
技术领域：
本发明涉及一种高压金氧半导体晶体管及混合信号电路结构，特别是涉及一种具有低介电常数材料的内连线隔离结构的高压金氧半导体晶体管及混合信号电路结构。
背景技术：
集成电路(integrated circuits；IC)目前已经具有小于0.09微米的生产技术，未来的发展不只有在尺寸及整合密度上的进步，更朝向将数种半导体元件结合在单一芯片上的发展。在系统单芯片(system-on-chip；SOC)的技术上，不同型态的微电子元件，例如逻辑元件、模拟元件、记忆体阵列及高电压元件都会被整合在单一的半导体晶圆上，并朝着改善其电路、可靠度、生产周期时间、成本及元件速度等优点。举例来说，高压金氧半导体晶体管(high voltage metal-oxide-semiconductor transistor；HV-MOS)元件及混合信号电路可结合在一起，应用在液晶显示器(liquidcrystal display；LCD)的液晶驱动集成电路(liquid crystal drive ICs；LDI)。然而，电阻-电容延迟(RC delay)却降低了元件的速度及系统的效能。
由此可见，上述现有的半导体芯片在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体芯片存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的半导体芯片，便成了当前业界极需改进的目标。
有鉴于上述现有的半导体芯片存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的以低介电常数内连线隔离的半导体芯片，能够改进一般现有的半导体芯片，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，提供一种新型的半导体芯片，所要解决的技术问题是使至少包括在基板上形成的快速元件与高压金氧半导体，且由低介电常数材料构成的内连线隔离结构，位于快速元件及高压金氧半导体晶体管上，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体芯片，其至少包括一快速元件形成在一基板上；一高压金属氧化半导体晶体管形成在该基板上；以及一内连线隔离结构具有低介电常数材料，配置于该快速元件及该高压金属氧化半导晶体管之上。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的半导体芯片，其中所述的低介电常数材料的介电常数低于3.9。
前述的半导体芯片，其中所述的低介电常数材料的介电常数范围大约为3.8到2.8。
前述的半导体芯片，其中所述的低介电质材料是选自于氟化硅玻璃、掺碳的氧化硅、黑钻石、干凝胶、气凝胶、非晶氟化碳、聚对二甲基苯、苯并环丁烷、低介电绝缘聚合物及聚亚胺所构成的族群。
前述的半导体芯片，更包括复数个记忆体阵列。
前述的半导体芯片，其中所述的复数个记忆体阵列至少包括一静态随机处理记忆体、一动态随机处理记忆体、一非挥发性记忆体及其组合。
前述的半导体芯片，其中所述的快速元件有一通道，该通道宽度小于0.13微米。
前述的半导体芯片，其中所述的快速元件包括至少一电容。
前述的半导体芯片，其中所述的至少一电容的至少一电极包含一材料，该材料是选自于金属、金属化合物及金属合金所构成的族群。
前述的半导体芯片，其中所述的至少一电容的至少一电极包含一材料，该材料是选自于多晶硅及非晶硅所构成的族群。
前述的半导体芯片，其中所述的高压金氧半导体晶体管有一接合深度，该接合深度小于60纳米。
前述的半导体芯片，其中所述的高压金氧半导体晶体管应用于30伏特或30伏特以上的电压操作上。
前述的半导体芯片，其中所述的高压金氧半导体晶体管至少包括一结构，是选自于双重扩散汲极结构、横向双重扩散金氧半导体晶体管及垂直双重扩散金氧半导体晶体管所构成的族群。
前述的半导体芯片，其中所述的双重扩散汲极结构形成在该高压金氧半导体晶体管的至少一侧。
前述的半导体芯片，其中所述的高压金氧半导体晶体管是利用双载子互补式金氧半导体(BiCMOS)技术制造。
前述的半导体芯片，其中所述的高压金氧半导体晶体管是利用双载子互补金氧半导体双重扩散金属氧化半导体(Bipolar-CMOS-DMOS；BCD)技术制造。
前述的半导体芯片，更包括内连线形成在半导体基板上。
前述的半导体芯片，其中所述的内连线至少包含一材料，是选自于钨、铝、及铜基材料所构成的族群。
前述的半导体芯片，其中所述的半导体芯片使用于液晶显示器驱动电路。
根据本发明的一较佳实施例，提供一种内连线隔离结构，配置于快速元件及高压金氧半导体晶体管上。其中，内连隔离结构可为低介电常数材料，其介电常数低于3.9，大约介于3.8至2.8之间。快速元件具有一个宽度小于0.13微米的通道，且至少包括一电容。此电容包括一上方电极、底部电极及介于上方及底部电极间的一介电质层。上方电极及底部电极皆包含有金属基材及硅基材。此外，在井构造中形成的高压金氧半导体晶体管，具有一小于60纳米的接合深度，可应用于30伏特或30伏特以上的电源操作上。
当使用低介电质材料做为连线隔离材料时，可以降低电阻-电容延迟，亦能有效提升元件整体的效能。
经由上述可知，本发明是有关于一种半导体芯片，至少包含形成在半导体基板上的一快速元件、形成在半导体基板上的一高压金氧半导体，以及利用具有低介电常数的一内连线隔离结构，位于快速元件及高压金氧半导体上。
综上所述，本发明特殊结构的半导体芯片，至少包括在基板上形成的快速元件与高压金氧半导体，且由低介电常数材料构成的内连线隔离结构，位于快速元件及高压金氧半导体晶体管上。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体芯片具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是绘示本发明的集成电路的一较佳实施例。
图2是绘示一液晶显示器元件的一较佳实施例，其结合图1中的集成电路结构。
100集成电路 110基板120井结构130隔离结构140高压金氧半导体晶体管 141源极142汲极 143闸介电层144闸极 145接触层146闸极间隙壁150电容152上方电极 154介电层156底部电极 158介电层160内连线170低介电常数介电层200液晶显示器元件210IC芯片214凸点结构 220液晶显示器玻璃基板222玻璃电极 224玻璃电极226接合结构 230上玻璃235传导交叉结构 240非等向性导电膜250软性印刷电路板255凸点结构具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的以低介电常数内连线隔离的半导体芯片其具体实施方式
、结构、特征及其功效，详细说明如后。
图1是绘示本发明一实施例的集成电路100。此集成电路100可为一系统单芯片，且可包括不同的微电子元件。集成电路100至少可包括一基板110，此基板110可为一基础半导体，例如硅、锗及钻石。此基板110亦可包括一化合物半导体，例如碳化硅、砷化镓、砷化铟及磷化铟。此基板110也可包括一合金半导体，例如锗化硅、锗硅碳化物、砷化镓、砷磷化合物及磷化物。基板110包括一磊晶层覆盖于一半导体块材之上。此外，基板可施与张力以增加效能。例如，磊晶层可包括一材料，其不同于半导体块材，例如锗化硅覆盖的硅块材或是硅层覆盖于选择性磊晶成长所形成的硅化锗块材上。此外，此基板110包括半导体覆绝缘层(semiconductor-on-insulator；SOI)结构，例如基板可包括由氧植入隔离法(separation by implanted oxygen；SIMOX)所形成的埋藏氧化(buriedoxide；BOX)层。基板110可包含玻璃材料，例如薄膜晶体管(thin filmtransistor；TFT)技术中的玻璃基板。此基板110包括一P型掺杂区域及/或一N型掺杂区域，掺杂区域可以有不同的掺杂型态、掺杂浓度及掺杂外观。掺杂可藉由不同制程来完成，例如离子布植或其它合适的方法。
基板110也包括一井结构120，此井结构120可为一P井(P-well)结构或一N井(N-we11)结构直接形成在基板110中。一般而言，基板110可包括N井及/或P井，而N井及/或P井区域可以有一逆增掺杂轮廓(retrogradedoping profile)。此井结构120仅为一实施例，其并非用以限制本发明。
基板110更包括一隔离结构130，用以隔离基板110上的不同元件，此隔离结构130可使用不同的制造技术来形成。举例来说，隔离结构130可包括有接合隔离、场隔离、介电质隔离或是其它适合的隔离结构。其中此介电质隔离，例如区域硅氧化法(local oxidation of silicon；LOCOS)及浅沟渠隔离(shallow trench isolation；STI)。在一范例中，区域硅氧化法隔离结构可嵌入基板中，藉由热氧化(thermal oxygen oxidation)、蒸气氧化(steam oxidation)或其它适合的制程来完成。
集成电路100包括在基板110上形成数种微电子元件。例如，此集成电路100包括有一高压金氧半导体晶体管140，以使用于30伏特以上的电源操作。此高压金氧半导体晶体管140可包括双重扩散汲极(doublediffused drain；DDD)区域、横向双重扩散金氧半导体晶体管(lateraldouble diffuse MOS；LDMOS)结构或是垂直双重扩散金氧半导体晶体管(vertical double diffused MOS；VDMOS)。此高压金氧半导体晶体管140可藉由双载子互补金氧半导体(Bipolar-CMOS)制程或双载子互补金氧半导体双重扩散金氧半导体(Bipolar-CMOS-DMOS；BCD)制程所形成。高压金氧半导体晶体管140可形成于井构造120中，其具有一小于60纳米的接合深度。高压金氧半导体晶体管140包括一源极141及一汲极142。在一实施例中，于双重扩散汲极结构中可形成源极与汲极其中之一。例如，当源极包括一传统的源极结构时，汲极142可包括一双重扩散汲极结构，其中此传统的源极区域可包括一轻掺杂汲极(light doped drain；LDD)结构。在另一实施例中，源极及汲极在双重扩散汲极结构中形成，此双重扩散汲极结构可包括不同掺杂程度，且可由两个离子布植的步骤形成。第一掺杂制程可具有一较低掺杂浓度范围大约1013到5×1014离子/平方公分(ion/cm2)。此第一掺杂面延伸至闸极的外围。第二掺杂区域可被第一掺杂区域所包围，且可利用闸极间隙壁由闸极推移形成。第二掺杂区域可具有一较高掺浓度范围，大约从1015到5×1015离子/平方公分(ion/cm2)。此双重扩散汲极结构可以为高压金氧半导体晶体管140提供一高崩溃电压。
高压金氧半导体晶体管140更包括一堆栈闸极，形成在井结构120上，介于源极141及汲极142之间。此堆栈闸极可包括形成在井结构120上的一闸介电层143，此闸介电层143包含氧化硅、氮氧化硅或一高介电常数材料，例如氧化铪、硅化铪、氧化锆、氧化铝、氮化硅、五氧化钽或其组合。此闸介电层143藉由热氧化、原子层沉积(atomic layer deposition；ALD)、化学气相沉积(chemical vapor deposition；CVD)、物理气相沉积(physicalvapor deposition；PVD)或其它合适的制程所形成。
此堆栈闸极也包括一闸极144，位于闸介电层143之上。此闸极144包含多晶硅或金属，例如铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、硅化镍(NiSi)、硅化钴(CoSi)及/或其它导电材料。闸极144可藉由化学气相沉积、物理气相沉积、布植、原子层沉积或其它合适的制程所形成。此堆栈闸极更包括一接触层145位于此闸极144上，以减少接触电阻及提升效能。接触层145可包含金属硅化物，例如硅化镍(nickelsilicide)、硅化钴(cobalt silicide)、硅化钨(tungsten silicide)、硅化钽(tantalum silicide)及硅化钛(titanium silicide)，并利用化学气相沉积、物理气相沉积或原子层沉积形成，例如硅化金属可藉由自动对准硅化制程所形成。高压金氧半导体晶体管140亦可包括靠近堆栈闸极两侧的闸极间隙壁146，此闸极间隙壁146包含氮化硅、氧化硅、碳化硅、氮氧化硅或其组合。此闸极间隙壁146可具有多层结构并可藉由沉积介电质材料及非等向性回蚀制程形成。
集成电路100也可包括一快速元件，例如一个射频(radio-frequency；RF)元件或其它高频元件，例如硅双载子晶体管或锗化硅异质接面双载子晶体管(heterojunction bipolar transistor；HBT)。此快速元件可具有一宽度小于0.13微米的通道。此快速元件可至少包括一电容，例如电容150。由于希望可以增加整合的密度，电容150至少部份被配置在高压金氧半导体晶体管140元件的隔离结构130的上方位置。此电容150包括一上方电极152、一底部电极156及介于上方电极及底部电极间的一介电层154。上方电极152及/或底部电极156可包含金属、金属化合物、金属合金及其组合。此电极所使用的金属包含铝、铜、钛、钽、钨、金属硅化物或其组合。上方电极152及/或底部电极156可以使用多晶硅、非晶硅或其组合。上方电极152及底部电极156皆包含金属基材及硅基材，更可包含金属硅化物。此上方电极152及底部电极156可藉由化学气相沉积、物理气相沉积、布植或其它合适的制程所形成。此电容的介电层154包括一介电质材料例如氧化硅、氮化硅、氮氧化硅、氟化硅玻璃(fluorinated silica glass；FSG)、低介电常数材料、高介电常数材料或其组合，并可藉由化学气相沉积、物理气相沉积、旋涂式聚合物(spin-onpolymer；SOP)或其它合适的制程形成。电容150可藉由化学气相沉积、物理气相沉积、热氧化法或旋涂式聚合物所形成的另一介电层158与基板隔离。例如，介电层158与闸介电层143可同时形成。
集成电路100更包括复数层内连线160，以传送电子信号及连接微电子元件以构成功能电路。此内连线160包括做为垂直内连线的接触窗及介层窗结构，及作为水平内连线的一层或复数层金属线。内连线160包含铝基材、钨基材、铜基材或其组合。例如，铜基材复数层内连线包括广泛的使用于深微米或深次微米技术的铜、铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或其组合。可使用双重金属镶嵌(dual damascene)制程以形成复数层铜内连线。此复数层内连线可藉由化学气相沉积、物理气相沉积、原子层沉积、布植或其组合来形成。
集成电路100可包括内连线隔离材料170，如形成于金属层间的层间介电层(interlayer dielectric；ILD)及介于第一金属层与基板间的前金属介电层(pre-metal dielectric；PMD)。此内连线隔离材料包括低介电常数材料，其小于二氧化硅的介电常数3.9。此低介电常数材料较佳地是大约介于3.8至2.8之间，此低介电常数材料可包括氟化硅玻璃、掺杂碳的氧化硅、其组合及/或其它的低介电常数材料。
其它可选择低介电质材料可包括美商应用材料的黑钻石(BlackDiamond)、干凝胶(Xerogel)、气凝胶(Aerogel)、非晶硅碳氟化物(amorphous fluorinated carbon)、聚对二甲基苯(Parylene)、苯并环丁烷(BCB；bisbenzocyclobutenes)、Dow Chemical的低介电常数绝缘聚合物(SiLK)、聚亚酰胺(polyimide)或其它的材料。此低介电常数材料可藉由化学气相沉积、物理气相沉积、原子层沉积、热氧化法或旋涂式涂布及/或其它的制程方法所形成。此内连线隔离材料更包括其它介电质材料，例如与低介电质材料结合的氧化硅，并可采用多层结构。此用来作为内连线隔离材料的低介电常数材料可降低电阻-电容延迟及增进元件速度。
集成电路100也可包括复数个记忆体晶胞，例如静态随机处理记忆体(static random-access memory；SRAM)、动态随机处理记忆体(dynamicalrandom-access memory；DRAM)、铁电随机处理记忆体(ferroelectricmemory；FRAM)、非挥发性记忆体(non-volatile memory)、磁性随机存取记忆体(magnetoresistive random-access memory；MRAM)、共振隧道二极管记忆体(resonant tunneling diode-based memory)、单电子记忆体(single-electron memory)、相位变化非挥发性记忆体(phase-changenonvolatile memory)、质子非挥发性记忆体(protonic nonvolatilememory)及/或其组合。
此外，除了高压金氧半导体元件、具有电容的快速元件及记忆体阵列外，集成电路100可包括一形成于半导体基板上的多样化微电子元件。这些微电子元件通过例如隔离结构130的隔离结构彼此相互隔离。微电子元件可包括但并不限于被动元件，例如电阻器、薄膜电阻器、可修整电阻器(trimmable resistor)、扩散晶体管(diffused transistor)及电感器，此微电子元件亦可包括主动元件，例如NPN双载子晶体管(NPN bipolartransistor)、PNP双载子晶体管(PNP bipolar transistor)、互补双载子晶体管(complementary bipolar transistor)、基纳二极管(Zener Diode)、萧特基二极管(Schottky diode)、N型金氧半导体、P型金氧半导体、互补式金氧半导体或其它元件。此半导体制造是可利用包括CMOS技术、BiCMOS技术、BCD技术或其它合适的技术进行生产。
集成电路100可使用在各种的不同的应用上，例如使用于液晶驱动集成电路(liquid crystal drive IC；LDI)或在其它方面的应用，包括有无线电话、数位视讯盒、全球定位系统或是光纤通讯系统。
请参阅图2所示，是绘示一液晶显示器元件200的一实施例的截面图，其结合图1的集成电路100。此液晶显示器元件200为一具有低介电常数内层介电隔离结构的集成电路100的元件，在此仅作为一实施例。此液晶显示器元件200可包括类似图1所示的集成电路100的IC芯片210的结构。此IC芯片210可包括一高压金氧半导体晶体管、至少具有一电容的快速元件及使用于内层介电层及金属化前介电层中的低介电常数材料。IC芯片210更包括复数个记忆体阵列，此IC芯片210可为一液晶驱动IC。此IC芯片210更包括凸点结构214，此凸点结构214可具有由不同金属构成的复合层，例如一粘着层、一扩散障壁层、一焊接层及一氧化障壁层。此凸点结构214可包含钛、铬、铝、铜、镍、钒、金或是其组合。
液晶显示器元件200可包括一液晶显示器玻璃基板220及一上玻璃230。此液晶显示器玻璃基板220也具有复数个形成在液晶显示器玻璃基板表面的玻璃电极222及玻璃电极224，用来控制液晶晶胞。液晶材料被填充且密封在液晶显示器玻璃基板220及上玻璃230之间。此液晶显示器玻璃基板220及上玻璃230包括半透明或透明的玻璃，更可包括一偏光层(polarizer layer)及一配向膜(alignment layer)。玻璃电极被图刻及连接到各个液晶显示器晶胞以控制此晶胞的显示功能。此玻璃电极222及玻璃电极224包括一透明导电材料，例如铟锡氧化物(indium tin oxide；ITO)。上玻璃230上的玻璃电极可利用传导交叉结构235或复数个交叉结构来做为与液晶显示器玻璃基板220间的电子传输路径。此玻璃电极可包括接合结构226以连接IC芯片。
IC芯片210可使用非等向性导电膜240(anisotropic conductivefilm；ACF)经由凸点结构214及玻璃电极224接合在液晶显示器玻璃基板220上。此液晶显示器元件200更包括一软性印刷电路板250(flexibleprinted circuit；FPC)，经由另一凸点结构255与液晶显示器玻璃基板的玻璃电极224相结合，最后再连接到一设备上，例如液晶显示器控制器。此液晶显示器元件200与IC芯片210示范了集成电路100的多种可能的应用之一。
一般而言，本发明所揭露的系统单芯片，例如集成电路100或IC芯片210，可至少包括一高压金氧半导体、至少具有一电容的快速元件及作为内层介电层的低介电常数材料。此低介电质材料可具有一低于3.9的介电常数，一般范围大约在2.9到3.8之间。此低介电质材料可包括氟化硅玻璃、掺碳的氧化硅及/或其它的低介电常数材料。此系统单芯片更包括在基板上形成一个或复数个记忆体阵列，例如静态随机处理记忆体、动态随处理记忆体、非挥发性记忆体、铁电随机处理记忆体、磁性随机存取记忆体、共振隧道二极管记忆体、单电子记忆体、相位变化非挥发性记忆体、质子的非挥发性记忆体或其组合。
此外，基体电路100包括形成在相同的基板上的多种微电子元件，并通过隔离结构的来做隔离，例如浅沟渠隔离及区域硅氧化法。除了高压金氧半导体元件、包括一电容的快速元件及记忆体阵列之外，微电子元件可包括但并不限于被动元件，例如电阻器的薄膜电阻器、可修整电阻器、扩散晶体管、金属电感器及多晶硅电感器。此微电子元件也包括主动元件，例如NPN双载子晶体管、互补式双载子晶体管、基纳二极管、萧特基二极管、N型金氧半导体、P型金氧半导体、互补式金氧半导体或其它元件。半导体制造有多种的技术，包括有互补金氧半导体技术、双载子互补金氧半导体技术、载子互补金氧半导体双重扩散金属氧化半导体技术或其它适合的制造技术。系统单芯片可降低电阻-电容延迟，且可被使用在液晶驱动元件电路或其它适合的应用上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种半导体芯片，其特征在于其至少包括一快速元件形成在一基板上；一高压金属氧化半导体晶体管形成在该基板上；以及一内连线隔离结构具有低介电常数材料，配置于该快速元件及该高压金属氧化半导晶体管之上。
2.根据权利要求1所述的半导体芯片，其特征在于其中所述的低介电常数材料的介电常数低于3.9。
3.根据权利要求1所述的半导体芯片，其特征在于其中所述的低介电常数材料的介电常数范围大约为3.8到2.8。
4.根据权利要求1所述的半导体芯片，其特征在于其中所述的低介电质材料是选自于氟化硅玻璃、掺碳的氧化硅、黑钻石、干凝胶、气凝胶、非晶氟化碳、聚对二甲基苯、苯并环丁烷、低介电绝缘聚合物及聚亚胺所构成的族群。
5.根据权利要求1所述的半导体芯片，其特征在于更包括复数个记忆体阵列。
6.根据权利要求5所述的半导体芯片，其特征在于其中所述的复数个记忆体阵列至少包括一静态随机处理记忆体、一动态随机处理记忆体、一非挥发性记忆体及其组合。
7.根据权利要求1所述的半导体芯片，其特征在于其中所述的快速元件有一通道，该通道宽度小于0.13微米。
8.根据权利要求1所述的半导体芯片，其特征在于其中所述的快速元件包括至少一电容。
9.根据权利要求8所述的半导体芯片，其特征在于其中所述的至少一电容的至少一电极包含一材料，该材料是选自于金属、金属化合物及金属合金所构成的族群。
10.根据权利要求8所述的半导体芯片，其特征在于其中所述的至少一电容的至少一电极包含一材料，该材料是选自于多晶硅及非晶硅所构成的族群。
11.根据权利要求1所述的半导体芯片，其特征在于其中所述的高压金氧半导体晶体管有一接合深度，该接合深度小于60纳米。
12.根据权利要求1所述的半导体芯片，其特征在于其中所述的高压金氧半导体晶体管应用于30伏特或30伏特以上的电压操作上。
13.根据权利要求1所述的半导体芯片，其特征在于其中所述的高压金氧半导体晶体管至少包括一结构，是选自于双重扩散汲极结构、横向双重扩散金氧半导体晶体管及垂直双重扩散金氧半导体晶体管所构成的族群。
14.根据权利要求13所述的半导体芯片，其特征在于其中所述的双重扩散汲极结构形成在该高压金氧半导体晶体管的至少一侧。
15.根据权利要求1所述的半导体芯片，其特征在于其中所述的高压金氧半导体晶体管是利用双载子互补式金氧半导体技术制造。
16.根据权利要求1所述的半导体芯片，其特征在于其中所述的高压金氧半导体晶体管是利用双载子互补金氧半导体双重扩散金属氧化半导体技术制造。
17.根据权利要求1所述的半导体芯片，其特征在于更包括内连线形成在半导体基板上。
18.根据权利要求17所述的半导体芯片，其特征在于其中所述的内连线至少包含一材料，是选自于钨、铝、及铜基材料所构成的族群。
19.根据权利要求1所述的半导体芯片，其特征在于其中所述的半导体芯片使用于液晶显示器驱动电路。
全文摘要
本发明是有关于一种半导体芯片，至少包含形成在半导体基板上的一快速元件、形成在半导体基板上的一高压金氧半导体，以及利用具有低介电常数的一内连线隔离结构，位于快速元件及高压金氧半导体上。当使用低介电质材料做为连线隔离材料时，可以降低电阻－电容延迟，亦能有效提升元件整体的效能。
文档编号H01L23/532GK1770449SQ20051009869
公开日2006年5月10日 申请日期2005年9月9日 优先权日2004年9月10日
发明者刘继文, 江国庆, 曾鸿辉, 章勋明 申请人:台湾积体电路制造股份有限公司