专利名称：多级互连结构及在IC晶片上形成Cu互连的方法
技术领域：
本发明涉及用于集成电路的铜基互连的常规领域。
背景技术：
工业需要提高集成电路(IC)芯片性能突破0.25μm技术并降低部件尺寸，这使互连系统迁移至较低电阻率Cu基导体。通常通过单和/或双镶嵌工艺形成通常包括4到8级Cu互连的现代商业Cu IC芯片。在Cu互连电路元件中，两个最重要的芯片上互连可靠性问题是电迁移和应力产生空隙。用于IC芯片的铜金属化中的电迁移已被广泛研究。电迁移和应力产生空隙分别是在电场和应力梯度中通过扩散的原子运动。当互连在dc电流中受到电应力时，Cu原子的漂移会在微结构和/或材料改变的位置，即存在原子流量不平衡的位置，引起质量损耗(导致空隙或开路)或积聚(导致突出或短路)。Hu等人(1999年国际互连技术会议文集，p.197)报道了在Cu互连中的Cu质量输运首先发生在界面表面上而不是晶界上。在Cu互连结构中，线的顶部表面上通常覆盖如氮化硅的绝缘体，而线的底部和侧壁覆盖有如TaN/Ta的衬里。Cu线通过级间过孔与其它线相连。因为在Cu中顶部Cu/氮化硅界面上的扩散占优，从而电迁移流量被限制在δsw面积的顶部界面，其中δs是界面区域的有效厚度而w是线宽。在恒定线电流密度j下，流经界面区域的流量的相对量成比于界面面积除以线面积比率，δsw/(wh)或δs/h，其中h是线的厚度。Cu的电迁移寿命τ为ΔL/Vd＝ΔLhkT/(δsDsFe)，其中ΔL为引起故障的临界空隙长度，Vd是空隙生长率，Ds是界面扩散率，k是玻尔兹曼常数，T是绝对温度，Fe是界面上的电迁移驱动力。ΔL通常与级间过孔尺寸相同。上述等式示出了寿命受界面扩散率Ds控制。为了当部件尺寸缩小到更小尺寸(这引起更高的电流密度和甚至更大的电迁移)时充分利用Cu芯片，沿界面的快速扩散路径，Ds，必须改变。本发明的意图和目的是调整在镶嵌结构中Cu线顶部表面的特性以减小快速扩散。这由于电迁移或应力产生故障的减少，将导致电路寿命(可靠性)的增加。
在Cu镶嵌工艺中，美国专利申请号4,954,142、4,789,648和4,702,792，在绝缘材料中蚀刻过孔和沟槽，沉积金属以填充这些孔洞，并用化学机械抛光(CMP)去除多余金属并形成金属过孔和线。金属填充金属线、Cu籽晶层和Cu主体导体，都是通过物理气相沉积和电镀沉积技术的结合形成。该Cu互连(线和过孔)镶嵌在介质中。Hu等人(Thin Solid Films，262，p.84-92，1995)报道了除主体Cu导体之外Cu互连还需要金属和绝缘体粘附/扩散阻挡层。美国专利申请号6,342,733公开了在Cu表面顶部使用的无电镀选择性沉积膜选自CoWP、CoSnP、CoP、Pd、CoB、CoSnB、In、NiB和W，用于减小Cu线的电迁移和应力产生迁移。E.G.Colgan报道了一种用于覆盖Cu镶嵌线的选择性CVD-W膜(Thin Solid Films，262，p.120-123，(1995))，用于抑制Cu凸起形成和氧化保护。美国专利申请号5,447,599公开了用Ti/Cu和Cu(Ti)合金通过热退火和选择性湿法蚀刻形成TiN(O)。美国专利申请号5,447,887公开了Cu硅化物的使用，用于提高Cu和氮化硅之间的粘附性。美国专利申请号5,693,563公开了用于Cu镶嵌工艺的蚀刻停止方法，在Cu镶嵌线的顶部使用50到200nm厚的TiN覆盖膜，接着利用光致抗蚀剂构图TiN并随后蚀刻。美国专利申请号5,968,333将用纯Cu填充沟槽/孔洞的普通电镀方法扩展到使用Cu(Al)合金。美国专利申请号6,136,707公开了使用利用不同沉积技术的多层Cu籽晶层，用于提高在Cu或Ag工艺中的主体导体电镀。美国专利申请号6,181,012公开了Cu合金籽晶层的使用，用于提高电迁移阻抗和Cu互连的粘附/表面特性。美国专利申请号5,023,698公开了铜合金的使用，铜合金包含选自Al、Be、Cr、Mg、Ni、Si、Sn和Zn的至少一种合金元素。美国专利申请号5,077,005公开了铜合金的使用，铜合金包含选自In、Cd、Sb、Bi、Ti、Ag、Sn、Pb、Zr和Hf的至少一种合金元素，其中使用的合金元素的重量百分比介于0.0003到0.01之间。美国专利申请号5,004,520公开了用于膜载体应用的铜箔的使用，铜箔包含选自P、Al、Cd、Fe、Mg、Ni、Sn、Ag、Hf、Zn、B、As、Co、In、Mn、Si、Te、Cr和Zn的至少一种合金元素，其中杂质浓度重量百分比从0.03到0.5。美国专利申请号4,749,548公开了铜合金的使用，铜合金包含选自Cr、Zr、Li、P、Mg、Si、Al、Zn、Mn、Ni、Sn、Be、Fe、Co、Y、Ce、La、Nb、W、V、Ta、B、Hf、Mo和C的至少一种合金元素，以提高铜合金的强度。然而，当前技术没有一个公开使用这样的Cu互连，其构造为在顶部Cu表面上直接沉积0.5到5纳米的很薄的层，该层包括具有与氧的高负还原电势和与铜形成化合物的能力的金属元素。此创新的应用将充分改善Cu互连以便Cu ULSI芯片上布线可以扩展到将来的生产。
发明内容
本发明的一个目的是改善集成电路的Cu互连，以便Cu ULSI芯片上布线可以扩展到将来的生产。
本发明的另一个目的是提供Cu镶嵌互连部件，其中线的顶部表面直接覆盖有0.5到5nm厚的金属层以提高电迁移和侵蚀阻抗，增强粘附，并减小应力产生空隙。
本发明的另一个目的是调整在集成电路中的镶嵌结构中的Cu线的顶部表面的特性以减小快速扩散，因为电迁移或应力产生故障的减小导致电路寿命(可靠性)的提高。
根据本发明，提供了Cu镶嵌互连部件，其中线的顶部表面直接覆盖有0.5到5nm厚的金属层，该层提高电迁移和侵蚀阻抗，增强粘附，并减小应力产生空隙。
在优选实施例中，提供用于给电子器件提供电通信的Cu互连，该互连包括基本上由铜或铜合金导体形成的体块，以及在Cu线和介质材料的顶部表面上沉积的包括相当于2到25原子层的0.5到5nm的金属膜。在介质材料上沉积的选定金属将转化为金属氧化物。薄层由选自Al、Ca、Hf、Mg、In、P、Pr、Sb、Se、Sn、Ti、V和Zr的至少一种元素形成。
本发明的其它好处和优点，将通过随后参考详细说明并示出本发明的的优选实施例的附图的详细描述变的更加明显。
图1是Cu镶嵌互连的截面图的图示表示。
图2是根据本发明的实施例的Cu镶嵌互连的截面图的图示表示。
图3是根据本发明的实施例的Cu镶嵌互连的截面图的图示表示，其中选择性地去除图2中的金属氧化物层。
图4是在300℃下沉积的1nm Sb覆盖的Cu线的截面TEM图，其中示出了包括位错环的26nm厚的富Sb层。
图5是覆盖有1nm Sb的Cu线的截面TEM图(左)和通过穿过Cu表面顶部的x射线扫描取得的Sb和Cu的强度数(右)。
图6是覆盖有3nm In的Cu线的截面TEM图(左)和穿过Cu表面顶部的In和Cu的强度数(右)。
图7是0.18μm宽Cu镶嵌线的电迁移中值寿命与1/T的关系图。
具体实施例方式
在图1中示出了常规Cu互连的截面示意图。电子结构1包括典型的三级Cu双镶嵌互连。示出了粘附/扩散金属衬里(例如TaN/Ta，TaTi)12和Cu导体块体13，绝缘体(SiO2，低介电常数材料)15和粘附/扩散绝缘层(例如SiNx)16，它们是镶嵌结构基础层。局部互连W M0通过级间过孔CA与第一级Cu线M1连接。第二级Cu M2线通过过孔V1和V2分别与M1和第三级Cu线M3连接，并嵌入下层介质而不引起Cu线之间的电短路。
芯片上Cu互连中的电迁移、应力产生迁移、侵蚀和粘附的主题都与Cu镶嵌线的顶部表面的特性有关。快速Cu表面扩散、缺乏保护性固有Cu氧化物、和Cu和介质材料之间较差的接合能导致了Cu芯片上互连中的可靠性问题。图2和3是Cu互连的两个实施例的示意图，Cu互连通过双镶嵌工艺形成，并用0.5到5nm的选自Al、Ca、Hf、Mg、In、P、Pr、Sb、Se、Sn、Ti、V和Zr的元素的薄层覆盖Cu线。选定元素基于它们与氧和水的高负还原电势，和在Cu中的低溶解度并能与Cu形成化合物。这些元素可以直接沉积在Cu线的顶部，Cu线嵌入下层介质而不引起Cu线之间的电短路。当将这些材料沉积在位于与Cu线相邻的介质表面的顶部时，它们或迅速被氧化或在后续步骤中被氧化。一旦它们被氧化，它们就不再导电从而不能形成相邻Cu线和部件之间的电连接或短路。此外，进行一系列的实验以找出上述所选组中的哪种元素可以延长Cu电迁移寿命，降低应力产生空隙和侵蚀，并提高粘附强度。具有金属覆盖层特别是具有Sb的Cu镶嵌线可以获得远好于关于没有覆盖层的Cu线报道的任何情况的电迁移可靠性(即电迁移阻抗效应)。
在图2和3中，根据本发明，分别示出了由Cu双镶嵌线13形成的三级互连20和30。在图2中，在线13之间，Cu线覆盖有0.5到5nm厚的层22及其氧化物23。在本发明结构中可以使用或去除氧化物23。介质材料15是SiO2和/或其它低介电常数(K)材料，并且介质扩散-粘附阻挡层16是SiNx或其它低K材料。图3示出了仅覆盖有Cu 22而在线之间没有氧化物23的互连。在图2和3中还示出了金属线，典型为TaN/Ta，难熔元素和/或它们的氮化物12。通过在层16或15的沉积步骤前在Cu互连线13的顶部直接沉积选定元素获得层22和23。
在本发明的过程中，发现用于在Cu线的顶部沉积选定元素的晶片温度(T)是关键的。这是由于公知为BTA材料的薄聚合体层的存在，该层在化学机械抛光(CMP)终止时施加于Cu表面以在侵蚀或湿法蚀刻中保护新的、抛光的Cu表面。在通过CMP形成Cu镶嵌线12后，对于In、Sn和Al，在真空中加热晶片到200℃，对于Sb、Ti、Zr、Hf、V，加热到300℃或更高。在这些温度下，BTA被从表面部分热驱动，且薄金属膜(In、Sn、Al、Sb、Ti、Zr、Hf和V)的沉积将分解在Cu表面上的残留BTA保护层。一旦抑制物被去除，选定元素将在沉积期间与Cu线的表面反应形成金属间化合物。该元素可以在真空中通过物理气相沉积(PVD)(溅射)、化学气相沉积(CVD)或原子层沉积(ALD)或其它在电镀槽中真空室外的方法沉积。这些富Cu表面化合物可以提供保护层以限制Cu线的侵蚀。更重要的是，它们提高了Cu线部件与后续沉积的上层介质材料之间的接合。这大大减小了Cu沿Cu-介质界面的扩散。该元素还可以扩散到Cu线中以加强Cu晶界。沉积金属膜很薄的特性(0.5-5nm)意味着在块体Cu中添加的金属种类的净块体成分仍旧低，这将使电阻的任何增加最小。
沉积在介质材料顶部的薄金属层，在沉积后自然地或在沉积后一旦暴露在大气或湿气中，将完全转化为氧化物，因为该膜非常薄仅0.5到5nm厚，并且它具有与氧的高负还原电势。一旦转化为氧化物，覆盖膜将不会引起线之间的电短路。在块体介质区域上的反应后的介质覆盖膜可以作为蚀刻停止留下用于后面的级间过孔工艺，或通过选择湿法和/或干法蚀刻工艺去除。如果在氧或水的暴露步骤期间氧化在Cu线表面的Cu化合物层，固有氧化物可以通过溅射蚀刻、湿法化学清洗或随后的反应金属膜或衬里的沉积去除。
进行实验以测量具有0.28μm和0.51μm线宽的Cu线电阻，其是多种所列覆盖元素，晶片沉积温度和样品退火温度的函数。例如，在二氧化硅介质中镶嵌的Cu线上，利用e-枪蒸发在10-7Torr下在25℃的晶片温度下沉积4nm厚的元素Al和Ti。在沉积之后，Cu线电阻没有可测量的变化；在氦气中在400℃下退火样品1小时后，这些Cu线没有观测到任何变化。因为Al和Ti在室温沉积期间不与Cu反应，所有的Al和Ti在真空破坏后都与空气/水反应形成金属表面氧化物。一旦形成氧化物，Al和Ti的氧化物不能与Cu反应或扩散进入Cu中，因此没有可测量的线电阻增加。然而，在Cu表面上的Al和/或Ti的氧化物膜不能提高Cu互连的可靠性。下一步，当在200℃下沉积Al时，就会发生Al和Cu之间的反应和相互扩散并导致Cu线电阻的增加。4nm厚的Al或In膜可以增加差不多18％的Cu线电阻。这暗示着在沉积工艺步骤期间发生了Ti或Al和Cu之间的反应和相互扩散。
利用透射电子显微镜(TEM)和能量色散x射线光谱仪(EDS)检测覆盖有Sb和In的Cu线。1nm厚的Sb覆盖样品的检验示出了在Cu线的顶部表面上约26nm厚的由Sb掺杂Cu构成的层(参看图4和5)。该层显示出具有密集小位错环。在26nm厚的改变层下面的线中的块体Cu还包括小并沿普通孪晶缺陷延伸的位错。该层的化学分析显示Sb以非常低的浓度分布在缺陷区域中。不能从这组数据分辩出Sb是聚积成位错环还是均匀分布在该区域中的Cu中。
在图6中薄In覆盖的Cu线的TEM检测图，示出了In的分布在嵌套区域或紧密聚集线的区域中线与线间的高变化性。发现与Cu线相邻的介质表面是铟氧化物。In掺杂Cu的表面层是应变的，虽然不像Sb覆盖样品的应变那样高。
如碳、氧、氮和H2S的杂质对Cu表面扩散的影响已有报道。测量的表面扩散值强烈依赖于发生扩散所在的气氛。在氧气或真空环境下的Cu表面扩散率通常高于在氢气气氛中的扩散率。这说明氧可以去除表面杂质的抑制效应。然而，Cu表面的金属杂质的报道很少。美国专利申请号6,342,733报道了在Cu表面顶部的CoWP、CoSnP或Pd的无电选择性沉积膜显著增加了电迁移阻抗。为了解杂质对Cu中电迁移的影响，直接在镶嵌在二氧化硅中的单独Cu线的表面上沉积1-3nm厚的Al、Hf、Mg、In、Sb、Re、Co、W、Ti、V、Ta、Nb、Si或Zr膜。测量了两级结构的电迁移寿命，两级结构包括在W下线上的0.18m宽类竹Cu双镶嵌线。在具有10-30Torr室气压的形成气体(N2+5％H2)的真空炉内测试样品。结果显示Cu上的Al、Ta、Nb、Re、Co、W、V和Zr覆盖层对Cu迁移率的影响较小。另一方面Mg和Si具有导致Cu电迁移寿命下降的有害影响。然而，Ti、Hf、In和Sb增加Cu的寿命，且发现Sb可以最好地防止电迁移破坏。根据理论预言，因为M1线的末端与完全阻挡边界W线相连，在线的阴极末端Cu空隙生长率与Cu的漂移速率相同。因此，从这些样品引出的激活能与Cu电迁移表面扩散的激活能相同。图7画出了中值寿命与1/T的函数图。发现具有和不具有Sb覆盖层的Cu表面扩散的电迁移激活能分别为1.1ev和0.84ev。具有Sb和In覆盖层的Cu中的电迁移效应与Cu表面顶部的富Sb和In区域的存在相关(在图5和6中示出)。沿Cu表面顶部的通常快速扩散路径通过Sb或In的掺杂慢下来。因为Cu活性降低，来自应力产生力的质量流也应该降低。从而对于具有In或Sb覆盖层的Cu线，在Cu线中的应力产生空隙显著降低。
尽管很显然这里公开的发明经过很好的设计以实现上述目的，应该意识到本领域的技术人员可以作出多种修改和实施例，因此所附权利要求旨在覆盖落入本发明的实质精神和范围内的所有这样的修改和实施例。
权利要求
1.一种多级互连结构，包括双或单镶嵌Cu互连，所述互连覆盖有0.5-5nm厚的选定元素的膜，所述元素具有针对电化序从-0.01V至-4V的标准还原电势，以及在300℃下小于3原子百分比的低溶解度，并与Cu形成化合物。
2.根据权利要求1的互连结构，其中所述Cu互连包括Cu，所述Cu覆盖有选自Sb、In、Sn、Hf、Ti和P的至少一种元素，用于所述互连结构提高电迁移阻抗和侵蚀阻抗，以及减小应力产生空隙。
3.根据权利要求1的互连结构，其中所述Cu互连包括厚度在0.5到5nm之间的金属覆盖层。
4.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有二到二十五原子层的Sb、In、Sn、Hf、P和Ti。
5.根据权利要求4的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有可以通过物理气相沉积、化学气相沉积、电镀和/或原子层沉积技术沉积的二到二十五原子层的Sb、In、Sn、Hf、P和Ti。
6.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有在高于200℃的温度下沉积的In和Sn的薄金属层。
7.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有在高于300℃的温度下沉积的Sb、Hf或Ti的薄金属层。
8.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有0.5-5nm厚的薄金属层，所述薄金属层在高于300℃的样品温度下的Cu-杂质混合后，在Cu互连的顶部表面上形成金属间Cu化合物和/或1-26nm的富杂质区域。
9.根据权利要求1的互连结构，其中所述Cu互连包括覆盖有薄金属层的Cu线或部件，并且所述相同金属层在相邻绝缘体表面上形成金属氧化物层。
10.根据权利要求1的互连结构，其中所述Cu互连包括覆盖有薄层的Cu线或部件，所述薄层具有与氧和水的高负还原电势的特性，所述覆盖层将暴露于空气。
11.根据权利要求2的互连结构，其中所述Cu互连包括Cu线或部件，所述覆盖层包括Cu块体，所述Cu块体覆盖有选自Sb、In、Sn、Hf、Ti、P、C、N和O的至少一种元素。
12.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有薄金属层，以及可以通过选择性化学蚀刻方法去除在所述绝缘体上形成的金属氧化物。
13.根据权利要求1的互连结构，其中所述Cu互连包括Cu块体，所述Cu块体覆盖有薄金属层，并在所述绝缘体上形成金属氧化物，所述金属氧化物可以用于后面沉积在此结构上的层的蚀刻的蚀刻停止层。
14.根据权利要求1的互连结构，其中所述Cu互连包括嵌入介质层的覆盖有薄金属层的Cu块体、线或部件。
15.一种在集成电路晶片上形成Cu互连的方法，包括以下步骤在所述晶片上形成嵌入介质下层中的Cu线；在所述Cu线上沉积给定材料的0.5-5.0nm厚的覆盖层；氧化所述层的至少一部分，其中所述氧化部分不导电；在所述覆盖层的顶部添加介质材料；在真空中将其上具有所述覆盖层的所述晶片加热到至少约200℃的温度。
16.根据权利要求15的方法，其中所述给定材料包括选自Al、Ca、Hf、Mg、In、P、Pr、Sb、Se、Sn、Ti、V和Zr的至少一种元素。
17.根据权利要求15的方法，其中所述氧化步骤包括氧化所述覆盖层的限定部分的步骤，并去除所述氧化部分的至少一部分。
18.根据权利要求15的方法，其中所述覆盖层保护所述Cu不被氧化，增加所述Cu和所述介质材料之间的粘附强度，并减小所述Cu的界面扩散。
19.根据权利要求18的方法，其中所述氧化步骤包括将所述覆盖层完全转化为氧化物的步骤。
全文摘要
本发明公开了一种方法，用于在沉积级间介质或介质扩散阻挡层之前，用1－5nm厚的元素涂覆Cu镶嵌线的自由表面。该涂层提供防氧化保护，增加Cu和介质之间的粘附强度，并减小Cu的界面扩散。另外，薄覆盖层进一步增加了电迁移Cu寿命并减小了应力产生空隙。选定元素可以直接沉积在嵌入下层介质中的Cu上，而不引起Cu线之间的电短路。这些选定元素基于它们与氧和水的高负还原电势，和在Cu中的低溶解度并能与Cu形成化合物。
文档编号H01L21/768GK1825583SQ20061000126
公开日2006年8月30日 申请日期2006年1月12日 优先权日2005年1月18日
发明者J·布吕莱, R·A·卡拉瑟斯, L·M·吉纳克, 胡朝坤, E·G·利宁格, S·G·马尔霍特拉, S·M·罗斯纳格尔 申请人:国际商业机器公司