专利名称：具有硅化物层的接触结构、使用其的半导体器件、以及制造该接触结构和半导体器件的方法
技术领域：
本发明涉及半导体器件及其制造方法，更具体涉及接触结构、使用该接触结构的半导体器件、以及制造该接触结构和半导体器件的方法。
背景技术：
例如MOS晶体管的分立器件广泛用作半导体器件中的开关器件。随着半导体器件的集成密度的持续增长，继续减小MOS晶体管的尺寸。通常，当减小MOS晶体管的尺寸时，MOS晶体管的沟道阻抗减小，使得MOS晶体管允许高驱动电流并以高切换速度操作。然而，MOS晶体管的尺寸减小不仅仅导致上述优势，还导致某些劣势。
通常，MOS晶体管的尺寸减小引起MOS晶体管的沟道阻抗的减小，因此改进MOS晶体管的切换速度。然而，MOS晶体管的尺寸减小还可以导致向MOS晶体管的周围提供电接触的区域(例如导电线和接触区)的电阻抗的增加。通常，随着MOS晶体管的尺寸减小，其沟道长度也减小。结果，可以进一步减小MOS晶体管的栅电极和沟道之间的电容，以及还可以进一步降低沟道区的沟道阻抗，并因此改进MOS晶体管的性能。然而，MOS晶体管的沟道长度的减小还引起接触区面积的减小，该接触区形成与MOS晶体管的源区/漏区的电接触。同样，MOS晶体管的沟道长度的减小可引起出现短沟道效应的增加的可能性。为了防止出现短沟道效应，必须减小MOS晶体管的源区/漏区的结深度。
图1A和1B是说明制造具有硅化物层的半导体器件的传统方法。在图1A和1B中，参考标号A指代第一晶体管区，以及参考标号B指代第二晶体管区。
参照图1A，制备具有隔离层3的半导体衬底1以限定有源区。在半导体衬底1的第一晶体管区A中形成具有第一沟道长度的第一晶体管，以及在半导体衬底1的第二晶体管区B中形成具有第二沟道长度的第二晶体管。在此，第二沟道长度小于第一沟道长度。第一晶体管可包括第一栅图形11a和第一源区/漏区17a。第一栅图形11a可包括顺序层叠的第一栅介质层5a、第一栅电极7a、以及第一硬掩模层9a。同样，可以在第一栅图形11a的两侧的半导体衬底1中形成第一源区/漏区17a。第二晶体管可包括第二栅图形11b和第二源区/漏区17b。第二栅图形11b可包括顺序层叠的第二栅介质层5b、第二栅电极7b、以及第二硬掩模层9b。同样，可以在第二栅图形11b的两侧的半导体衬底1中形成第二源区/漏区17b。
形成第一栅隔片(spacer)15a以覆盖第一栅图形11a的侧壁，以及形成第二栅隔片15b以覆盖第二栅图形11b的侧壁。因此，在具有第一和第二晶体管上的衬底上形成绝缘层19，然后构图，由此形成第一接触孔19a和第二接触孔19b。因此，第一接触孔19a露出第一源区/漏区17a的第一源区/漏区接触区，以及第二接触孔19b露出第二源区/漏区17b的第二源区/漏区接触区。第二晶体管的第二沟道长度小于第一晶体管的第一沟道长度。可使用传统的自对准接触工艺形成第二接触孔19b。
参照图1B，在由第一接触孔19a露出的第一源/漏接触区的表面上形成具有第一厚度的第一硅化物层21a，同时，在由第二接触孔19b露出的第二源区/漏区的表面上形成具有第二厚度的第二硅化物层21b。在此，第二厚度等于第一厚度。结果，在离开第一晶体管的第一栅电极7a预设距离的第一源/漏接触区中形成第一硅化物层21a，并在接触第二栅隔片15b的第二源/漏中形成第二硅化物层21b。
为了降低第一晶体管的接触阻抗，第一硅化物层21a不应小于特定厚度。然而，当第一硅化物层21a具有大的厚度以降低第一晶体管的接触阻抗时，在形成第一硅化物层21a期间形成的第二硅化物层21b也具有大的厚度。由于第二晶体管的第二源/漏接触区与第二栅隔片15b的侧壁接触，当第二硅化物层21b的厚度减小时，第二硅化物层21b的厚度与第二源区/漏区的结深度的比也减小。此外，第二源区/漏区和沟道区之间的结部分E可与第二硅化物层21b接触。因此，在第二硅化物层21b和第二晶体管的沟道之间发生短路。结果，结部分E可以是缺陷的。
发明内容
本发明的实施例提供相对于彼此具有不同厚度的硅化物的接触结构。
本发明的另一实施例提供使用该接触结构的半导体器件。
本发明的还一实施例提供制造该接触结构和使用其的半导体器件的方法。
在一个方面，本发明涉及具有硅化物层的接触结构。该接触结构包括衬底上的第一导电区和第二导电区。绝缘层覆盖第一和第二导电区。第一接触孔和第二接触孔穿过绝缘层并分别露出第一和第二导电区。具有第一厚度的第一硅化物层在由第一接触孔露出的第一导电区上。具有与第一厚度不同的第二厚度的第二硅化物层在由第二接触孔露出的第二导电区上。
在本发明的某些实施例中，第一和第二导电区可以分别是第一杂质区和第二杂质区。在该情况下，第一厚度可以大于第二厚度，并且第一杂质区可具有比第二杂质区更大的结深度。
在其他实施例中，接触结构可进一步包括第一接触插塞(plug)和第二接触插塞。第一接触插塞可以在第一硅化物层上以填充第一接触孔，以及第二接触插塞可以在第二硅化物层上以填充第二接触孔。在该情况下，每个第一和第二接触插塞可以是金属插塞或硅插塞。
在另一方面，本发明涉及包括上述接触结构的半导体器件。半导体器件包括半导体衬底上的第一晶体管和第二晶体管。第一晶体管包括第一源区/漏区和第一栅电极，该第一栅电极在第一源区/漏区之间插入的第一沟道区上。第二晶体管包括第二源区/漏区和第二栅电极，该第二栅电极在第二源区/漏区之间插入的第二沟道区上。绝缘层在具有第一晶体管和第二晶体管的衬底上。第一接触孔和第二接触孔穿过绝缘层。第一接触孔露出至少一个第一源区/漏区，以及第二接触孔露出至少一个第二源区/漏区。具有第一厚度的第一硅化物层在由第一接触孔露出的第一源区/漏区上。具有不同于第一厚度的第二厚度的第二硅化物层在由第二接触孔露出的第二源区/漏区上。
在某些实施例中，第一厚度可大于第二厚度，以及第一源区/漏区具有大于第二源区/漏区的结深度。在该情况下，第一厚度可大于第二厚度，以及第一接触孔和第一栅电极之间的距离可大于第二接触孔和第二栅电极之间的距离。
在其他实施例中，第一接触孔和第一栅电极之间的距离可大于第二接触孔和第二栅电极之间的距离，以及第一厚度可大于第二厚度。
在另外其他实施例中，半导体器件还可以包括第一接触插塞和第二接触插塞。第一接触插塞可以在第一硅化物层上以填充第一接触孔，以及第二接触插塞可以在第二硅化物层上以填充第二接触孔。在该情况下，每个第一和第二接触插塞可以是金属插塞或硅插塞。
在还一方面，本发明涉及制造具有硅化物层的接触结构的方法。该方法包括在半导体衬底上形成第一导电区和第二导电区。在具有第一和第二导电区的衬底上形成绝缘层。构图绝缘层，由此形成穿过绝缘层以露出第一导电层的第一接触孔。在由第一接触孔露出的第一导电区上将第一硅化物层形成为第一厚度。构图绝缘层，由此形成穿过绝缘层以露出第二导电层的第二接触孔。在由第二接触孔露出的第二导电区上将第二硅化物层形成为与第一厚度不同的第二厚度。
在某些实施例中，第一和第二导电区可以分别是第一杂质区和第二杂质区。在该情况下，可将第一杂质区形成为与第二杂质区不同的结深度。在具有较小结深度的第一和第二杂质区之一上形成具有第一和第二厚度中的较小厚度的第一和第二硅化物层之一。
在其他实施例中，形成第二硅化物层可包括在具有第二接触孔的衬底上形成金属层。可以在具有金属层的衬底上执行退火工艺。因此，可以在由第二接触孔露出的第二导电区中选择性地形成第二硅化物层，同时未反应的金属层可以留在绝缘层和第一硅化物层上。可以选择性地除去未反应的金属层。
在另外其他实施例中，还可以在第一硅化物层上形成第一接触插塞以填充第一接触孔，以及还可以在第二硅化物层上形成第二接触插塞以填充第二接触孔。第一和第二接触插塞可以由金属插塞或硅插塞构成。
还另外其他方面，本发明涉及制造包括上述接触结构的半导体器件的方法。在半导体衬底上形成第一晶体管和第二晶体管。第一晶体管包括第一源区/漏区和第一栅电极，该第一栅电极在第一源区/漏区之间插入的第一沟道区上。第二晶体管包括第二源区/漏区和第二栅电极，该第二栅电极在第二源区/漏区之间插入的第二沟道区上。在具有第一晶体管和第二晶体管的衬底上形成绝缘层。构图绝缘层，由此形成穿过绝缘层以露出至少一个第一源区/漏区的第一接触孔。在由第一接触孔露出的第一源区/漏区上将第一硅化物层形成为第一厚度。构图绝缘层，由此形成穿过绝缘层以露出至少一个第二源区/漏区的第二接触孔。在由第二接触孔露出的第二源区/漏区上将第二硅化物层形成为与第一厚度不同的第二厚度。
在某些实施例中，可以将第一源区/漏区形成为与第二源区/漏区不同的结深度。在该情况下，可在具有较小结深度的第一和第二源区/漏区之一上形成具有第一和第二厚度中的较小厚度的第一和第二硅化物层之一。
在其他实施例中，可以形成第一和第二接触孔，使得第一栅电极和第一接触孔之间的距离不同于第二栅电极和第二接触孔之间的距离。在该情况下，在具有从相应栅电极分开较小距离的接触孔的第一和第二源区/漏区之一上形成具有第一和第二厚度中的较小厚度的第一和第二硅化物层之一。
在另外其他实施例中，形成第二硅化物层包括在具有第二接触孔的衬底上形成金属层。在具有金属层的衬底上执行退火工艺。因此，可以在由第二接触孔露出的第二源区/漏区中形成第二硅化物层，并且同时未反应的金属层可以留在绝缘层和第一硅化物层上。可以选择性地除去未反应的金属层。
在另外其他实施例中，还可以在第一硅化物层上形成第一接触插塞以填充第一接触孔，以及还可以在第二硅化物层上形成第二接触插塞以填充第二接触孔。第一和第二接触插塞可以由金属插塞或硅插塞构成。
从本发明的示例性实施例中的更加具体的说明中，本发明的上述和其他目标、特性和优势将变得显而易见，如在附图中所说明。附图不必按照比例，重点放在说明本发明的原理上。
图1A和1B是说明制造具有硅化物层的半导体器件的传统方法的截面图。
图2A至2C是说明根据本发明的示例性实施例的制造半导体器件的方法的截面图。
图3A至3C是说明根据本发明的另一示例性实施例的制造半导体器件的方法的截面图。
具体实施例方式
在下文参照附图更全面地说明本发明，其中说明本发明的优选实施例。然而，本发明可以以多种不同的形式实施，而不限制于在此阐述的实施例。在附图和相关说明中，如果第一层称为在另一层“之上”，该第一层可以直接在另一层之上，或存在中间层。在整个说明书中相似标号指代相似元件。
图2C是根据本发明的示例性实施例的半导体器件的截面图，以及图3C是根据本发明的另一示例性实施例的半导体器件的截面图。在图2C中，参考标号W指代第一区域，以及参考标号S指代第二区域。在图3C中，参考数字P1表示第一外围电路区，参考数字P2表示第二外围电路区，以及参考标号C表示单元区。
首先，将参照附图2C说明根据本发明的示例性实施例的接触结构和使用该接触结构的半导体器件。
参照图2C，半导体衬底200包括第一区域W和第二区域S。在半导体衬底200的第一区域W上设置第一导电区217a，以及在半导体衬底200的第二区域S上设置第二导电区217b。第一和第二导电区217a和217b可以分别是第一杂质区和第二杂质区。在具有第一和第二导电区217a和217b的半导体衬底200上设置绝缘层219。穿过绝缘层219设置第一接触孔219a和第二接触孔219b，并分别露出第一和第二导电区217a和217b。在由第一接触孔219a露出的第一导电区217a上设置第一硅化物层221a，并在由第二接触孔219b露出的第二导电区217b上设置第二硅化物层221b。第一硅化物层221a具有第一厚度t1，以及第二硅化物层具有不同于第一厚度t1的第二厚度t2。当第一导电区(即，第一杂质区217a)具有大于第二导电区(即，第二杂质区217b)的结深度时，第一厚度t1可大于第二厚度t2。可在第一硅化物层221a上设置第一接触插塞225a以填充第一接触孔219a，并可在第二硅化物层221b上设置第二接触插塞225b以填充第二接触孔219b。第一接触插塞225a可以是金属插塞或硅插塞。例如，金属插塞可以是钨插塞，以及硅插塞可以是掺杂的多晶硅插塞。结果，上述组件可以形成接触结构。
在下文中，将说明具有上述接触结构的半导体衬底。
半导体衬底200包括第一区域W和第二区域S。可以在半导体衬底200上设置隔离层203以限定第一有源区203a和第二有源区203b。可在第一区域W中设置第一有源区203a，并可在第二区域S中设置第二有源区203b。在第一区域W中设置第一晶体管218a。第一晶体管218a可包括第一导电区(即，第一源区/漏区217a)以及第一栅电极207a，该第一栅电极207a设置在第一源区/漏区217a之间插入的第一沟道区上。此外，第一晶体管218a可具有公知的轻掺杂漏区(LDD)型源区/漏区结构。换句话说，第一晶体管218a可包括第一LDD区213a，如图2C所示。可以在第一沟道区上设置第一栅图形211a。第一栅图形211a可包括顺序层叠的第一栅介质层205a、第一栅电极207a、以及第一硬掩模层209a。第一硬掩模层209a是可选的，并可被忽略。
可在第二区域S中设置第二晶体管218b。第二晶体管218b可包括第二导电区(即，第二源区/漏区217b)以及第二栅电极207b，该第二栅电极207b设置在第二源区/漏区217b之间插入的第二沟道区上。此外，第二晶体管218b可具有公知的LDD型源区/漏区结构。换句话说，第二晶体管218b可包括第二LDD区213b，如图2C所示。可在第二沟道区上设置第二栅图形211b。第二栅图形211b可包括顺序层叠的第二栅介质层205b、第二栅电极207b、以及第二硬掩模层209b。第二硬掩模层209b是可选的，并可被忽略。
可设置第一栅隔片215a以覆盖第一栅图形211a的侧壁，并可设置第二栅隔片215b以覆盖第二栅图形211b的侧壁。随后，在具有第一和第二晶体管218a和218b的衬底200上设置绝缘层219。
穿过绝缘层219设置第一接触孔219a并露出第一晶体管218a的第一源区/漏区217a的至少一个，该绝缘层219设置在第一区域W上。第一接触孔219a可从第一栅极207a隔开第一距离L1。
穿过绝缘层219设置第二接触孔219b并露出第二晶体管218b的第二源区/漏区217b的至少一个，该绝缘层219设置在第二区域S上。第二接触孔219b可从第二栅极207b隔开第一二距离L2。这里，第二距离L2小于第一距离L1。
在由第一接触孔219a露出的第一源区/漏区217a上和在由第二接触孔219b露出的第二源区/漏区217b上设置具有不同厚度的硅化物层。特别地，在由第一接触孔219a露出的第一源区/漏区217a上设置具有第一厚度t1的第一硅化物层221a。同样，在由第二接触孔219b露出的第二源区/漏区217b上设置具有第二厚度t2的第二硅化物层221b。这里，第二厚度t2小于第一厚度t1。
由于在第一晶体管218a的第一源区/漏区217a上提供具有第一厚度t1的第一硅化物层221a，可以改善第一源区/漏区217a的接触阻抗特性。同样，在第二源区/漏区217b上提供具有小于第一厚度t1的第二厚度t2的第二硅化物层221b，由此防止发生第二源区/漏区217b的结的折断。
同时，当第二硅化物层221b比第一硅化物层221a薄时，第一晶体管218a的第一源区/漏区217a可具有第一结深度D1，并且第二晶体管218b的第二源区漏区217b可具有小于第一结深度D1的第二结深度D2。因此，可以防止发生第二源区/漏区217b的结的折断。因此，由于在接触区中设置具有根据源区/漏区的结深度的不同厚度的硅化物层，可以实现优化的晶体管。
可以在第一硅化物层221a上设置第一接触插塞225a以填充第一接触孔219a，以及可以在第二硅化物层221b上设置第二接触插塞225b以填充第二接触孔219b。第一接触插塞225a可以是金属插塞或硅插塞。例如，金属插塞可以是钨插塞，以及硅插塞可以是掺杂的多晶硅插塞。
如上所述，在晶体管218a和218b的第一和第二源区/漏区217a和217b中设置具有不同厚度的硅化物层，因此半导体器件可包括第一和第二晶体管218a和218b，每个具有最佳的性能。
在下文中，将参照图3C说明根据本发明的另一示例性实施例的半导体器件。
参照图3C，半导体衬底400包括第一外围电路区P1、第二外围电路区P2、以及单元区C。可在半导体衬底400中设置隔离层403，以限定第一外围有源区403m、第二外围有源区403n、以及单元有源区403c。第一外围有源区403m设置在第一外围电路区P1中，第二外围有源区403n设置在第二外围电路区P2中，以及单元有源区403c设置在单元区C中。
第一晶体管418m设置在第一外围电路区P1中。第一晶体管418m可包括第一源区/漏区417m以及设置在第一源区/漏区417m之间插入的第一沟道区上的第一栅电极407m。第二晶体管418n设置在第二外围电路区P2中。第二晶体管418n可包括第二源区/漏区417n以及设置在第二源区/漏区417n之间插入的第二沟道区上的第二栅图形411n。第二栅图形411n可包括顺序层叠的第二栅介质层(未示出)、第二栅电极407n、以及第二硬掩模层409n。单元晶体管418c设置在单元区C中。单元晶体管418c可包括单元源区/漏区417s和417d，以及设置在单元源区/漏区417s和417d之间插入的单元沟道区上的单元栅图形411c。单元栅图形411c可包括顺序层叠的单元栅介质层(未示出)、单元栅电极407c、以及单元硬掩模层409c。第一晶体管418m可以是具有第一沟道长度的晶体管，以及第二晶体管418n可以是具有小于第一沟道长度的第二沟道长度的晶体管。即，第一晶体管418m可以是长沟道晶体管，以及第二晶体管418n可以是短沟道晶体管。
在具有第一晶体管418m、第二晶体管418n、以及单元晶体管418c的衬底上设置第一绝缘层419。穿过第一绝缘层419设置掩埋接触焊盘420s和直接接触焊盘420d，并分别接触单元源区417s和单元漏区417d。第二绝缘层421覆盖第一绝缘层419。第一和第二绝缘层419和421共同构成绝缘层422。
在第一外围电路区P1中设置的绝缘层422包括露出第一源区/漏区417m的至少一个的第一源/漏接触孔422m。在第二外围电路区P2中设置的绝缘层422包括露出第二源区/漏区417n的至少一个的第二源/漏接触孔422n。同样，在单元区C中设置的绝缘层422具有露出直接接触焊盘420d的直接接触孔422d。
此外，绝缘层422可包括露出晶体管的栅电极的栅接触区的接触孔。即，可在绝缘层422中设置栅接触孔422g以露出第一晶体管418m的第一栅电极407m的栅接触区，如图3C所示。
在由接触孔422m、422n和422g露出的区域上设置具有不同厚度的硅化物层。具体地，在由第一源/漏接触孔422m露出的第一源区/漏区417m上设置具有第一厚度tm的第一硅化物层423m。在由第二源/漏接触孔422n露出的第二源区/漏区417n上设置具有第二厚度tn的第二硅化物层423n。这里，第二厚度tn小于第一厚度tm。
同时，可在由栅接触孔422g露出的栅接触区中设置具有第三厚度tg的栅硅化物层423g。第三厚度tg可基本上等于第一厚度tm。
同样，可在由直接接触孔422d露出的直接接触焊盘420d的焊盘接触区中设置据具有第四厚度tc的焊盘硅化物层423c。第四厚度tc可基本上等于第二厚度tn。
可在第一硅化物层423m上设置第一接触插塞425m以填充第一源/漏接触孔422m。可在第二硅化物层423n上设置第二接触插塞425n以填充第二源/漏接触孔422n。可在栅硅化物层423g上设置栅接触插塞425g以填充栅接触孔422g。可在焊盘硅化物层423c上设置直接接触插塞425c以填充直接接触孔422d。
如上所述，由于在由接触孔露出的区域上设置具有不同厚度的硅化物层，可以实现各种类型的晶体管，每个具有最佳性能。具体地，可在第二晶体管418n的第二源区/漏区417n上设置薄硅化物层，以及在第一晶体管418m的第一源区/漏区417m上设置厚硅化物层。因此，可以防止发生具有短沟道长度的第二晶体管(即，短沟道晶体管)418n的第二源区/漏区417n的结中的断裂，以及同时，具有长沟道长度的第一晶体管(即，长沟道晶体管)418m可以具有改进的接触阻抗性能。结果是，通过优化晶体管的每个类型，半导体设备可以具有优异的性能。
在下文中，将参照图2A至2C和3A至3C说明根据本发明的示例性实施例的制造半导体器件的方法。具体地，图2A至2C是说明根据本发明的示例性实施例的制造半导体器件的方法的截面图，以及图3A至3C是说明根据本发明的另一示例性实施例的制造半导体器件的方法的截面图。在图2A至2C中，参考标号W表示第一区域，以及参考标号S表示第二区域。在图3A至3C中，参考数字P1表示第一外围电路区，参考数字P2表示第二外围电路区，以及参考标号C表示单元区。
首先，将参照图2A至2C说明根据本发明的示例性实施例的制造半导体器件的方法。
参照图2A，制备具有第一区域W和第二区域S的半导体衬底200。在半导体衬底200中形成隔离层203以分别在第一区域W和第二区域S中限定第一有源区203a和第二有源区203b。在第一有源区203a中形成第一栅图形211a，并在第二有源区203b中形成第二栅图形211b。第一栅图形211a可包括顺序层叠的第一栅介质层205a、第一栅电极207a、以及第一硬掩模层209a。第二栅图形211b可包括顺序层叠的第二栅介质层205b、第二栅电极207b、以及第二硬掩模层209b。这里，将第二栅电极207b形成为具有小于第一栅电极207a的宽度。在其中忽略了第一硬掩模层209a和第二硬掩模层209b的实施例中，第一栅图形211a可包括顺序层叠的第一栅介质层205a和第一栅电极207a，以及第二栅图形211b可包括顺序层叠的第二栅介质层205b和第二栅电极207b。
下面，使用第一和第二栅图形211a和211b以及隔离层203作为离子注入掩模，将第一杂质离子注入半导体衬底200的第一和第二有源区203a和203b，由此形成LDD区213a和213b。即，在第一有源区203a中形成第一LDD区213a，并在第二有源区203b中形成第二LDD区213b。这里，第一杂质离子可以是N型杂质离子或P型杂质离子。
可形成第一栅隔片215a以覆盖第一栅图形211a的侧壁，并可形成第二栅隔片215b以覆盖第二栅图形211b的侧壁。使用栅图形211a和211b、栅隔片215a和215b以及隔离层203作为离子注入掩模，将第二杂质离子注入第一和第二有源区203a和203b。即，在第一有源区203a中形成第一源区/漏区217a，以及在第二有源区203b中形成第二源区/漏区217b。结果，第一和第二LDD区213a和213b保持在栅隔片215a和215b之下。第二杂质离子可以是N型杂质离子或P型杂质离子。
结果，在第一区域W中形成第一晶体管218a，并在第二区域S中形成第二晶体管218b。第一晶体管218a包括第一源区/漏区217a和第一栅图形211a，该第一栅图形211a包括设置在第一源区/漏区217a之间插入的第一沟道区上的第一栅电极207a。第二晶体管218b包括第二源区/漏区217b和第二栅图形211b，该第二栅图形211b包括设置在第二源区/漏区217b之间插入的第二沟道区上的第二栅电极207b。
同时，可以将第一源区/漏区217a形成为与第二源区/漏区217b不同的结深度。例如，可将第一源区/漏区217a形成为第一结深度D1，以及将第二源区/漏区217b形成为小于第一结深度D1的第二节深度D2。
参照图2B，可在具有第一和第二晶体管218a和218b的半导体衬底200上形成绝缘层219。可以使用相对于栅隔片215a和215b具有蚀刻选择性的材料构成绝缘层219。例如，当栅隔片215a和215b由硅氮化物形成时，可由硅氧化物形成绝缘层219。
构图绝缘层219，由此形成露出第一晶体管218a的第一源区/漏区217a的第一接触孔219a。第一接触孔219a可以从栅电极207a分隔第一距离L1。
接下来，在具有第一接触孔219a的衬底上形成第一金属层。第一金属层可以由镍、钴、钨、钽、钛或其合金形成。随后，执行热处理，由此在第一源区/漏区217a的预设区域中形成具有第一厚度t1的第一硅化物层221a。然后，可以将第一金属层的未反应部分从绝缘层219除去。
参照图2C，构图绝缘层219，由此形成露出第二晶体管218b的第二源区/漏区217b的至少一个的第二接触孔219b。在该情况下，可使用自对准接触技术执行形成第二接触孔219b。结果，由第二接触孔219b露出的第二源区/漏区217b可以与第二栅隔片215b相邻。因此，第二接触孔219b和第二栅电极207b之间的距离可小于第一接触孔219a和第一栅电极207a之间的距离。换句话说，第二接触孔219b和第二栅电极207b之间的第二距离L2可小于第一接触孔219a和第一栅电极207a之间的第一距离L1。
在具有第二接触孔219b的衬底上形成第二金属层。在该情况下，可以形成第二金属层以覆盖第一硅化物层和露出的第二源区/漏区217b。第二金属层可以由镍、钴、钨、钽、钛或其合金形成。随后，执行热处理，由此在第二源区/漏区217b上形成第二硅化物层221b。这里，将第二硅化物层221b形成为与第一硅化物层221a的第一厚度t1不同的第二厚度t2。例如，第二硅化物层221b的第二厚度t2可以小于第一硅化物层221a的第一厚度t1。在该情况下，第一硅化物层221a用作隔板(barrier)层，其抑制覆盖第一硅化物层221a的第二金属层与半导体衬底200的硅原子发生反应。随后，可以将第二金属层的未反应部分从绝缘层219除去。
同时，覆盖第一硅化物层221a的第二金属层可与半导体器件200的硅原子发生反应，并且因此可以进一步减小第一硅化物层221a的厚度t1。或者，覆盖第一硅化物层221a的第二金属层可与第一硅化物层221a发生反应，由此可以减小第一硅化物层221a的厚度。尽管在本实施例中描述了首先形成第一硅化物层221a，然后随后形成第二硅化物层221b，本发明不限制于此。假设先前形成的硅化物层几乎不受形成随后硅化物层的过程的影响，形成具有第二厚度t2的第二硅化物221b的过程可以可选地在形成具有第一厚度t1的第一硅化物221a的过程之前。
可以在第一硅化物层221a上形成第一接触插塞225a以填充第一接触孔219a，以及可以在第二硅化物层221b上形成第二接触插塞225b以填充第二接触孔219b。在该情况下，可以由金属或硅来形成第一和第二接触插塞225a和225b。例如，金属可以是钨，以及硅可以是掺杂的多晶硅。
在第一晶体管218a的第一源区/漏区217a中形成的第一硅化物层221a从与第一晶体管218a的沟道区相邻的第一源区/漏区217a的结部分分开预设距离，使得可以将第一硅化物层221a形成为相对大的厚度。结果，可以增强第一晶体管218a的性能。此外，将在第二晶体管218b的第二源区/漏区217b中形成的第二硅化物层221b形成为小于第一厚度t1的第二厚度t2，使得第二硅化物层221b可以从与第二晶体管218b的沟道区相邻的第二源区/漏区217b的结部分分开预设距离。因此，可以防止第二源区/漏区217b的结中的断裂。
同时，当将第一源区/漏区217a形成为第一结深度D1并将第二源区/漏区217b形成为小于第一结深度D1的第二结深度D2时，可将在具有第一结深度D1的第一源区/漏区217a中形成的第一硅化物层221a形成为第一厚度t1，并可将在具有第二结深度D2的第二源区/漏区217b中形成的第二硅化物层221b形成为小于第一厚度t1的第二厚度t2。结果，可以降低第一和第二源区/漏区217a的接触阻抗，同时防止第二源区/漏区217b的结中的断裂。因此，可以制造晶体管218a和218b，每个具有最佳的性能。
随后，将参照图3A至3C说明根据本发明的另一示例性实施例的制造半导体器件的方法。
参照图3A，制备具有第一外围电路区P1、第二外围电路区P2、和单元区C的半导体衬底400。在半导体衬底400中形成隔离层403，因此分别在第一外围电路区P1、第二外围电路区P2、和单元区C中限定第一有源区403m、第二有源区403n和单元有源区403c。随后，分别在第一有源区403m、第二有源区403n和单元有源区403c中形成第一晶体管418m、第二晶体管418n和单元晶体管418c。
第一晶体管418m可包括第一栅图形411m和第一源区/漏区417m。第二晶体管418n可包括第二栅图形411n和第二源区/漏区417n。单元晶体管418c可包括单元栅图形411c、单元源区417c和单元漏区417d。
第一栅图形411m可包括顺序层叠的第一栅介质层(未示出)、第一栅电极407m、以及第一硬掩模层409m。第二栅图形411n可包括顺序层叠的第二栅介质层(未示出)、第二栅电极407n、以及第二硬掩模层409n。单元栅图形411c可包括顺序层叠的单元栅介质层(未示出)、单元栅电极407c、以及单元硬掩模层409c。可以选择性地忽略形成硬掩模层409m、409n和409c。形成第一栅隔片415m以覆盖第一栅图形411m的侧壁，形成第二栅隔片415n以覆盖第二栅图形411n的侧壁，以及形成单元栅隔片415c以覆盖单元栅图形411c的侧壁。
在具有晶体管418m、418n和418c的衬底上形成第一绝缘层419。可以使用相对于栅隔片415m、415n和415c具有蚀刻选择性的材料构成第一绝缘层419。例如，当栅隔片415m、415n和415c由硅氮化物形成时，可由硅氧化物形成第一绝缘层419。可以使用公知的自对准技术形成掩埋接触焊盘420s和直接接触焊盘420d。穿过第一绝缘层419形成掩埋接触焊盘420s和直接接触焊盘420d，并分别与单元源区417c和单元漏区417b的表面接触。随后，在具有接触焊盘420s和420b的衬底上形成第二绝缘层421。第二绝缘层421和第一绝缘层419构成绝缘层422。
参照图3B，构图绝缘层422，由此形成露出第一晶体管418m的第一源区/漏区417m的第一源/漏接触孔422m。可以将第一源/漏接触孔422m形成为离开栅电极407m预设距离。
同时，可以额外地构图绝缘层422，由此在形成第一源/漏接触孔422m期间形成栅接触孔422g。在该情况下，栅接触孔422g可露出第一栅电极407m的栅接触区。
在具有第一源/漏接触孔422m的衬底上形成第一金属层。第一金属层可以由镍、钴、钨、钽、钛或其合金形成。随后，在具有第一金属层的衬底上执行热处理，由此在第一源/漏接触区中形成具有第一厚度tm的第一硅化物层423m。
同时，当形成第一源/漏接触孔422m的同时形成栅接触孔422g时，可以在第一栅电极407m的栅接触区中形成栅硅化物层423g，同时形成第一硅化物层423m。可以将栅硅化物层423g形成为基本上等于第一厚度tm的第三厚度tg。
参照图3C，构图绝缘层422，由此形成露出第二晶体管418n的第二源区/漏区417n的第二源/漏接触孔422n。可以将第二源/漏接触孔422n形成为离开第二栅电极407n预设距离。即，第二源/漏接触孔422n和第二栅电极407n之间的距离可以小于第一源/漏接触孔422m和第一栅电极407m之间的距离。
同时，可以形成直接接触孔422d，同时形成第二源/漏接触孔422n。直接接触孔422d可以露出直接接触焊盘420d的焊盘接触区。
在具有第二源/漏接触孔422n的衬底上形成第二金属层。第二金属层可以由镍、钴、钨、钽、钛或其合金形成。随后，在具有第二金属层的衬底上执行热处理。由此，在由第二源/漏接触孔422n露出的第二源区/漏区417n上形成第二硅化物层423n。将第二硅化物层423n形成为与第一厚度tm不同的第二厚度tn。例如，第二厚度tn可以小于第一厚度tm。
同时，当在形成第二源/漏接触孔422n的同时形成直接接触孔422d时，可以形成焊盘硅化物层423c，同时形成第二硅化物层423n。可以在由直接接触孔422d露出的直接接触焊盘420d上形成焊盘硅化物层423c。同样，可以将焊盘硅化物层423c形成为基本上等于第二厚度tn的第四厚度tc。
可以在第一硅化物层423m上形成第一接触插塞425m以填充第一源/漏接触孔422m，并在第二硅化物层423n上形成第二接触插塞425n以填充第二源区/漏区接触孔422n。在形成第一和第二接触插塞425m和425n期间，可以在栅硅化物层423g上形成栅接触插塞425g以填充栅接触孔422g，以及在焊盘硅化物层423c上形成直接接触插塞425d以填充直接接触孔422d。可以使用公知的直接接触技术来形成第一和第二接触插塞425m和425n、栅接触插塞425g、以及直接接触插塞425d。即，可以与金属互连同时形成第一和第二接触插塞425m和425n、栅接触插塞425g、以及直接接触插塞425d。
尽管说明了形成第二硅化物层423n在形成第一硅化物层423m之后，本发明不限制于此。假设在先硅化物层大体上不受形成随后的硅化物层的影响，形成第二硅化物层423n的工序可选地在形成第一硅化物层423m的工序之前。同样，说明了焊盘硅化物层423c与第二硅化物层423n同时形成，但是本发明不限制于此。换句话说，可以由额外的工序来形成焊盘硅化物层423c。
接下来，具有第一厚度tm的第一硅化物层423m与第一栅电极407m之间的距离可以大于具有小于第一厚度tm的第二厚度tn的第二硅化物层423n与第二栅电极407n之间的距离。因此，在第一晶体管418m的第一源区/漏区417m中形成的第一硅化物层423m从与第一晶体管418m的沟道区相邻的第一源区/漏区417m的结部分分开预设距离，使得可以将第一硅化物层423m形成为具有大的厚度。结果，第一晶体管418m可以具有改善的性能特征。此外，由于将在第二晶体管418n的第二源区/漏区417n中形成的第二硅化物层423n形成为小于第一厚度tm的第二厚度tn，可以将第二硅化物层423n从与第二晶体管418n的沟道区相邻的第二源区/漏区417n的结部分分开预设距离。因此，可以防止发生第二源区/漏区417n的结部分中的断裂。如上所述，在具有不同特性的区域中形成具有不同厚度的硅化物层，因此实现了具有最佳性能的半导体器件。
如上所述，本发明提供了一种接触结构，其中在不同的接触区域中形成具有不同厚度的硅化物层。通过使用上述接触结构形成半导体器件，可以实现具有高性能接触区域的半导体器件。特别地，在具有不同尺寸的晶体管的半导体器件的情况下，将硅化物层形成为不同的厚度，使得可以防止每个源区/漏区的结中的断裂，并使得可以降低接触阻抗。结果，可以形成具有最佳性能的半导体器件。
在此公开了本发明的示例性实施例，尽管使用了特定术语，它们被使用并仅以通用和描述性的意义解释，而不是为了限制性的目的。因此，本领域普通技术人员将理解，可以有形式和细节的各种变化，而不背离如下面的权利要求所阐述的本发明的精神和范围。
权利要求
1.一种接触结构，包括衬底；衬底上的第一导电区和第二导电区；覆盖第一和第二导电区的绝缘层；穿过绝缘层并分别露出第一和第二导电区的第一接触孔和第二接触孔；由第一接触孔露出的第一导电区上的第一硅化物层，并且该第一硅化物层具有第一厚度；以及由第二接触孔露出的第二导电区上的第二硅化物层，该第二硅化物层具有与第一厚度不同的第二厚度。
2.如权利要求1的接触结构，其中第一和第二导电区分别是第一杂质区和第二杂质区。
3.如权利要求2的接触结构，其中第一厚度大于第二厚度，并且第一杂质区具有比第二杂质区更大的结深度。
4.如权利要求1的接触结构，还包括在第一硅化物层上并填充第一接触孔的第一接触插塞；以及在第二硅化物层上并填充第二接触孔的第二接触插塞。
5.如权利要求4的接触结构，其中每个第一和第二接触插塞是金属插塞或硅插塞。
6.一种半导体器件，包括半导体衬底；半导体衬底上的第一晶体管，并且该第一晶体管包括第一源区/漏区和第一栅电极，该第一栅电极在第一源区/漏区之间插入的第一沟道区上；半导体衬底上的第二晶体管，并且该第二晶体管包括第二源区/漏区和第二栅电极，该第二栅电极在第二源区/漏区之间插入的第二沟道区上；具有第一和第二晶体管的衬底上的绝缘层，；穿过绝缘层的第一接触孔和第二接触孔，第一接触孔露出第一源区/漏区的至少一个，第二接触孔露出第二源区/漏区的至少一个；由第一接触孔露出的第一源区/漏区上的第一硅化物层，并且该第一硅化物层具有第一厚度；以及由第二接触孔露出的第二源区/漏区上的第二硅化物层，并且该第二硅化物层具有不同于第一厚度的第二厚度。
7.如权利要求6的半导体器件，其中第一厚度大于第二厚度，并且第一源区/漏区具有比第二源区/漏区更大的结深度。
8.如权利要求7的半导体器件，其中第一接触孔和第一栅电极之间的距离大于第二接触孔和第二栅电极之间的距离。
9.如权利要求6的半导体器件，其中第一接触孔和第一栅电极之间的距离大于第二接触孔和第二栅电极之间的距离，以及第一厚度大于第二厚度。
10.如权利要求6的半导体器件，还包括在第一硅化物层上并填充第一接触孔的第一接触插塞；以及在第二硅化物层上并填充第二接触孔的第二接触插塞。
11.如权利要求10的半导体器件，其中每个第一和第二接触插塞是金属插塞或硅插塞。
12.一种制造接触结构的方法，包括在半导体衬底上形成第一导电区和第二导电区；在具有第一和第二导电区的衬底上形成绝缘层；构图绝缘层，并形成穿过绝缘层以露出第一导电区的第一接触孔；在由第一接触孔露出的第一导电区上形成具有第一厚度的第一硅化物层；构图绝缘层，并形成穿过绝缘层以露出第二导电区的第二接触孔；以及在由第二接触孔露出的第二导电区上形成具有与第一厚度不同的第二厚度的第二硅化物层。
13.如权利要求12的方法，其中第一和第二导电区分别是第一和第二杂质区。
14.如权利要求13的方法，其中将第一杂质区形成为与第二杂质区不同的结深度。
15.如权利要求14的方法，其中在具有较小结深度的第一和第二杂质区之一上形成具有第一和第二厚度中的较小厚度的第一和第二硅化物层之一。
16.如权利要求12的方法，其中形成第二硅化物层包括在具有第二接触孔的衬底上形成金属层；退火具有金属层的衬底，以选择性地在由第二接触孔露出的第二导电区中形成第二硅化物层，并且同时将未反应的金属层留在绝缘层和第一硅化物层上；以及选择性地除去未反应的金属层。
17.如权利要求12的方法，还包括在第一硅化物层上形成第一接触插塞以填充第一接触孔，以及在第二硅化物层上形成第二接触插塞以填充第二接触孔。
18.如权利要求17的方法，其中第一和第二接触插塞由金属插塞或硅插塞构成。
19.一种制造半导体器件的方法，包括在半导体衬底上形成第一晶体管和第二晶体管，第一晶体管包括第一源区/漏区和第一栅电极，该第一栅电极在第一源区/漏区之间插入的第一沟道区上，第二晶体管包括第二源区/漏区和第二栅电极，该第二栅电极在第二源区/漏区之间插入的第二沟道区上；在具有第一晶体管和第二晶体管的衬底上形成绝缘层；构图绝缘层，并形成穿过绝缘层以露出至少一个第一源区/漏区的第一接触孔；在由第一接触孔露出的第一源区/漏区上形成具有第一厚度的第一硅化物层；构图绝缘层，并形成穿过绝缘层以露出至少一个第二源区/漏区的第二接触孔；以及在由第二接触孔露出的第二源区/漏区上形成具有与第一厚度不同的第二厚度的第二硅化物层。
20.如权利要求19的方法，其中将第一源区/漏区形成为与第二源区/漏区不同的结深度。
21.如权利要求20的方法，其中在具有较小结深度的第一和第二源区/漏区之一上形成具有第一和第二厚度中的较小厚度的第一和第二硅化物层之一。
22.如权利要求19的方法，其中形成第一和第二接触孔，使得第一栅电极和第一接触孔之间的距离不同于第二栅电极和第二接触孔之间的距离。
23.如权利要求22的方法，其中在具有从相应栅电极分开较小距离的接触孔的第一和第二源区/漏区之一上形成具有第一和第二厚度中的较小厚度的第一和第二硅化物层之一。
24.如权利要求19的方法，其中形成第二硅化物层包括在具有第二接触孔的衬底上形成金属层；退火具有金属层的衬底，以选择性地在由第二接触孔露出的第二源区/漏区中形成第二硅化物层，并且同时将未反应的金属层留在绝缘层和第一硅化物层上；以及选择性地除去未反应的金属层。
25.如权利要求19的方法，还包括在第一硅化物层上形成第一接触插塞以填充第一接触孔，以及在第二硅化物层上形成第二接触插塞以填充第二接触孔。
26.如权利要求25的方法，其中第一和第二接触插塞由金属插塞或硅插塞构成。
全文摘要
提供了具有硅化物层的接触结构、使用该接触结构的半导体器件、以及制造该结构和半导体器件的方法。该接触结构包括衬底上的第一导电区和第二导电区。绝缘层覆盖第一和第二导电区。第一接触孔和第二接触孔形成为穿过绝缘层并分别露出第一和第二导电区。具有第一厚度的第一硅化物层在由第一接触孔露出的第一导电区上。具有与第一厚度不同的第二厚度的第二硅化物层在由第二接触孔露出的第二导电区上。
文档编号H01L21/8234GK1933141SQ20061007787
公开日2007年3月21日 申请日期2006年5月10日 优先权日2005年9月13日
发明者朴济民, 金炳鈗 申请人:三星电子株式会社