专利名称：一种设置在电子装置表面的电路连接结构的制作方法
技术领域：
本发明涉及一种电路连接结构，特别是涉及一种设置在电子装置表面的电路连接结构。
背景技术：
图1A是表示一般集成电路芯片(integrated circuit die)10的侧视图。该集成电路芯片10包含一绝缘层PAS(passivation)、多个金属线(metal)层M1-M6、以及一芯片核心电路(core circuit)。该绝缘层PAS是覆盖在金属线层M1之上，用以隔绝金属线层M1-M6与外部线路的传导。每一金属线层M1-M6包含多条金属线，以本图为例，每一金属线层包含六条金属线。而设计者可依据线路设计需求来将任一金属线层M1-M6的任一金属线彼此相互连接，或将任一金属线层M1-M6的任一金属线连接至芯片核心电路Core，藉以进行信号的传递。当然，金属线层的数目也不限定为六层，其层数是依据芯片10的电路设计需求而定。
图1B是表示由图1A的BB’线段方向观察金属线层M1-M6的示意图。由该图可知BB’线段方向上的金属线层M1-M6形成一网状(mesh)结构。而图1C是表示由图1A的AA’线段方向观察绝缘层PAS的示意图。
一般在集成电路芯片10制作完成后，将该芯片10与其它的电子组件共同组装在一个连结结构中来成为电子产品，以达到一特定功能的所有工艺一般称为电子构装。且在电子构装技术中，电源分布(Power Distribution)是设计集成电路芯片10常须考虑到的要点。如图1D所示，一般在进行芯片10的电源分布设计时，为了将外部电路的电源适当引入集成电路芯片10，设计者会在绝缘层PAS的表面设置多个输入输出焊垫(input and output pad)11以作为传输电源或信号之用。须注意，为了清楚说明输入输出焊垫11的结构，因此在该图中是以放大的方式绘示出芯片10部分的输入输出焊垫11a-11d。
而每一输入输出焊垫11a-11d均包含打线焊垫(bond pad)111与输入输出焊垫电路(IO pad circuit)112。其中，这些打线焊垫111电性连接输入输出焊垫电路112。打线焊垫111是作为与外部电路连接的接点。输入输出焊垫电路112为接口电路，且输入输出焊垫电路112是作为芯片核心电路Core与打线焊垫111连接的外部电路进行通讯的接口。当然，该输入输出焊垫电路112可直接与芯片核心电路Core中的内部电路连接，或利用上述任一金属线来与芯片核心电路Core的内部电路连接。因此，每一输入输出焊垫11a-11d均可作为芯片核心电路Core与外部电路连接的桥梁。
图2是表示原缩放比例的集成电路芯片10及其绝缘层PAS表面的焊垫配置的示意图。该芯片10的绝缘层PAS表面设有多个图1D表示的输入输出焊垫11及多个内部焊垫13。其中，内部焊垫13是依据设计来与芯片核心电路Core中的内部电路连接，或利用上述任一金属线来与芯片核心电路Core的内部电路连接。该绝缘层PAS表面的焊垫配置方式为一种多重中心焊垫的配置(Multi-Concentric Pad，MCP)，且是将每一输入输出焊垫11依序排成一线的设置(in-line pad set)方式。当然，绝缘层PAS表面的焊垫配置的方式有很多种，图2中的方式仅为示例。一般在进行集成电路芯片10的电源分布设计时，是利用将焊线12(bond wire)打入打线焊垫111的方式，藉以将基板BO上的外部电源VDD或VSS提供至输入输出焊垫11。之后，再将焊线12同时打入内部焊垫13与另一输入输出焊垫11’的打线焊垫111’。其中，该打线焊垫111与打线焊垫111’相连接。由于内部焊垫13是设置于较靠近芯片10中心点的位置，因此可通过焊线12将外部电源传送至较靠近芯片10的中心。藉此，可以降低外部电源传送至芯片10的电压降(IR drop)，而达到将电源平均分布的功效。
但是，在将焊线12打入内部焊垫13的过程中，时常会因为打线的力量过大而使内部焊垫13下方的电路被破坏，造成整个芯片10无法正常运作、发生无法弥补的结果。因此，此种利用焊线12来进行连接而改变电源分布的方式，实有需要改善之处。
发明内容
针对上述问题，本发明的目的在于提供一种电路连接结构，利用该连接结构来取代焊线打入内部焊垫的连接方式，在不破坏芯片结构的前提下提供良好的电源分布配置效果。
本发明提供了一种设置在电子装置表面的电路连接结构，包括至少一个第一导体、至少一个第二导体以及导电材料。该第一导体是与电子装置的内部电路连接，且第一导体设置在电子装置表面的第一位置。而第一位置与该表面的中心点在第一方向上具有第一距离。第二导体也与电子装置的内部电路连接，且第二导体是设置在电子装置表面的第二位置。而第二位置与该表面的中心点在第二方向上具有第二距离，且该第二距离大于或等于第一距离。导电材料连接第一导体与第二导体。藉此，可形成本发明的电路连接结构。
本发明的电路连接结构是利用原有工艺中的上焊料工艺或上锡膏工艺来将导电材料覆盖至第一、第二导体上，而达到连接两个导体的功效。如此，可在不改变工艺、且不需要打入焊线的情况下，将电子装置表面的导体进行连接，而可避免芯片因焊线打入而被破坏的问题发生、并达到适当配置电源分布的功效。
图1A表示一种集成电路芯片的侧视图。
图1B表示由图1A中BB’线段方向观察金属线层的示意图。
图1C表示由图1A中AA’线段方向观察绝缘层的示意图。
图1D表示集成电路芯片的绝缘层表面输入输出焊垫的放大图。
图2表示原缩放比例的集成电路芯片及其绝缘层PAS表面的焊垫配置的示意图。
图3A-3D是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的一实施例的示意图。
图4A-4C是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图5A、5B是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图6A、6B是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图7是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图8是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图9是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图10是表示集成电路芯片其绝缘层PAS表面的焊垫配置以及本发明电路连接结构的另一实施例的示意图。
图11是表示本发明电路连接结构的另一实施例的示意图。
图12A表示本发明的另一种集成电路芯片的侧视图。
图12B表示本发明的另一种集成电路芯片的侧视图。
图12C表示本发明的另一种集成电路芯片的侧视图。
附图组件表示符号的简单说明
30 芯片11 输入输出焊垫13、13’ 内部焊垫VDD、VSS 电源BO 基板PAS 绝缘层M 导电材料CS 电路连接结构具体实施方式
以下参考附图，详细说明本发明设置在集成电路芯片表面的电路连接结构。须注意，在下列实施例中，本发明的电路连接结构是应用于集成电路芯片中；而在另一实施例中，该电路连接结构也可设置于各种电子装置中，例如印刷电路板(Printed Circuit Board，PCB)。
图3A是表示本发明的一种集成电路芯片30的绝缘层PAS表面的示意图。该集成电路芯片30的外部(在基板BO上)设有至少一个第一电源VDD与至少一个第二电源VSS。根据本发明的电路连接结构利用焊线与上述第一电源或第二电源连接。其中，该第一电源VDD具有一高电压电位，且该第二电源VSS具有接地电位、或一低电压电位。该芯片30的绝缘层PAS表面设有多个输入输出焊垫21及多个内部焊垫13。须注意，由于输入输出焊垫的种类有很多种，且因本发明的设计并不局限于图1D与图2中的输入输出焊垫11，也可利用各种不同构造但功能相近的输入输出焊垫来实施。因此，在该图中是以一般较常见的绘示方式来表示输入输出焊垫21。而同样地，本发明的集成电路芯片30的绝缘层PAS表面的焊垫配置方式也仅为示例，也可依据电路设计的需求而任意调整。另外，为了清楚说明本发明的电路连接结构CS，因此在图3A中仅绘示出两个内部焊垫13与13’，且标示出芯片30的中心点C。当然，本发明的集成电路芯片30的内部焊垫13的数量并无任何限制，设计者可依需求任意调整数量的多寡。由该图中可知，内部焊垫13是沿着第一方向dir1设置，内部焊垫13’是沿着第二方向dir2设置，内部焊垫13与13’且分别距离中心点C第一距离d1与第二距离d2。其中，第二距离d2大于或等于第一距离d1；而若依设计需求，d1的大小也可等于0。且第一方向dir1与第二方向dir2的方位角可为任意角度，例如0-360度之间的任一角度。但须注意，在本实施例中第一方向dir1的方位角不等于第二方向dir2的方位角。
接着，参考图3B来说明本发明的电路连接结构CS。由该图可知，该电路连接结构CS包含内部焊垫13、13’与导电材料M。其中该导电材料M可为银胶、锡膏、导电薄膜、例如零欧姆电阻的无源组件(Passive component)、其它可导电的物质等任一种或其组合。在进行芯片30的电源分布设计而需要将内部焊垫13与13’连接时，设计者可利用原有工艺中用于固晶(dieattach)所用的点银胶机台，或用封装基板上无源组件的焊料印刷(Substrate solder pasteprinting)工艺来将导电材料M覆盖至该内部焊垫13与13’上，而达到连接两个焊垫13与13’的功效。利用上述点银胶、或上锡膏工艺形成导电材料M后，由于导电材料M是成为一层状(layer)物体，且导电材料M可为各种形状，如矩形、圆形、或环形(ring)等，因此该导电材料M即可作为焊垫使用；另一种说法，即该导电材料M本身形成了焊垫。如图3C所示，设计者可将一焊线12同时打入导电材料M与输入输出焊垫21，并通过另一焊线12的连接来引入电源VDD或VSS。如此，即可将外部电源VDD或VSS同时分配到两个内部焊垫13、13’、并将电源VDD、VSS引至较靠近芯片30中心点C的位置。且由于焊线12是打入导电材料M上，而该导电材料M并不直接与芯片30的电路连接，因此不会因为焊线12打入的力量过大而破坏芯片30的内部电路，而仍可达到电源的分布效果，同时避免芯片30的内部电路被破坏的状况发生。另外，如3D图所示，设计者也可在点银胶或上锡膏工艺中，直接将导电材料M同时覆盖在内部焊垫13、13’，以及输入输出焊垫21上，藉以将三者连接。而节省将焊线12打入导电材料M与输入输出焊垫21的时间，以及节省了焊线12的成本。
图4A是表示本发明的另一种集成电路芯片40的绝缘层PAS表面的示意图。该集成电路芯片40的绝缘层PAS表面上的焊垫配置结构与集成电路芯片30大致相同，差异为两个内部焊垫13、13’均沿着同一方向dir1＝dir2设置，即第一方向dir1的方位角等于第二方向dir2的方位角。因此，内部焊垫13与13’分别距离中心点C的第一距离d1与第二距离d2，必须设定为第二距离d2大于第一距离d1。当然，方向dir1＝dir2的方位角可为任意角度，例如0-360度之间的任一角度。
而图4B、4C绘示的技术与图3C，3D相同，在进行芯片40的电源分布设计而需要将内部焊垫13与13’连接时，设计者可利用原有工艺中的点银胶、或上锡膏工艺来将导电材料M覆盖至该内部焊垫13与13’上、或者还同时连接输入输出焊垫21，而达到连接两个内部焊垫13与13’，或连接三个焊垫13、13’、21的功效。由此可知，通过形成电路连接结构CS的方式，可避免因为将焊线12打入内部焊垫13与13’、而破坏芯片40内部电路的问题发生。
另外，如图5A所示，若集成电路芯片50上包含了多个内部焊垫13，且根据电路设计需求必须将内部焊垫13分成四个区域A、B、C、D，并且必须将每个区域内的每一焊垫13相互连接。此时若采用现有技术的打入焊线12方式来处理，将因为焊线12的打入而发生严重破坏芯片50内部电路结构的问题。但若采用本发明的电路连接结构CS来处理，则可在不增加工艺的程序与成本的情况下，达到连接每一区域A、B、C、D中的每一内部焊垫13的功效，如图5B所示。
再者，利用本发明的电路连接结构CS的概念进行电源分布设计，也可不需要在芯片绝缘层PAS表面设计任何内部焊垫13，可直接利用金属线与导电材料M的连接而形成电路连接结构CS。如图6A所示，由集成电路芯片60绝缘层PAS中的虚线区块T透视进去，则可观察到形成网状结构的金属线层。假设设计者需要将电源VDD或VSS引入区域a1、a2、以及a3中，则只须去除在该三区域a1、a2、a3上的绝缘层PAS，并在点银胶、或上锡膏工艺中将导电材料M由区域a1、a2覆盖至区域a3，如图6B所示。如此即可达到将电源平均分布在区域a1、a2与a3、以及将电源VDD、VSS引入芯片60中心的效果。
图7是表示将一无源组件(零欧姆电阻R)作为导电材料M来连接两个内部焊垫13、13’的示意图。该零欧姆电阻R是通过封装基板上无源组件的焊料印刷工艺的处理来连接内部焊垫13、13’，而形成本发明的电路连接结构CS。
图8是表示本发明集成电路芯片80的绝缘层PAS表面的示意图。由该图可知，多个内部焊垫13是设置于距离中心点C较远的位置、且大约围成一矩形；而有四个内部焊垫13’设置在较靠近中心点C的位置。在电源分布的设计上，是设计为利用外围的内部焊垫13与电源VDD、VSS连接。再利用点银胶、或上焊料工艺将导电材料M覆盖至每一内部焊垫13、13’，而形成电路连接结构CS。最后，完成将电源VDD、VSS引至每一内部焊垫13、13’的功效。由于整个电路连接结构CS的面积非常大，导致电流通路的电阻变得非常小，因此可以解决电源传输时的电压降(IR drop)不均的问题。电路连接结构CS也可作为散热片，因为电路连接结构CS的面积大，即增加了散热面积，而可达到帮助芯片70快速散热、有效处理热点(hot spot)问题的功效。
图9是表示本发明集成电路芯片90的绝缘层PAS表面的示意图。由该图可知，多个内部焊垫13被分设在四个区域。且为区分之后用来连接电源VDD与VSS的不同焊垫13，在图中是以黑色表示的内部焊垫13来连接电源VDD；而图中不是以黑色表示的内埠焊垫13则是用来连接电源VSS。同样地，利用点银胶或上焊料工艺将导电材料M分别覆盖至图中每一区域的每一内部焊垫13，而形成四组电路连接结构CS。当然，这种设计，也会因为连接结构CS面积大，而解决电压降不均的问题、并达到帮助芯片90快速散热、有效处理热点问题的功效。
图10是表示本发明集成电路芯片100的绝缘层PAS表面的示意图。由该图可知，多个内部焊垫13被分设在四个区域。且也设计为如图中以黑色表示的内部焊垫13来连接电源VDD；而如图中不是以黑色表示的内埠焊垫13则是用来连接电源VSS。同样地，利用点银胶或上焊料工艺将导电材料M分别覆盖至图中的每一内部焊垫13，并且在同一区域的已覆盖上导电材料M的内部焊垫13上形成导电物质CL，以分别形成四组电路连接结构CS。其中，导电物质CL可为一层镀至导电材料M上的薄膜；当然，导电物质CL本身也可为一个导电金属片，然后被固着连接至导电材料M上；或是，导电物质CL也可为芯片表面上的导电物质，故可直接倒置芯片，将芯片表面具有导电物质的那一面直接压着至导电材料M上，而确切形成电路连接结构CS。而导电物质CL的材质，可为如铝、铜或其它具有导电性的物质等。而依此方式的设计，也会因为连接结构CS面积大，而解决电压降不均的问题，并达到帮助芯片100快速散热、有效处理热点问题的功效。
图11是表示将集成电路芯片110经过电子构装后完成的成品的示意图。如该图所示，利用本发明电路连接结构CS的方式处理后，在芯片110表面上具有至少一电路连接结构CS。且在封装工艺中，可根据设计的需求将电路连接结构CS中的导电材料M或焊垫或金属线或镀上的导电物质CL来与散热片TE(TEBGA)连接，而直接引入基板BO上的电源VDD或VSS。依此方式，可省去所有焊线12的材料，直接将外部电源引入芯片110的较靠近中心点的位置，而以更低的成本达到电源分布的适当配置效果。并且利用电路连接结构CS中的任一组件与散热片连接，更可通过电路连接结构CS与散热片TE的传导直接将芯片110运作时发出的热量释放掉。
须注意，图12A所示，通过本发明导电材料M来设计线路，所有的内部焊垫的形式可为仅有一层金属线层M1。另外，芯片120也可依需求而设计，通过导电材料M连接金属线层M1中的金属线V1，而未与金属线V2连接；且当金属线V1的电位与金属线V2的电位不同时，如分别为电源或接地，由于导电材料M与金属线V2之间有绝缘层PAS，如区域B所示，因此，可构成具有去耦合电容(decuple capacitor)功能的结构，进而增加本发明的附加功效。另如图12B所示，若将导电材料M连接至两侧的金属线V1但不与三个金属线V2连接，则可通过导电材料M、绝缘层PAS以及三个金属线V2来形成电容量较大的去耦合电容功能的结构。再者，如图12C所示，也可通过原本就形成于绝缘层PAS上的电路连接结构CS来与绝缘层PAS、金属线V2形成去耦合电容功能的结构。
当然，也因为可在本发明的每一芯片上形成电路连接结构CS，所以若芯片上设有金属，则此芯片便可通过电路连接结构CS的传导，而达到防止静电放电(Electrostatic Discharge，ESD)或电磁兼容性(ElectromagnetCompatibility，EMC)问题发生的功效。
请注意，由上述的实施例可以知道，电路连接结构CS即为发明内容中所描述的电路连接结构；而内部焊垫13与13’、输入输出焊垫21、金属线V1、V2、导电物质CL(铝或铜)均可作为发明内容中所描述的第一导体或第二导体。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。
权利要求
1.一种设置在电子装置表面的电路连接结构，其特征在于，包括至少一个第一导体，与所述电子装置的内部电路连接，且所述第一导体设置在该电子装置表面的第一位置，该第一位置与该表面的中心点在第一方向上具有第一距离；至少一个第二导体，与所述电子装置的内部电路连接，且该第二导体设置在该电子装置表面的第二位置，该第二位置与该表面的中心点在第二方向上具有第二距离，且该第二距离大于或等于所述第一距离；以及导电材料，用以连接所述第一导体与所述第二导体。
2.根据权利要求1所述的电路连接结构，其特征在于，所述导电材料、所述第一导体以及所述第二导体的连接是在点银胶或上锡膏工艺中完成。
3.根据权利要求1所述的电路连接结构，其特征在于，所述电子装置的外部设有至少一个第一电源与至少一个第二电源，且该电路连接结构利用焊线来与所述第一电源或所述第二电源连接，且该第一电源具有高电压电位，该第二电源具有接地电位或一低电压电位。
4.根据权利要求1所述的电路连接结构，其特征在于，所述电子装置的外部设有至少一个第一电源与至少一个第二电源，且该电路连接结构利用散热片来与所述第一电源或所述第二电源连接，且该第一电源具有高电压电位，该第二电源具有接地电位或一低电压电位。
5.根据权利要求1所述的电路连接结构，其特征在于，所述导电材料为银胶、锡膏导电薄膜、无源组件中任一种或其组合。
6.根据权利要求5所述的电路连接结构，其特征在于，所述无源组件为零欧姆电阻。
7.根据权利要求1所述的电路连接结构，其特征在于，所述第一导体为内部焊垫、输入输出焊垫或所述电子装置中的金属线。
8.根据权利要求7所述的电路连接结构，其特征在于，所述第二导体为内部焊垫、输入输出焊垫、所述电子装置中的另一金属线或铝导体。
9.根据权利要求1所述的电路连接结构，其特征在于，所述电子装置为集成电路芯片。
10.根据权利要求1所述的电路连接结构，其特征在于，所述第一方向的方位角等于所述第二方向的方位角时，所述第二距离大于所述第一距离。
11.根据权利要求1所述的电路连接结构，其特征在于，所述第一方向的方位角不等于所述第二方向的方位角时，所述第二距离大于或等于所述第一距离。
全文摘要
本发明提供一种设置在电子装置表面的电路连接结构，该电路连接结构包括至少一个第一导体、至少一个第二导体以及连接这些第一、第二导体的导电材料。如此，可在不改变工艺、且不需要打入焊线的情况下，将电子装置表面的导体进行连接，而可避免芯片因焊线打入而被破坏的问题发生，并达到适当配置电源分布的功效。
文档编号H01R12/00GK101075567SQ200610080289
公开日2007年11月21日 申请日期2006年5月16日 优先权日2006年5月16日
发明者赵梓翔, 吴忠儒 申请人:矽统科技股份有限公司