互连中的气隙的横向分布控制的制作方法

专利名称：互连中的气隙的横向分布控制的制作方法
技术领域：
本发明涉及集成电路的制造，特别涉及一种用于控制金属互连中的气腔的横向分布的方法。
背景技术：
诸如IC(集成电路)的半导体器件具有集成制造在单个半导体材料本体上的电子电路元件，例如晶体管、二极管以及电阻。半导体材料和工艺技术的进步使得IC电路元件的整体尺寸降低，同时单个本体上的元件数量增加。对于IC性能的改进和成本降低来说，非常期望IC电路元件进一步小型化。
通常，超大规模集成(VLSI)半导体芯片或特大规模集成(ULSI)半导体芯片中的器件互连会受到包含金属布线图层的多层互连结构的影响。给定层内的布线结构被层内(intralevel)的电介质分开，其中层内电介质构成了电子电路元件之间的水平连接，同时，各个独立的布线层被层间(interlevel)介电层彼此分开。导电通孔形成于层间电介质中，以便在布线轨迹之间提供层间连接并形成电子电路元件之间的垂直连接，从而实现分层连接。
由于这些互连结构的材料和布图对信号传播延迟和性能(例如，时间延迟、串扰)的影响，因此它们会充分影响芯片的速度，进而影响IC性能。信号传播延迟是由RC时间常数(‘R’是芯片内布线的电阻，‘C’是多层互连层叠结构(interconnection stack)中的信号线和周围导体之间的有效电容)造成的。通过降低布线材料的阻抗以及通过采用具有较低介电常数k的层间电介质和层内电介质(ILD)，可以降低RC时间常数。
特别地，为了进一步降低IC上的器件尺寸，有必要采用具有较低电阻率的导电材料以及采用具有较低介电常数(小于4.0的介电常数k)的绝缘体，以降低相邻金属线之间的电容耦合。对于RC较低的互连结构来说，典型的金属/电介质组合是具有诸如二氧化硅(SiO2，介电常数约为4.0)的电介质的铜(Cu)。
已开发了用于制造具有含铜材料的互连的方法，其中含铜的互连结构通常采用“大马士革”工艺来制造。在典型的大马士革工艺中，插入介电层中的金属图形通过以下步骤来形成，即在层间电介质或层内电介质中蚀刻孔(用作通孔)或沟槽(用于布线)；可选地，可以通过一个或多个粘附势垒层或扩散势垒层来形成孔或沟槽的衬层；采用金属布线材料(例如，铜)来填充孔或沟槽，以及通过平面化工艺(例如，化学机械抛光(CMP))来去除过填充的金属，使得金属与电介质的上表面平齐。通常重复进行上述工艺步骤，直到制造了期望数量的布线和通孔层为止。
可以通过公知为“双大马士革”的工艺变型来基本上简化采用“大马士革”工艺的互连结构的制造，其中，在相同的沉积步骤中，将用于布线层和其下面通孔层的已构图的腔内填充金属。双大马士革工艺将金属抛光步骤的数量减少了两倍，节省了基本成本。双大马士革简化包括形成沟槽和下面的通孔。
另外，除了采用铜之外，非常需要采用低k介电材料，因为其降低了互连之间的电容，并提高了IC的开关速度。当采用大马士革或双大马士革技术来形成垂直互连和水平互连时，沉积一种或多种低k介电材料并蚀刻图形以形成垂直互连(例如，通孔)和水平互连(例如，连线)。
在后端(BEOL)工艺中，重要的改变包括以超低k值的电介质代替了低k值的电介质，例如气隙，因为气隙具有比任何材料都低的k值(k值约为1.0)。
因而，为了满足将来与时间延迟、串扰以及功率耗散有关的互连集成的要求，并克服封装缺陷，已经广泛采用气隙作为超低k的内部金属电介质。因此，可以在互连层叠结构中限定出必须引入气隙的具体区域。如图1所示，形成于硅衬底12上的互连层叠结构10可以包括必须引入气腔的高性能区域14和不需要引入气腔的用于封装的区域16a和16b。
通常，如图2A-2D所示，集成方案采用沉积在金属线层20上的牺牲材料(例如，诸如SiO2的无掺杂硅酸盐玻璃或USG)18，多孔渗水材料22(例如，来自陶氏化学公司(Dow Chemical)的介电树脂膜SiLKTM聚合物)以及去除牺牲层的技术，例如，采用从SiLKTM扩散到USG材料(SiLKTM由于是永久可渗透材料，因而可以保持不被工艺所改变)的稀薄气态或湿式液态HF(氟化氢)腐蚀剂24。去除牺牲材料18则会形成气腔32。
此外，除了引入多孔渗水的绝缘材料22(例如，SiLKTM)和致密(dense)的电介质18(例如，USG)来作为提供机械稳定性并生成介于铜金属线中间的气腔(气隙)的材料的示例，建议在层叠结构10的顶部形成硬掩模26，以精确地限定出必须引入气隙的层叠结构的区域14。
但是，在SiLKTM的体积中(如箭头28所示)或在SiLKTM/USG的交界面处，当HF 24在多孔渗水材料22中在层叠结构的横向尺寸上呈现快速扩散时(图2B)，采用这种较长时间HF浸泡的传统方法将更加难于控制层叠结构10内的气腔32的横向分布。因而，在图2C-2D中示出了严重的后果所述气腔横向延伸而超出了被限定的区域14(图2C)，并且甚至会取代全部牺牲层18(图2D)。
因此，需要开发一种新的改进的方法，其中，可以针对上述问题在互连中形成气隙。

发明内容
因此，本发明的目的在于提供一种解决上述问题的方案。
简而言之，本发明的一个目的在于提供一种制造集成电路的方法，其包括生成具有至少一个互连层的集成电路互连层叠结构，互连层包括牺牲材料和允许去除剂(removal agent)扩散的渗透性材料；在互连层叠结构的表面限定出专门用于气腔引入的部分，所述限定部分小于衬底的表面；围绕限定部分限定出至少一个沟槽区域，并且在沟槽区域中，在互连层叠结构内形成至少一个沟槽；沉积硬掩模层以覆盖沟槽；以及利用用于去除牺牲材料的去除剂，在衬底表面的限定部分下方，形成至少一个气腔，其中渗透性材料不受去除剂的影响。
因此，利用本方法，在所述互连层叠结构内精确定位气腔的同时，在横向上控制了去除技术和扩散(例如，HF)。
因此，可以防止HF穿过聚合物材料扩散到不需要气腔的区域，从而同时达到了封装和信号传播性能的要求。该方法可以用于采用混合层叠结构(例如，具有SiLKTM和UGC的混合层叠结构)建立的互连层叠结构10和由单一的致密材料(例如，USG)形成的互连层叠结构。
特别地，在从属权利要求中进一步描述了所述方法的其他特征。本发明的实施方案中还可以包括以下特征中的一个或多个特征。
一方面，所述方法还包括由下列步骤替换所述限定部分限定出至少一个沟槽区域的步骤和沉积硬掩模层以覆盖沟槽的步骤在互连层叠结构表面上方形成附加的可渗透层，随后沉积用于光刻过程的硬掩模层和抗蚀刻层；利用适合暴露出未引入气腔的至少一个区域的掩模，蚀刻可渗透层和硬掩模层；以及执行第二光刻步骤，以在集成电路互连层叠结构的衬底表面上限定出用于引入气腔的部分。
另一方面，所述方法还包括通过沉积第二硬掩模层而使沟槽变厚。所述方法还包括在形成气腔的步骤之前，在互连层叠结构内形成附加的导电线和通孔。
另一方面，所述方法还包括控制去除剂穿过牺牲材料在互连层叠结构内的横向扩散。
所述形成至少一个沟槽的步骤可被执行为使沟槽的深度未延伸到互连层叠结构的底部表面。
此外，所述方法还包括在限定部分下方形成至少一个气腔的步骤之后，形成上部金属层。另外，形成所述上部金属层的步骤包括利用化学汽相淀积工艺或旋压沉积工艺，沉积上部介电层。
另一个特征在于，所述方法还包括集成允许去除剂扩散的可渗透层，以作为上部金属层中的绝缘层。在形成气腔的步骤之后，可通过互连层叠结构的下部金属线和与硬掩模层相结合的上部金属层，来使可渗透层严格地保持稳固。
根据本发明的另一个方面，一种集成电路包括具有至少一个互连层的集成电路互连层叠结构，所述互连层包括牺牲材料和渗透性材料；位于互连层叠结构的表面的专门用于气腔引入的限定部分，限定部分小于衬底的表面；一个沟槽区域，其围绕限定部分，并且对应于在互连层叠结构内形成的至少一个沟槽；覆盖沟槽的硬掩模层；以及至少一个气腔，其中利用用于去除牺牲材料的去除剂，在表面的限定部分下方形成气腔，渗透性材料不受去除剂的影响。
特别地，在从属权利要求中进一步描述了所述集成电路的其他特征，本发明的实施方案中还可以包括以下特征中的一个或多个特征。互连层叠结构还可以包括多个导电线和通孔。作为另一特征，所述IC可以包括允许去除剂扩散的可渗透层，以作为上部金属层中的绝缘层。作为又一特征，所述IC还可以包括严格定位的可渗透层，其由互连层叠结构的下部金属线和与硬掩模层相结合的上部金属层来保持稳固。
本发明的实施方案具有下列优点中的一个或多个优点。
所述方法防止不受控制的HF或化学扩散通过聚合物材料或聚合物层而到达不需要气腔的区域。此外，所述方法同时优化了IC封装和信号传播性能的要求。
另一个优点在于，本发明的方法和IC便于下一个上部金属层的集成。此外，所述方法实现了在上部金属层的永久多孔渗水层的机械稳定性，从而防止了所述互连层叠结构离开或下垂到气腔内。
参照以下说明书、附图以及权利要求中所描述的实施方案，本发明的这些和其他方面将变得更加显而易见。


图1示出了需要引入气腔的半导体IC互连结构的剖视图；图2A-2D示出了半导体IC互连结构的剖视图，其中引入了硬掩模来限定如图1所示的引入气腔的区域；图3A-3E是图解说明根据本发明的实施方案的方法的几个步骤的半导体互连结构的示意性剖视图；
图4A-4E是图解说明根据本发明的实施方案的另一方法的几个步骤的半导体互连结构的示意性剖视图；图5A-5E是图解说明根据本发明的实施方案的又一方法的几个步骤的半导体互连结构的示意性剖视图；图6A-6G是图解说明根据本发明的实施方案的第一实现方案的几个步骤的半导体互连结构的示意性剖视图；以及图7A-7H是图解说明根据本发明的实施方案的第二实现方案的几个步骤的半导体互连结构的示意性剖视图。
具体实施例方式
在此讨论的图3A-7H和用于描述本发明的原理的各种实施方案仅是示例性的，而不应当以任何方式将其解释成对本发明范围的限制。本领域的技术人员将会理解，本发明的原理可以在任何适当设置的图像处理系统中实现。
为了清晰起见，在这些图中，各种电路部分的尺寸并未按比例绘制。这些图全部为半导体器件的剖视图，所述半导体器件包含附着于半导体衬底的近平面表面的各种材料。所述剖视图位于垂直于衬底12表面的平面内。图中，相同的附图标记对应相同的元件。衬底被放置在每幅图的下部。
此外，下面将不会详细解释采用本领域技术人员公知的方法执行的基本工艺步骤，而仅以描述本发明的特征的方式，给出与这些基本步骤的组合有关的信息。
图3A-3E是用于在集成层叠结构10内形成沟槽34的一系列集成示意图，其图解说明了本发明利用SiC(碳化硅)的特性来预防HF的扩散、以防止在互连层叠结构10的特定区域形成气腔的原理。特别地，集成层叠结构10覆盖有SiC衬或层26形式的硬掩模，以便将必须引入气腔的密集的金属区与剩余的层叠结构隔离。
在图3A中，互连层叠结构10被示出在半导体衬底12上方，以本领域技术人员所公知的方式，例如，采用大马士革技术形成了诸如SiLK的永久材料层22、牺牲材料层USG 18以及由铜制成的金属元件层20。
形成气隙的工序始于光刻步骤，所述光刻步骤在SiC层26中限定出用于形成沟槽34的开放区域35，其中沟槽34围绕将引入气腔的区域(图3A)。然后，形成沟槽34并沉积SiC衬层26以覆盖沟槽34的边缘34a和底部34b(图3B)。同时，在全部表面上覆盖有SiC衬层26。这便是引入附加的光刻步骤和较大的开口区域14的主要原因(图3B)。
如图3C-3D所示，在衬底12的上部层叠结构10的上表面15的气腔限定区域14中，HF 24将能够到达并越过牺牲USG 18顶层，以及扩散穿过不同的永久聚合物层(例如SiLKTM层22)并相继去除USG层18。
因此，覆盖有SiC层26的较深的沟槽34(图3D)形成在多个气腔32的侧面。
现在参照图3D1-3D3，为了优化覆盖在沟槽34上的SiC的机械稳定性，实施了优化集成方案。在图3D1和3D2中，沉积了较厚的SiC层37以填充沟槽34，同时在非共形CVD(化学汽相淀积)特性的情况下，在沟槽34内部会潜在地引入气隙38。在图3D3中，引入了附加的导电线和通孔31，以便在HF腐蚀期间机械地稳定SiC层26和SiLKTM聚合物层22。
最后，在图3E中示出了例如采用电介质材料的旋压(spin-on)沉积工艺(与CVD过程相反)的下一个互连金属层21的集成。
此外，进一步的优化涉及使沟槽34的深度最小。换句话说，当沟槽34穿过整个互连层叠结构10从而完全环绕需要气腔32的密集的互连区域时，从互连层叠结构10的密集区域(具有气腔32)到其他区域的信号传播仅可能通过这些金属层之上的导电路径(参见图3E中的箭头23)来实现。因此，使沟槽34的深度最小同时防止HF 24快速扩散是有利的。
现在参照图4A-4E，出于示意的目的，仅采用一种牺牲材料USG18来形成互连层叠结构10。在先前描述的集成序列之后，在互连层叠结构的表面15上，沉积并蚀刻SiC硬衬层26，其中蚀刻是利用通过光刻技术在衬层26上形成的适当的掩模来实现的，从而限定出较大的区域14(图4A)。接着，如图4B-4C所示，再次利用光刻和蚀刻步骤来形成覆盖有SiC的深沟槽34。但是，与图3D所示出的集成方案不同，覆盖有SiC的沟槽34的纵向长度并未达到互连层叠结构10的底部表面34b(图4D-4E)。事实上，由于HF在USG层18中的各向同性扩散，因而气腔的横向控制是均匀而连续的，如箭头24a所示。
可以执行的另一项优化是实现下一个上部金属层的集成，即，在非共形CVD沉积过程之前，控制并实现沟槽34的适当的深宽比，以便气腔32接近层叠结构10内的相同的高度，从而避免例如通孔和金属线未对准(misalignment)等诸多集成问题。这样意味着需要在上部金属层采用严格的互连集成设计标准(例如，金属线宽度)。此外，作为采用CVD工艺的一种替换方案，也可以采用介电层的旋压沉积。在采用旋压沉积的情况下，由于所述层叠结构内未保留介电层(例如，SiLKTM)，因此旋压沉积材料部分地填充所述气腔。
现在参照图5A-5E，用于实现气腔形成控制以及实现上部金属层形成的优化方案为，在上部金属层集成允许HF扩散的、作为绝缘层的永久层(例如，SiLKTM)。
首先，执行光刻步骤以限定出沟槽区域35(图5A)。然后，执行蚀刻步骤(例如，干法刻蚀)(图5B)以暴露出沟槽34。接着，互连层叠结构10进一步覆盖有在SiLKTM层22内部延伸的SiC(图5C的层26)。执行附加的光刻步骤以对SiC层26构图，从而限定出SiC层26的最终较大的开口区域14(图5D)。这样，允许HF 24腐蚀所限定的区域14下方的、整个互连层叠结构10内的USG层18。从而形成气腔32。
此外，由于与SiLKTM层22的不同的交界面会在随后的HF处理期间受到腐蚀，为了机械地稳定上部金属层层叠结构的SiLKTM层22(如图5E所示)，并防止开口区域14中的SiLKTM层22在层叠结构10或气腔32内下垂，因此结合双大马士革集成方案，SiLKTM材料可以集成于线路层和金属层。
参照图6A-6G，最初的光刻和蚀刻步骤与以上在图5A-5D中所描述的类似。将图5E中所示的SiLKTM层22的机械结构与图6E中所示的SiLKTM层22的机械结构进行对比，可以看出，在图6D中进行的HF 24的扩散在横向上受到控制，并且SiLKTM层22在互连层叠结构的表面15处安全严格地保持在原位。这样便防止了层22下垂(如图6E中的箭头36所示)到气腔32中。举例来说，在SiLKTM层22周围形成的剩余的SiC层26可以防止SiLKTM层22离开(参见由圆圈表示的区域40)，并且SiLKTM层22位于下部金属层的金属线上(参见由圆圈表示的区域41)。此外，如前所述，还可以提供金属线和通孔，以稳定所述层叠结构内的SiLKTM层22并防止其向气腔32内下垂。此外，在铜金属集成方案中实现的双大马士革集成方案还可以防止SiLKTM层22离开(参见由圆圈表示的区域42)。
可选地，参照图6F，通过在蚀刻过程中采用更复杂的第二掩模，可以增加SiC帽50。这样，可以实现上层金属铜线的钝化以及气腔引入的横向控制。
最后，图6G示出了最后的互连层叠结构10，其中在气腔32形成之后，形成了上部金属层21。如前所述，形成上部金属层21可以包括利用CVD工艺或旋压沉积工艺来沉积上部介电层。
图7A-7H描述了用于控制互连层叠结构中的气腔的横向分布的方法的另一实施方案。在该方法中，将SiC层26与SiLKTM聚合物层22相结合，以对互连层叠结构中的气腔的形成定位，其中仅利用致密的牺牲材料(例如，USG 18)形成所述互连层叠结构，即纯USG互连层叠结构。
在互连层叠结构10的构建过程中，所采用的原理在于，通过两步光刻步骤、较大的开口区域以及金属线和通孔，将聚合物SiLKTM允许HF 24扩散的特性和硬SiC层阻止HF 24扩散的特性加以结合。首先，利用旋压技术，在互连层叠结构10上沉积薄SiLKTM层22(图7A)。然后，相继形成SiC衬层26和用于光刻的抗蚀区域27。特别地，采用了具有较大的开口区域的第一专用掩模，并且主要在不需要气腔的区域(区域16a和16b)上对SiC层26和SiLKTM层22进行蚀刻(图7B)。
在图7C中，执行第二光刻步骤以限定出区域14，在区域14中，HF 24穿过SiLKTM层22而腐蚀层叠结构10中的USG层18(图7D)。在HF 24腐蚀之后，在产生气腔32区域的整个互连层叠结构10内，USG层18被去除(图7E)。由于在SiLKTM层22顶部使用了SiC衬层26，因而防止了SiLKTM层22下垂或离开(参见由圆圈表示的区域43)。此外，通过采用金属线和通孔31可以进一步防止SiLKTM层22下垂(图7F)。
可选地，可以在光刻和蚀刻过程中，通过采用更加复杂的第二掩模而使得SiC层26连续，通过保持SiC层26在SiLKTM层22上方连续(图7G)而进一步防止SiLKTM层22离开(1ift off)。
最后，图7H示出了第二实施方案的最终的互连层叠结构10，其上形成有上部金属层21。
采用该方法，气腔32可以精确地定位于层叠结构10内，并且通过CVD或旋压技术，利用下一个介电层的沉积，可以容易地实现上部金属层21。此外，该方法允许在全部金属层上实现从较低密度区(具有气隙)到较高密度区(不具有气隙)的信号传播(参见图3E中的箭头33)。
总的来说，HF化学是一项用于去除互连层叠结构中的牺牲材料的技术。但是，在其他的实施方案中，根据层叠结构中的牺牲材料的成份，也可以采用不同的化学处理，例如，蒸汽处理、气体处理、湿处理、作为溶剂或药剂的超临界CO2以及类似的处理方式。
尽管在此示出并描述了目前认为是本发明的优选实施方案的内容，但是本领域的普通技术人员将会理解，在不背离本发明真实范围的情况下，可以进行各种其他的修改和等价替换。
此外，可以不背离本文所描述的核心发明构思的情况下，进行多种修改以使特殊形式适合本发明的教导。此外，本发明的实施方案可以不包括上述的全部特征。因此，本发明并不局限于所公开的特殊实施方案，而是包括落入所附权利要求的范围内的全部实施方案。
权利要求
1.一种制造集成电路的方法，包括-生成具有至少一个互连层的集成电路互连层叠结构(10)，所述互连层包括牺牲材料(18)和允许去除剂扩散的渗透性材料(22)；-在所述互连层叠结构的表面(15)限定出专门用于气腔引入的部分(14)，所述限定部分(14)小于所述表面；-围绕所述衬底表面的限定部分，限定出至少一个沟槽区域，并且在所述沟槽区域中，在所述互连层叠结构内形成至少一个沟槽(34)；-沉积硬掩模层(26)以覆盖所述沟槽；以及-利用用于去除所述牺牲材料的去除剂(24)，在所述衬底表面的限定部分下方，形成至少一个气腔(32)，其中所述渗透性材料不受所述去除剂的影响。
2.如权利要求1所述的方法，其中，围绕所述限定部分限定出至少一个沟槽区域的步骤，和沉积所述硬掩模层以覆盖所述沟槽的步骤由以下步骤代替-在所述互连层叠结构表面上方形成附加的可渗透层，随后沉积用于光刻过程的硬掩模层(26)和抗蚀刻层；-利用适合暴露出未引入气腔的至少一个区域(16a、16b)的掩模，蚀刻所述可渗透层和所述硬掩模层；以及-执行第二光刻步骤，以在集成电路互连层叠结构的衬底表面上限定出用于引入气腔的部分。
3.如权利要求1所述的方法，进一步包括通过沉积第二硬掩模层而使所述沟槽变厚。
4.如权利要求2所述的方法，其中所述沉积硬掩模层的步骤采用化学汽相淀积技术实现。
5.如前述权利要求中的任意一项所述的方法，进一步包括在形成所述气腔的步骤之前，在所述互连层叠结构内形成多个导电线和通孔(31)。
6.如前述权利要求中的任意一项所述的方法，进一步包括控制所述去除剂穿过所述牺牲材料在所述互连层叠结构内的横向扩散。
7.如前述权利要求中的任意一项所述的方法，其中所述形成至少一个沟槽的步骤被执行为使所述沟槽的深度未延伸到所述互连层叠结构的底部表面(34b)。
8.如前述权利要求中的任意一项所述的方法，进一步包括在所述限定部分下方形成至少一个气腔的步骤之后，形成上部金属层(21)。
9.如权利要求6所述的方法，其中形成所述上部金属层的步骤包括利用化学汽相淀积工艺或旋压沉积工艺，沉积上部介电层。
10.如权利要求6和7中的任意一项所述的方法，进一步包括集成允许去除剂扩散的可渗透层，以作为所述上部金属层中的绝缘层。
11.如权利要求8所述的方法，其中在通过去除来形成所述气腔的步骤之后，通过所述互连层叠结构的下部金属线(20)和与所述硬掩模层(26)相结合的所述上部金属层(21)，来使所述可渗透层严格地保持稳固。
12.一种集成电路，包括-专门用于气腔引入的限定部分(14)，其位于互连层叠结构(10)的表面(15)，所述限定部分(14)小于所述衬底的表面；-集成电路互连层叠结构(10)，其具有至少一个互连层，所述互连层包括牺牲材料(18)和渗透性材料(22)；-一个沟槽区域，其围绕所述衬底表面的限定部分，并且对应于在所述互连层叠结构内形成的至少一个沟槽(34)；-硬掩模层(26)，其覆盖所述沟槽；以及-至少一个气腔(32)，其中利用用于去除所述牺牲材料的去除剂(24)，在所述衬底表面的限定部分下方形成所述气腔，所述渗透性材料不受所述去除剂的影响。
13.如权利要求12所述的集成电路，其中所述互连层叠结构包括多个导电线和通孔(31)。
14.如权利要求12和13中的任意一项所述的集成电路，其中所述沟槽的深度未延伸到所述互连层叠结构的底部表面(34b)。
15.如权利要求12至14中的任意一项所述的集成电路，进一步包括上部金属层(21)。
16.如权利要求15所述的集成电路，进一步包括允许所述去除剂扩散的可渗透层，以作为所述上部金属层中的绝缘层。
17.如权利要求12至16中的任意一项所述的集成电路，进一步包括严格定位的可渗透层，其由所述互连层叠结构的下部金属线(20)和与所述硬掩模层(26)相结合的上部金属层(21)来保持稳固。
全文摘要
本发明涉及利用硬掩模衬层能够抵抗去除剂扩散的特性来防止在互连层叠结构的特殊区域形成气腔。发明的方法包括在IC互连层叠结构的表面限定出专门用于气腔引入的部分，其中所限定的部分小于衬底的表面；在互连层叠结构内形成至少一条金属轨迹以及沉积至少一个互连层，所述互连层包括牺牲材料和渗透性材料；围绕所限定的部分，限定出至少一个沟槽区域并形成至少一个沟槽；沉积硬掩模层以覆盖所述沟槽；以及利用用于去除牺牲材料的去除剂，在表面的限定部分下方，形成至少一个气腔，其中该渗透性材料不受去除剂的影响。
文档编号H01L23/522GK1956165SQ200610098459
公开日2007年5月2日 申请日期2006年7月7日 优先权日2005年7月8日
发明者华金·托雷斯, 洛朗-乔治·戈塞 申请人:意法半导体简易股份有限公司(克罗尔斯2区), 皇家飞利浦电子股份有限公司