专利名称：浮置栅极与非挥发性存储器的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，特别是涉及一种浮置栅极与非 挥发性存储器的制造方法。
背景技术：
在各种非挥发性存储器产品中，具有可进行多次数据的存入、读取、抹 除等动作，且存入的数据在断电后也不会消失之优点的可电抹除且可程序只读存储器(EEPROM),已成为个人计算机和电子设备所广泛采用的一种非挥 发性存储器。典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮置栅极 (floatinggate)与控制栅极(controlgate)。 一般来说，浮置栅极与控制栅极之间 的栅极耦合率(gate-couplingratio, GCR)愈大，其操作所需的工作电压将愈 低，而存储器的操作速度与效率会随之提高。由于栅极耦合率是指浮置栅极、 控制栅极之间的电容值与存储器总电容值的比率，因此，增加浮置栅极与控 制栅极之间的等效电容面积，将有助于增加栅极耦合率。然而在集成电路持续追求高集成度的趋势下，存储器每一个存储单元所 占的面积却因而必须缩减，元件的线宽同样随之缩小。如此一来，浮置栅极 与控制栅极之间的栅极耦合率也会跟着下降，非挥发性存储器所需的操作电 压将会被迫提高。这对于将非挥发性存储器应用在低耗能需求的可携式电子 产品领域，相当不利。此外，在基底上形成隔离结构的时候，由于基底的存储单元区的图案较 密集，周边电路区的图案较稀疏，因此，在蚀刻沟槽以形成隔离结构的过程 中，存储单元区的硬掩模层会比周边电路区的硬掩模层低。如此一来，填入 沟槽中的二氧化硅会残留在存储单元区的硬掩模层上，而无法经由化学机械 研磨工艺而移除，这将造成后续工艺上的麻烦。故而，如何在有限的芯片面积下，利用简单的制造方法制作出具有高耦 合率的非挥发性存储器，并且减轻存储单元区与周边电路区之间所发生的硬 掩模层高度差的影响，将是目前极为重要的课题。发明内容鉴于此，本发明的目的就是提供一种浮置栅极与非挥发性存储器的制造 方法，可以提高非挥发性存储器的栅极耦合率，增进存储器的操作效能。本发明的另 一 目的就是提供一种浮置栅极与非挥发性存储器的制造方 法，可以减轻存储单元区与周边电路区之间所发生的硬掩模层高度差的影响。本发明提出一种浮置栅极的制造方法，此方法例如是先提供基底，基底 上已形成有介电层、第一导体层与掩模层。在掩模层、第一导体层、介电层与基底中形成多个隔离结构。之后，进行掩模层部分移除步骤，此步骤包括 移除部分掩模层，以及移除部分隔离结构，这些隔离结构的顶面高于第一导 体层顶面。继而，移除剩余的掩模层，并在基底上形成第二导体层，填满这 些隔离结构之间的间隙。上述浮置栅极的制造方法中，还包括在移除剩余的掩模层之前，重复上 述掩模层部分移除步骤多数次。上述浮置栅极的制造方法中，移除部分掩模层的方法包括湿式蚀刻法。上述浮置栅极的制造方法中，移除部分隔离结构的方法包括以剩余的掩 模层为掩模，进行湿式蚀刻法。上述浮置栅极的制造方法中，还包括在形成第二导体层之后移除部分隔 离结构，使隔离结构的顶面低于第二导体层顶面。上述浮置栅极的制造方法中，形成第二导体层的方法包括先在基底上形 成导体材料层，覆盖住这些隔离结构，然后移除这些隔离结构上的导体材料 层。其中，移除这些隔离结构上的导体材料层的方法还包括以这些隔离结构 为蚀刻终止层，进行化学机械研磨工艺。上述浮置栅极的制造方法中，掩模层的厚度为1000埃左右。上述浮置栅极的制造方法中，第一导体层的材料包括非晶硅，第二导体 层的材料包括掺杂多晶硅，掩模层的材料包括氮化硅、碳化硅或氮碳化硅。本发明提出一种非挥发性存储器的制造方法，先提供基底，基底上已形 成有介电层、第一导体层与掩模层。在掩模层、第一导体层、介电层与基底
中形成多个隔离结构。之后，进行掩模层部分移除步骤，此步骤包括移除 部分掩模层，并且以剩余的掩模层为掩模，移除部分隔离结构，这些隔离结 构的顶面高于该第一导体层顶面。接着，移除剩余的掩模层，并在基底上形 成第二导休层，填满这些隔离结构之间的间隙。然后在第二导体层上形成栅 间介电层，再于基底上形成第三导体层。上述非挥发性存储器的制造方法中，还包括在移除剩余的掩模层之前， 重复掩模层部分移除步骤多数次。上述非挥发性存储器的制造方法中，移除部分掩模层的方法包括湿式蚀 刻法。上述非挥发性存储器的制造方法中，移除部分隔离结构的方法包括湿式 蚀刻法。上述非挥发性存储器的制造方法中，还包括在形成第二导体层之后、形 成栅间介电层之前，移除部分隔离结构，使隔离结构的顶面低于第二导体层 顶面。上述非挥发性存储器的制造方法中，形成第二导体层的方法包括先在 基底上形成导体材料层，覆盖住这些隔离结构，然后，移除这些隔离结构上 的导体材料层。上述非挥发性存储器的制造方法中，移除这些隔离结构上的导体材料层 的方法还包括以隔离结构为蚀刻终止层，进行化学机械研磨工艺。上述非挥发性存储器的制造方法中，掩模层的厚度为1000埃左右。 上述非挥发性存储器的制造方法中，掩模层的材料包括氮化硅、碳化硅 或氮碳化硅，第一导体层的材料包括非晶硅，栅间介电层的材料包括氧化硅 -氮化硅-氧化硅。上述非挥发性存储器的制造方法，先移除部分掩模层，并以其为掩模来 移除部分隔离结构，不但可以减轻现有因存储单元区与周边电路区的掩模层 高度落差，所导致后续工艺上的影响，还可以增大浮置栅极的尺寸，提高浮 置栅极与控制4册极之间的栅极耦合率。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实 施例，并结合附图作详细说明。
图1A至图1F是展示本发明实施例的非挥发性存储器的制造流程的剖面图。简单符号说明100:基底110:介电层120、140、 160:导体层123、123a:掩模层125:沟槽130:隔离结构131:凹陷150:栅间介电层具体实施方式
图1A至图1F^示本发明实施例的非挥发性存储器的制造流程的剖面 图。请先参照图1A，此非挥发性存储器的制造方法例如是先提供基底100， 并在基底100上依次形成介电层110、导体层120与掩模层123。其中，基 底100例如是硅基底。介电层110的材料例如是氧化硅，其形成方法例如是 热氧化法或化学气相沉积法。在实施例中，介电层110的厚度约为120埃。 导体层120的材料例如是非晶硅，其形成方法例如是化学气相沉积法。至于 掩模层123的材料例如是氮化硅、碳化硅或氮碳化硅，其形成方法例如是化 学气相沉积法。其中，掩模层123的厚度例如是1000埃。之后，请继续参照图1A,移除部分掩模层123、导体层120、介电层110 与基底100，以形成多个沟槽125。移除这些膜层的方法例如是先在掩^t层 123上形成一层图案的光致抗蚀剂层(未展示)，接着以此图案的光致抗蚀 剂层为掩模，利用反应性离子蚀刻法移除棵露出的掩模层123，和其下方的 导体层120、介电层110与基底100，然后再移除图案的光致抗蚀剂层以形 成之。继而，请参照图1B，在沟槽125中填入绝缘材料以形成隔离结构130。 隔离结构130的形成方法例如是先在基底100上形成一层绝缘材料，绝缘材 料例如是氧化硅，其形成方法例如是高密度等离子体化学气相沉积法。当然， 刚沉积形成的绝缘材料会覆盖住掩模层123，因此需要以掩模层123为终止
层，平坦化绝纟彖材料而形成顶面平坦的隔离结构130。平坦化绝缘材冲+的方法例如是化学机械研磨法或回蚀刻工艺。然后，请参照图1C，进行掩模层部分移除步骤，此步骤例如是先移除 部分掩模层123，使隔离结构130的部分側壁棵露出来，继而再移除部分隔 离结构130，在各隔离结构130两侧分别形成凹陷131，隔离结构130的顶 面高于导体层120的顶面。移除部分掩模层123的方法例如是湿式蚀刻法，其例如是以磷酸为蚀刻 剂。而移除部分隔离结构130的方法例如是以剩余的掩模层123a为掩模， 进行湿式蚀刻法以移除之，其例如是以氢氟酸为蚀刻剂。在实施例中，可以是多次重复上述部分移除步骤，如此一来，则隔离结 构130侧壁将会形成多个凹陷，进而可以加大后续浮置栅极的横向尺寸。另 一方面，由于先移除了部分的掩模层123，因此可以减轻存储单元区与周边 电路区掩模层123高度落差的影响，而提高化学机械研磨工艺的工艺余量。接着，请参照图1D，在掩模层部分移除步骤之后，移除剩余的掩模层 123,移除的方法例如是湿式蚀刻法。然后，在基底100上形成导体层140, 填满隔离结构130之间的间隙与凹陷131。导体层140的材料例如是掺杂多 晶硅，其形成方法例如是先在基底IOO上形成一层导体材料层(未展示)， 覆盖住这些隔离结构130,然后移除这些隔离结构130上的导体材料层。其 中，移除这些隔离结构130上的导体材料层的步骤例如是以这些隔离结构 130为蚀刻终止层，利用化学机械研磨工艺以移除之。导体层140与导体层 120即用以作为非挥发性存储器的浮置栅极。接下来，请参照图1E,移除部分隔离结构130，使隔离结构130的顶面 低于导体层140的顶面。移除部分隔离结构130的方法例如是干式蚀刻法或 湿式蚀刻法。如此一来，则导体层140的部分侧壁便会棵露出来。也就是说， 导体层140 (浮置栅极)与后续完成的控制栅极之间的等效电容面积会因而 增力口。之后，请参照图1F，在导体层140上形成一层^f册间介电层150。栅间介 电层150例如是由氧化硅-氮化硅-氧化珪堆栈而成的复合介电层，或者也可 以是氧化硅、氮化硅等介电材料。这些介电材料如氧化硅、氮化硅的形成方 法例如是化学气相沉积法。尔后，在栅间介电层150上形成一层导体层160。导体层160的材料例
如是掺杂多晶硅，其形成方法例如采用临场注入掺杂的方式，以化学气相沉 积法形成之。这一层导体层160便是作为此非挥发性存储器的控制栅极。至于后续完成此非挥发性存储器的方法，如形成源极、漏极、接触窗与 导线等歩骤，应为本领城的技术人员所熟知，在此不赘迷。上述实施例中，先移除部分掩模层123，而以其为掩模来移除部分隔离 结构130,如此一来，将可以减轻现有因存储单元区与周边电路区的掩模层 高度落差，而导致后续工艺上的问题，并且可以提高化学机械研磨工艺的工 艺余量。此外，由于在隔离结构130顶部两侧形成了凹陷131，因此加大了浮置 栅极(导体层140)的横向尺寸。而移除部分隔离结构130，棵露出浮置栅 极(导体层140)的侧壁，也会提升浮置栅极与控制栅极(导体层160)之 间的电容面积，进而提高栅极耦合率，达到降低操作电压、增进非挥发性存 储器效能的优点。虽然本发明已以实施例揭示如上，然而其并非用以限定本发明，任何本 领域的技术人员，在不脱离本发明的精神和范围内，可对其进行些许的更动 与修改，因此本发明的保护范围以所附权利要求所界定的为准。
权利要求
1、一种浮置栅极的制造方法，包括提供基底，该基底上已形成有介电层、第一导体层与掩模层；在该掩模层、该第一导体层、该介电层与该基底中形成多个隔离结构；进行掩模层部分移除步骤，该步骤包括移除部分该掩模层；移除部分该隔离结构，该隔离结构的顶面高于该第一导体层顶面；移除剩余的该掩模层；并且在该基底上形成第二导体层，填满该隔离结构之间的间隙。
2、 如权利要求1所述的浮置栅极的制造方法，还包括在移除剩余的该 掩模层之前，重复该掩模层部分移除步骤多数次。
3、 如权利要求1所述的浮置栅极的制造方法，其中移除部分该掩模层 的方法包括湿式蚀刻法。
4、 如权利要求1所述的浮置栅极的制造方法，其中移除部分该隔离结 构的方法包括以剩余的该掩模层为掩模，进行湿式蚀刻法。
5、 如权利要求1所述的浮置栅极的制造方法，还包括在形成该第二导 体层之后，移除部分该些隔离结构，使该隔离结构的顶面低于该第二导体层 顶面。
6、 如权利要求1所述的浮置栅极的制造方法，其中形成该第二导体层 的方法包才舌在该基底上形成导体材料层，覆盖住该些隔离结构；并且 移除该隔离结构上的该导体材料层。
7、 如权利要求6所述的非挥发性存储器的制造方法，其中移除该隔离 结构上的该导体材料层的方法还包括以该隔离结构为蚀刻终止层，进行化学 机械研磨工艺。
8、 如权利要求1所述的浮置栅极的制造方法，其中该掩模层的厚度为 1000埃左右。
9、 如权利要求1所述的浮置栅极的制造方法，其中该掩模层的材料包 括氮化硅、碳化硅或氮碳化硅。
10、 如权利要求1所述的浮置栅极的制造方法，其中该第一导体层的材 料包括非晶硅。
11、 如权利要求1所述的浮置栅极的制造方法，其中该第二导体层的材 料包括掺杂多晶硅。
12、 一种非挥发姓存储器的制造方法，包括提供基底，该基底上已形成有介电层、第一导体层与掩模层； 在该掩模层、该第一导体层、该介电层与该基底中形成多个隔离结构； 进行掩模层部分移除步骤，该步骤包括 移除部分该掩模层；以剩余的该掩模层为掩模，移除部分该隔离结构，该隔离结构的顶面高 于该第一导体层顶面； 移除剩余的该掩模层；在该基底上形成第二导体层，填满该隔离结构之间的间隙； 在该第二导体层上形成栅间介电层；并且在该基底上形成第三导体层。
13、 如权利要求12所述的非挥发性存储器的制造方法，还包括在移除 剩余的该掩模层之前，重复该掩模层部分移除步骤多数次。
14、 如权利要求12所述的非挥发性存储器的制造方法，其中移除部分 该掩模层的方法包括湿式蚀刻法。
15、 如权利要求12所述的非挥发性存储器的制造方法，其中移除部分 该隔离结构的方法包括湿式蚀刻法。
16、 如权利要求12所述的非挥发性存储器的制造方法，还包括在形成 该第二导体层之后、形成该栅间介电层之前，移除部分该隔离结构，使该隔 离结构的顶面低于该第二导体层顶面。
17、 如权利要求12所述的非挥发性存储器的制造方法，其中形成该第 二导体层的方法包括在该基底上形成导体材料层，覆盖住该隔离结构；并且 移除该隔离结构上的该导体材料层。
18、 如权利要求17所述的非挥发性存储器的制造方法，其中移除该隔 离结构上的该导体材料层的方法还包括以该隔离结构为蚀刻终止层，进行化 学机械研磨工艺。
19、 如权利要求12所述的非挥发性存储器的制造方法，其中该掩模层 的厚度为1000埃左右。
20、 如权利要求12所述的非挥发性存储器的制造方法，其中该掩模层 的材料包括氮化硅、碳化硅或氮碳化硅。
21、 如权利要求12所述的非挥发性存储器的制造方法，其中该第一导 体层的材料包括非晶硅。
22、 如权利要求12所述的非挥发性存储器的制造方法，其中该栅间介 电层的材料包括氧化硅-氮化硅-氧化硅。
全文摘要
一种浮置栅极的制造方法，此方法例如是先提供基底，基底上已形成有介电层、第一导体层与掩模层。在掩模层、第一导体层、介电层与基底中形成多个隔离结构。之后，进行掩模层部分移除步骤，此步骤包括移除部分掩模层，并且移除部分隔离结构，这些隔离结构的顶面高于第一导体层顶面。继而，移除剩余的掩模层。然后在基底上形成第二导体层，填满这些隔离结构之间的间隙。
文档编号H01L21/8247GK101118853SQ20061010841
公开日2008年2月6日 申请日期2006年8月2日 优先权日2006年8月2日
发明者何青原, 林锡坚, 萧国坤 申请人:力晶半导体股份有限公司