专利名称：用于制造半导体器件的方法和半导体器件的制作方法
技术领域：
本发明涉及一种用于制造半导体器件的方法，该半导体器件具有在多孔膜和阻挡金属膜之间形成的无孔膜，以及涉及该半导体器件。
背景技术：
在近几年的半导体器件中，在通过互连的信号传播中，器件工作速度被延迟限制。通过互连的延迟常数由互连电阻和互连电容的乘积表示。因此，互连采用具有较低电阻率的铜(Cu)，互连之间形成的绝缘中间层采用如下多孔材料，该多孔材料与常规SiO2相比具有较低的相对介电常数，以便增加器件的工作速度。
通过用金属镶嵌工艺制造互连和通路来形成Cu多层互连。更具体地说，首先，在半导体衬底上形成绝缘膜，诸如绝缘中间层等。然后，在绝缘膜中形成互连沟槽或通路孔(下面称为凹部)。然后，形成阻挡金属膜，以便覆盖凹部的内壁，并且还覆盖绝缘膜的表面。此外，在阻挡金属膜上形成用作籽晶层的Cu薄膜。然后，通过利用Cu膜作为阴极，进行电解电镀工艺，以在阻挡金属膜上形成Cu膜，以便用其填充凹部的内部。然后，通过化学机械抛光(CMP)去除位于凹部外面的阻挡金属膜和Cu膜部分。通过采用这种方法，仅仅在凹部中部分地保留阻挡金属膜和籽晶Cu膜，以形成互连或通路。在上述操作中，为了防止Cu扩散到半导体衬底中，在Cu和绝缘中间层之间提供阻挡金属膜，用作绝缘中间层和Cu之间的粘附层，并且还防止Cu的氧化。
如上所述，层间绝缘膜由具有如下相对介电常数的多孔材料形成，该相对介电常数低于通常采用的SiO2的相对介电常数。因此，当形成阻挡金属膜或Cu膜时，构成这些薄膜的材料常常会渗入多孔膜(层间绝缘膜)的微孔内部。近年来，为了提高阻挡金属薄膜的涂敷能力，研究了通过原子层淀积(ALD)工艺淀积阻挡金属薄膜。
但是，由于ALD工艺通常提供较高的台阶覆盖度，阻挡金属容易渗入多孔膜的微孔中。该现象减小了凹部中形成的阻挡金属膜的膜厚度，因此用于防止Cu通过阻挡金属膜扩散到绝缘层中的能力被减小。因此，半导体器件中的晶体管特性的可靠性被减小。此外，诸如电介质击穿电压等绝缘性能被渗入多孔膜中的微孔内部中的诸如阻挡金属或Cu等金属降低。此外，相邻互连之间的漏电流增加，由此减小了通过互连的信号传播的可靠性。
在这种情况下，期待一种半导体器件，能够阻止由ALD工艺形成的阻挡金属进入多孔膜的微孔内部，且因此防止阻挡金属膜的厚度减少。
在日本专利未决公开No.2000-294,634、PCT国际申请的日本专利国内公开No.2004-535,065和K.Maex，M.R.Baklanov，D.Shamiryan，F.Iacopi，S.H.Brongersma和Z.S.Yanovitskaya，Journal of AppliedPhysics 93(11)，pp.8793-8841，2003中描述了图8所示的这种半导体器件的典型实施方式。图8所示的半导体器件包含半导体衬底112、在半导体衬底112之上形成的通路层132和在通路层132之上形成的Cu互连层，其中半导体衬底112包含半导体元件。图9所示的通路层132由依次层叠的刻蚀停止层114、多孔膜116和保护膜118构成。在通路层132中形成凹部，以便在其底部露出半导体衬底112的Cu互连的表面。此外，在凹部中形成通路栓塞120。通路栓塞120由无孔膜124、阻挡金属膜128和Cu膜130构成。在该凹部中形成无孔膜124、阻挡金属膜128和Cu膜130，无孔膜124覆盖凹部的侧壁，阻挡金属膜128覆盖无孔膜124的表面和在凹部的底部上露出的半导体衬底112的Cu互连表面，Cu膜130堵塞凹部的内部。在通路层132上形成互连层133。多层绝缘膜134包含通路层132和互连层133。
对于用作无孔膜124的材料，在日本专利未决公开No.2000-294,634中例示了SiO2，在PCT国际申请的日本专利国内公开No.2004-535,065中例示了SixCy:H，以及K.Maex，M.R.Baklanov，D.Shamiryan，F.Iacopi，S.H.Brongersma和Z.S.Yanovitskaya，Journal ofApplied Physics 93(11)，pp.8793-8841，2003中例示了SiO2、SiC和SiN。
此外，在日本专利未决公开No.2004-193,326中描述了具有如下结构的半导体器件，其中绝缘膜填充暴露于凹部的内部的多孔膜的微孔内部。在日本专利未决公开No.2004-193,326中描述了形成这种绝缘膜所采用无孔的聚烯丙基醚(polyallylether)或SiOx(CH3)y。
但是，就以下问题而言，上述常规技术还有改进的空间。在日本专利未决公开No.2000-294,634、PCT国际申请的日本专利国内公开No.2004-535,065和上述K.Maex等人描述的工艺中，在多孔膜中的微孔内部引入阻挡金属或Cu，减小了多孔膜的绝缘电阻并且进一步引起相邻互连之间的漏电流，以致会减小通过互连的信号传播的可靠性。具体地，当通过ALD工艺形成阻挡金属膜时，这种趋势是相当大的。
在日本专利未决公开No.2004-193,326中描述的工艺中，不能用绝缘膜完全地填充暴露于凹部的多孔膜中存在的微孔内部，因此，类似于如上所述的技术，这种工艺还有改进空间。此外，在日本专利未决公开No.2004-193,326中描述的工艺中，在填充多孔膜的微孔内部的操作之后，必须去除多孔膜表面上的绝缘膜的多余部分，因此担心工艺变复杂。
发明内容
根据本发明的一个方面，提供一种用于制造半导体器件的方法，该方法包括在半导体衬底之上形成多孔膜；在多孔膜之上形成具有预定图形的抗蚀剂膜；通过以所述抗蚀剂膜作为掩模刻蚀所述多孔膜，形成凹部，该凹部的底部露出所述半导体衬底的表面，其中该半导体衬底包含半导体元件；形成无孔膜，以便覆盖凹部的整个内壁和多孔膜的表面；通过各向异性刻蚀工艺，有选择地去除凹部的底部上形成的部分无孔膜和位于多孔膜上的部分无孔膜；形成阻挡金属膜，以便覆盖多孔膜和在其侧壁上具有无孔膜的凹部的内壁；以及在阻挡金属膜上形成金属膜，以填充凹部，然后部分地去除在凹部外面的阻挡金属膜和金属膜部分，由此仅在凹部中部分地留下阻挡金属膜和金属膜，其中，在有选择地去除无孔膜中，通过采用具有在等于或大于45且等于或小于100范围内的混合比的刻蚀气体进行各向异性刻蚀工艺，该混合比由下面的公式表示((气态的含“氮”化合物)+(惰性气体))/(气态的含“氟”化合物)。
根据本发明的上述方面，在预定的条件下，通过各向异性刻蚀工艺去除位于多孔膜的凹部的底部中的无孔膜部分，以便避免阻挡金属和/或Cu渗入多孔膜中的微孔中，导致提供多孔膜的稳定绝缘电阻。此外，该结构还防止在相邻互连之间引起漏电流，由此在通过互连的信号传播中提供提高的可靠性。此外，通过仅仅在预定条件下进行各向异性刻蚀工艺可以容易地获得如上所述的有利效果，以便可以得到用于制造半导体器件的简单工艺。
从下面结合附图的详细说明将使本发明的上述及其他目的、优点和特点更明显，其中图1A至1C是半导体器件的剖面图，示意地说明制造根据实施例的半导体器件的方法。
图2A至2C是半导体器件的剖面图，示意地说明制造根据实施例的半导体器件的方法。
图3A和3B是半导体器件的剖面图，示意地说明制造根据实施例的半导体器件的方法；图4A至4C是半导体器件的剖面图，用于描述在通过PECVD工艺形成无孔膜的工艺中，在多孔膜表面中产生微孔孔径的结构；图5是常规半导体器件中的多孔膜的示意性部分放大视图；图6是根据本发明的实施例的半导体器件中的多孔膜的示意性部分放大视图；图7是曲线图，示出在ALD工艺中阻挡金属膜的膜厚度和淀积周期之间的关系；图8是剖面图，示意地示出常规半导体器件；以及图9是剖面图，示意地示出了常规半导体器件中的半导体衬底112和通路层132。
具体实施例方式
现在将参考说明性实施例在此描述发明。本领域技术人员将认识到使用本发明的讲述可以完成许多选择性的实施例，并且本发明不局限于用于说明性目的而说明的实施例。
下面参考附图，进一步详细描述根据本发明的优选实施例。在所有图中，相同的数字指定给图中共同出现的元件，且其详细描述将不被重复。
图1A至1C，图2A至2C和图3A和3B示出了半导体器件的剖面图，说明制造根据本实施例的半导体器件的工艺。如图1A所示，在半导体衬底12上顺序地淀积刻蚀停止层14、多孔膜16和用于保护多孔膜16的保护膜18。半导体衬底12包含半导体元件(在图中未示出)。
刻蚀停止层14由SiOC膜等等形成，并且可以具有从约25nm至150nm范围内的厚度。多孔膜16由甲基倍半硅氧烷(MSQ)的薄膜形成，并且通过普通的旋涂工艺形成。多孔膜16的膜厚度可以被设计为在从50nm至约1,000nm的范围内。保护膜18由SiO2膜等等形成，并且可以具有从25nm至150nm范围内的厚度。
多孔膜16可以具有等于或大于10％且等于或小于60％范围内的孔隙率，并且还可以具有等于或大于0.1nm且等于或小于5nm范围内的平均孔径。这种多孔膜16用来防止在相邻互连之间引起的漏电流，由此在通过互连的信号传播中提供提高的可靠性。
利用可从日本东京的Rigaku公司购买的分析软件“Nano-Solver”，通过分析X射线漫散射测量的结果可以确定孔隙率和平均孔径。除上面所述之外，在例如Omote，K.，Y.Ito和S.Kawamura的″Small AngleX-Ray Scattering for Measuring Pore-Size Distribution in Porous Low-kFilms″，Appl.Phys.Lett.，82，pp.544-546，(2003)中描述了该软件的工作原理。
然后，通过普通的构图工艺在保护膜18上形成抗蚀剂膜20，其上形成有互连沟槽(或通路孔)的图形。此外，通过抗蚀剂膜20的掩模，通过普通的刻蚀工艺刻蚀保护膜18和多孔膜16，并且该刻蚀自然地停止在刻蚀停止层14的表面。该过程形成具有底表面的凹部22，该底表面等于刻蚀停止层14的表面(图1B)。
形成凹部22之后，通过灰化工艺除去抗蚀剂膜20(图1C)。然后，形成无孔膜24，以便覆盖凹部22的内壁和多孔膜16上的保护膜18的整个表面(图2A)。无孔膜24用作密封膜，提供位于多孔膜16表面上的微孔的阻断。无孔膜24由SiCH膜等等形成，并且可以具有从约1nm至10nm范围内的厚度。无孔膜24可以通过采用四甲基硅烷的源材料的等离子体增强化学气相淀积(PECVD)来形成。
更具体地说，为了增加半导体器件的工作速度，优选地可以尽可能地减小凹部22的侧面中的壁上形成的侧壁厚度，以便互连沟槽或通路孔的截面面积增加，由此减小其电阻。另一方面，由于在由MSQ膜构成的多孔膜16中，在较高温度下发生热收缩，因此可用于形成无孔膜24的温度范围有上限。形成无孔膜24必需选择温度在等于或低于500℃的范围内，尽管该温度范围取决于制造工艺和/或用于该膜的材料。根据上述原因，用于制造无孔膜24的工艺采用利用等离子体的PECVD工艺，该PECVD工艺可以实现较高的覆盖度并且可以在较低的淀积温度下操作。
然后，通过各向异性刻蚀工艺，有选择地除去在凹部22的底部上层叠的刻蚀停止层14和无孔膜24的部分以及在多孔膜16上的保护膜18的表面上形成的无孔膜24的部分(图2B)。在凹部22的底部露出半导体衬底12的Cu互连的表面(在图中未示出)。
该各向异性刻蚀工艺通过等离子体刻蚀工艺进行。在等离子体刻蚀工艺中，可以采用具有等于或大于45且等于或小于100的范围内的混合比的刻蚀气体，该混合比由公式表示((气态的含“氮”化合物)+(惰性气体))/(气态的含“氟”化合物)。
具有上述混合比的这种刻蚀气体被采用，以提供多孔膜的稳定绝缘电阻并防止在相邻互连之间引起漏电流，由此在通过互连的信号传播中提供提高的可靠性。
在这种刻蚀气体中，典型的气态含“氮”化合物可以是氮(N2)气等。典型的惰性气体可以是氩(Ar)气等。典型的气态含“氟”化合物可以是诸如CF4、C4F6、CH2F2、SF6、HFC等气态化合物。
在这些各种类型的气态化合物当中，气态的含“氮”化合物可以优选采用N2气，惰性气体可以优选采用Ar气，气态的含“氟”化合物可以优选采用CF4，以便在上述有益效果中可以提供进一步改善。
此外，该等离子体刻蚀工艺可以在等于或高于1mTorr且低于10mTorr真空度范围内的条件下进行。这进一步稳定多孔膜的绝缘电阻，并且避免相邻互连之间引起的漏电流，由此在通过互连的信号传播中提供进一步提高的可靠性。由于当气态化合物处于等离子态时，各种类型的气体化合物的线性度增加，因此可以认为能够获得上述有益的效果，并且与存在于多孔膜16的微孔16a中形成的无孔膜25的表面中的甲基相比较，存在于凹部22中露出的无孔膜24的表面中的甲基被优先除去。
在进行各向异性刻蚀工艺之后，形成阻挡金属膜28，以便覆盖凹部22的整个内壁和多孔膜16，凹部22具有在其侧壁上的无孔膜24(图2C)。
该阻挡金属膜28可以通过ALD工艺形成。典型的阻挡金属膜28可以包括氮化钽(TaN)膜、钽(Ta)膜、氮化钛(TiN)膜等等，并且可以形成至具有从约1nm至5nm范围内的厚度。
然后，在该阻挡金属膜28上形成铜(Cu)膜(金属膜)30，以填充凹部22(图3A)。更具体地说，通过利用籽晶金属层(未示出)作为阴极的电解电镀工艺形成Cu膜30。
然后，通过普通的CMP工艺除去在凹部22外面布置的阻挡金属膜28和Cu膜30部分，以便仅仅在凹部22中保留阻挡金属膜28和Cu膜30，由此在凹部22中形成Cu互连(或通路栓塞)(图3B)。这提供具有在半导体衬底12上形成的通路层32的半导体器件。此外，进行预定工艺，以在通路层32上制造多层互连结构，完成根据本实施例的半导体器件。
下面将描述通过采用根据本实施例的结构可获得的有益效果。根据用于制造本实施例的半导体器件的方法，避免了将构成阻挡金属膜或Cu膜的材料引入多孔膜的微孔内部中。因此，可以提供显示出多孔膜的稳定绝缘电阻的半导体器件。此外，避免在相邻互连之间引起的漏电流，以致可以提供在通过互连的信号传播中显示出提高的可靠性的半导体器件。
下面将参考附图描述获得这种有益效果的原因。在用于制造根据本实施例的半导体器件的方法中，通过如上所述的PECVD工艺形成无孔膜24。如果在多孔膜16的表面中形成微孔16a，以致在PECVD工艺中露出微孔的内部，那么可能是淀积的无孔膜24不能充分地填充微孔16a，剩下露出的微孔的情况。
更具体地说，根据本发明人的科学知识，其机理如下。在用于通过PECVD工艺形成无孔膜24的工艺中，产生精细颗粒作为反应副产物。当在多孔膜16的表面上形成的无孔膜24的膜厚度足够厚时，如图4A所示，产生的精细颗粒34的影响较小，因此微孔16a被充分地覆盖。
但是，由于由PECVD工艺形成的无孔膜24是具有从约1nm至10nm范围内的厚度的薄膜，所以无孔膜常常不能提供对于微孔16a的充分覆盖，如图4B所示。此外，在一旦用无孔膜24完成覆盖微孔16a之后，在之后的工艺中从无孔膜24去除精细颗粒34会在无孔膜24中产生针孔24a，由此再次露出微孔16a，如图4C所示。当精细颗粒34的直径约为几纳米，并且无孔膜24的膜厚度等于或小于10nm时，在无孔膜24中形成大量针孔24a。
当在这种条件下通过ALD工艺在无孔膜24上淀积阻挡金属膜28时，金属气体通过针孔24a扩散到微孔16a的内部中，以在微孔16a中淀积金属膜。尽管仅仅形成较少量的金属膜，但是微孔16a内部中的金属膜的这种淀积减小了电介质击穿电压，并且还在相邻互连之间引起漏电流等等，以致在通过互连的信号传播中有减小可靠性的可能。
在日本专利未决公开No.2000-294,634中描述的用于制造半导体器件的方法中，描述了一种结构，其中通过PECVD工艺形成无孔膜，并且再通过ALD工艺淀积阻挡金属膜。但是，如图5所示，在上述常规工艺中，在微孔116a的内部中，金属气体通过无孔膜124的针孔124a扩散，以在微孔116a中形成的无孔膜125的内壁上形成金属膜129。因此，在常规结构中，电介质击穿电压被减小并且还在相邻互连之间引起漏电流等等，由此在通过互连的信号传播中导致减小的可靠性。
相反，根据用于制造本实施例的半导体器件的方法，如图6所示，即使在无孔膜24中形成针孔24a，在微孔16a中形成的无孔膜25的内壁上也不形成金属膜。
估计获得这种有益效果的原因是，在等离子体刻蚀工艺中，通过适当地选择用于除去刻蚀停止层14的预定条件，使凹部22中露出的无孔膜24的表面中的甲基密度低于覆盖多孔膜16中的微孔16a内壁的无孔膜25的表面中的甲基密度。
下面将通过给出的实验结果来描述这种现象。制备两个衬底，并且在这些表面上形成约5nm厚度的无孔膜，以提供固态膜。通过采用四甲基硅烷作为源材料的PECVD工艺形成无孔膜。然后，在刻蚀气体混合比(N3+Ar)/CF4＝70；以及5mTorr的真空度的条件下，在无孔膜之一上进行等离子体刻蚀工艺。通过傅里叶变换红外(FTIR)光谱仪测量无孔膜的表面中的甲基密度。假如没有被等离子体刻蚀的无孔膜中的密度被定义为100％，那么已经被等离子体刻蚀的无孔膜的表面中的甲基密度约为75％。
采用其上形成有无孔膜的两个衬底，通过ALD工艺在这些无孔膜的表面上淀积阻挡金属膜(TaN膜)。在利用ALD工艺的用于阻挡金属膜的淀积工艺中，重复源材料的一系列引入，以淀积原子层或分子层。通常，作为周期的单位，进行如下一系列工艺含金属的源材料的提供；净化；还原源材料的提供；和其它净化。在图7中示出了ALD工艺中的淀积工艺周期和淀积的阻挡金属的膜厚度的关系。
如图7所示，对于未处理的无孔膜(由“S”表示)，在其表面上形成的阻挡金属膜的膜厚度与用于淀积阻挡金属膜的周期数成正比地增加。另一方面，对于被等离子体刻蚀处理的无孔膜(由“L”指示)，基本上没有淀积膜，直到进行一定的淀积周期数，此后，实现淀积，形成具有与未处理的无孔膜的情况相类似比率的层。尽管在未处理的无孔膜(S)上淀积阻挡金属膜的工艺中也存在这种非淀积周期，但是在此情况下的潜伏(incubation)周期比在通过等离子体刻蚀处理的无孔膜(L)上淀积的情况更短，如可以由图7看到。
更具体地说，如果在处理/未处理的无孔膜之间的潜伏周期中有这种差异，那么在多孔膜16的微孔内部16a中形成的无孔膜25的表面上形成阻挡金属膜之前，在凹部22中露出的无孔膜24的表面上形成阻挡金属膜28。由于这些原因，认为微孔16a的开口被阻塞，因此在微孔16a的内部基本上不淀积阻挡金属。
处理/未处理的无孔膜之间的潜伏周期中的这种差异可以适当地取决于无孔膜中形成的针孔尺寸或所采用的无孔膜的类型。但是，本发明人研究发现，假如阻挡金属的希望膜厚度被定义为A，并且如果在用于实现膜厚度B的未处理/处理膜上的淀积之间的潜伏周期中有差异，其中所述膜厚度B等于或小于希望厚度A的80％，如图7所示，那么不引起诸如增加相邻互连之间的漏电流等等的问题。
因而，如果在用于在凹部22中露出的无孔膜24的表面上和多孔膜16中的微孔16a内部形成的无孔膜25的表面上淀积阻挡金属膜的工艺之间的潜伏周期中引起适当的差异，那么在等离子体刻蚀工艺期间可以采用具有等于或大于45且等于或小于100范围内、优选等于或大于60且等于或小于80范围内的混合比的刻蚀气体，该混合比由公式表示((气态的含“氮”化合物)+(惰性气体))/(气态的含“氟”化合物)。
通常，通过采用具有(N2+Ar)/CF4＝约1至40的混合比的CF4、N2和Ar的气态刻蚀剂混合物进行用于刻蚀停止层的典型等离子体刻蚀工艺。但是，这种混合比的气态刻蚀剂混合物提供的潜伏周期的差异不足够，导致在微孔内部不希望的淀积阻挡金属膜。因此，在相邻互连之间可能产生漏电流。
相反，通过采用根据本实施例的混合比的刻蚀气体，可以有选择地除去凹部中露出的无孔膜24的表面中包含的甲基。因此，在相邻互连之间不引起漏电流等等，由此在通过互连的信号传播中提供提高的可靠性。
此外，该等离子体刻蚀工艺可以在等于或大于1mTorr且等于或小于10mTorr的真空度范围内进行，优选在等于或大于3mTorr且等于或小于8mTorr的真空度范围内进行。
通常，典型地在10mTorr至100mTorr的真空度范围内进行用于刻蚀停止层的等离子体刻蚀工艺。但是，这种真空度不提供潜伏周期的足够差异，导致在微孔16a的内部不希望的淀积阻挡金属膜。因此，在相邻互连之间可能产生漏电流。
相反，通过在本实施例中所述的真空度下进行等离子体刻蚀工艺，等离子态下的各种气体的线性度被增加，以致可以有选择地除去在凹部22中露出的无孔膜24的表面中包含的甲基。该过程提供了在凹部22中露出的无孔膜24的表面上的淀积和多孔膜16中的微孔16a的内部形成的无孔膜25的表面上的淀积之间的潜伏周期中的差异。
尽管上面根据附图描述了本发明的优选实施例，但是应当理解上面的公开用于说明本发明，也可以采用除上述结构之外的各种结构。
例如，除旋涂工艺之外，可以通过CVD工艺形成多孔膜16。
此外，尽管这里描述了形成刻蚀停止层14和用于保护多孔膜16的保护膜18的示例性实施方式，但是该结构不特别限制于此，也可以采用不淀积这种膜的结构。
此外，尽管描述了通过单个金属镶嵌工艺形成通路层32的示例性实施方式，但是可以通过对图8所示的结构采用双金属镶嵌工艺，形成通路层32中的通路和通路层32上形成的互连层中的互连。
例子(例1)根据用于制造半导体器件的前述工艺制造图3B所示的半导体器件，以便具有以下结构。除上面结构之外，形成相互相邻的一对Cu互连。此外，在下列条件之下进行等离子体刻蚀工艺，用于有选择地除去刻蚀停止层14以及淀积在凹部22的底部中的无孔膜24和形成在多孔膜16上的保护膜18的表面上的无孔膜24。
<结构>
刻蚀停止层14SiOC薄膜，约100nm的膜厚度；多孔膜16MSQ薄膜，约500nm的膜厚度，约40％的孔隙率，约3nm的平均孔径；保护膜18SiO2薄膜，约100nm的膜厚度；无孔膜24SiCH膜，约5nm的膜厚度；以及阻挡金属膜28TaN膜，约3nm的膜厚度。
<用于等离子体刻蚀的条件>
等离子体功率700W；偏压功率100W；真空度1mTorr，以及刻蚀气体(混合比(N2+Ar)/CF4＝45)525sccm的体积流速的N2气，1,500sccm的体积流速的Ar气，以及45sccm的体积流速的CF4气。
在获得的半导体器件中，测量相邻互连之间产生的漏电流。结果，在例1的半导体器件中没有检测到漏电流。
(例2)除了刻蚀气体是2,000sccm的体积流速的N2气；2,500sccm的体积流速的Ar气；以及45sccm的体积流速的CF4气的混合物，以及刻蚀气体的混合比(N2+Ar)/CF4是100之外，在与例子1所采用的条件相同的条件下制造半导体器件，并测量所得器件中产生的漏电流。结果，在例2的半导体器件中没有检测到漏电流。
(例3)除了等离子体刻蚀工艺期间的真空度是9mTorr之外，在与例1所采用的条件相同条件下制造半导体器件，并测量所得器件中产生的漏电流。结果，在例3的半导体器件中没有检测到漏电流。
(比较例1)除了刻蚀气体是1,500sccm的体积流速的N2气；1,500sccm的体积流速的Ar气；以及100sccm的体积流速的CF4气的混合物，以及刻蚀气体的混合比(N2+Ar)/CF4是30之外，在与例子1所采用的条件相同的条件下制造半导体器件，并测量所得器件中产生的漏电流。结果，在比较例1的半导体器件中检测到漏电流。
(比较例2)除了等离子体刻蚀工艺期间的真空度是20mTorr之外，在与例1所采用的条件相同的条件下制造半导体器件，并测量所得器件中产生的漏电流。结果，在比较例2的半导体器件中检测到漏电流。
如上所述，证实了通过在用于制造半导体器件的方法中的等离子体刻蚀工艺中采用具有等于或大于45且等于或小于100范围内的混合比的刻蚀气体，不产生漏电流并且通过互连的信号传播中的可靠性被提高，该混合比由下面的公式表示((气态的含“氮”化合物)+(惰性气体))/(气态的含“氟”化合物)。
此外，证实了通过用具有上述混合比的刻蚀气体和在等于或大于1mTorr且小于10mTorr的真空度范围内进行等离子体刻蚀工艺，可以获得上述有益的效果。
很显然本发明不局限于上述实施例，在不脱离本发明的范围和精神的条件下可以进行改进和改变。
权利要求
1.一种用于制造半导体器件的方法，包括在半导体衬底上形成多孔膜；在所述多孔膜上形成具有预定图形的抗蚀剂膜；通过以所述抗蚀剂膜作为掩模刻蚀所述多孔膜，形成凹部，该凹部的底部露出包含半导体元件的所述半导体衬底的表面；形成无孔膜，以便覆盖所述凹部的整个内壁和所述多孔膜的表面；通过各向异性刻蚀工艺有选择地去除在所述凹部的底部上形成的一部分所述无孔膜和位于所述多孔膜上的一部分所述无孔膜；形成阻挡金属膜，以便覆盖所述多孔膜和所述凹部的内壁，所述凹部在其侧壁上具有所述无孔膜；以及在所述阻挡金属膜上形成金属膜，以填充所述凹部，然后部分地去除在所述凹部外面的所述阻挡金属膜和所述金属膜的部分，由此仅仅在所述凹部中部分地留下阻挡金属膜和金属膜，其中，在所述有选择地去除所述无孔膜中，通过采用具有等于或大于45且等于或小于100范围内的混合比的刻蚀气体进行各向异性刻蚀工艺，所述混合比由以下公式表示((气态的含“氮”化合物)+(惰性气体))/(气态的含“氟”化合物)。
2.根据权利要求1的用于制造半导体器件的方法，其中所述气态的含“氮”化合物是N2气。
3.根据权利要求1的用于制造半导体器件的方法，其中所述惰性气体是Ar气。
4.根据权利要求1的用于制造半导体器件的方法，其中所述气态的含“氟”化合物是CF4气。
5.根据权利要求1的用于制造半导体器件的方法，其中，在所述有选择地去除所述无孔膜中，在真空度处于等于或大于1mTorr且小于10mTorr范围内的条件下进行各向异性刻蚀。
6.根据权利要求1的用于制造半导体器件的方法，其中所述各向异性刻蚀工艺是等离子体刻蚀工艺。
7.根据权利要求1的用于制造半导体器件的方法，其中所述形成无孔膜包括通过等离子体增强化学气相淀积(PECVD)工艺形成无孔膜，以便覆盖所述凹部的整个内壁和所述多孔膜的表面。
8.根据权利要求1的用于制造半导体器件的方法，其中所述形成所述阻挡金属膜包括通过原子层淀积(ALD)工艺形成所述阻挡金属膜。
9.根据权利要求1的用于制造半导体器件的方法，还包括在进行所述形成所述多孔膜之前，在所述半导体衬底上形成刻蚀停止层。
10.一种半导体器件，包括半导体衬底；在所述半导体衬底上形成的多孔膜；在所述多孔膜中形成的凹部，该凹部的底部暴露出包含半导体元件的所述半导体衬底的表面；无孔膜，覆盖所述凹部的侧壁并且还覆盖所述凹部中露出的所述多孔膜中的微孔的内壁；阻挡金属膜，覆盖所述凹部中的所述无孔膜的表面并且覆盖所述凹部的底部中露出的所述半导体衬底的表面；以及形成在所述阻挡金属膜上并填充所述凹部的内部的金属膜，其中覆盖所述凹部的侧壁的所述无孔膜的表面中的甲基密度低于覆盖所述凹部中露出的所述多孔膜中的所述微孔的内壁的所述无孔膜的表面中的甲基密度。
全文摘要
提供一种用于制造半导体器件的方法，其中可以稳定多孔膜的绝缘电阻，并且提供相邻互连之间引起的漏电流，使得在通过互连的信号传播中可以提供提高的可靠性。一种用于制造半导体器件的方法，包括在半导体衬底上形成多孔膜；在该多孔膜上形成具有预定图形的抗蚀剂膜；通过以所述抗蚀剂膜作为掩模刻蚀所述多孔膜，形成凹部，该凹部的底部露出所述半导体衬底的表面；形成无孔膜，以便覆盖该凹部的整个内壁和该多孔膜的表面；通过各向异性刻蚀工艺有选择地去除在该凹部的底部上形成的无孔膜和位于多孔膜上的无孔膜；形成阻挡金属膜，以便覆盖所述多孔膜和所述凹部的内壁，所述凹部在其侧壁上具有无孔膜；以及在该阻挡金属膜上形成金属膜，以填充该凹部，然后部分地去除在该凹部外面的阻挡金属膜和金属膜的部分，由此仅仅在凹部中部分地留下阻挡金属膜和金属膜，其中，在有选择地去除无孔膜中，通过采用具有等于或大于45且等于或小于100范围内的混合比的刻蚀气体进行各向异性刻蚀工艺，该混合比由以下公式表示((气态的含“氮”化合物)+(惰性气体))/(气态的含“氟”化合物)。
文档编号H01L23/522GK1913127SQ20061011496
公开日2007年2月14日 申请日期2006年8月14日 优先权日2005年8月12日
发明者古谷晃 申请人:恩益禧电子股份有限公司