专利名称：高压pmos晶体管及其制造方法
技术领域：
本发明涉及一种高压PMOS晶体管的制造方法，尤其涉及一种具有不 同掺杂类型栅的高压PM0S晶体管的制造方法。本发明还涉及一种高压 PMOS晶体管。
背景技术：
高压器件的PM0S —般都是埋沟器件，以提高载流子的迁移率和驱动 电流，所以高压PM0S中都只包括N型多晶硅抓具体如图1所示。同时， 为了提高击穿电压，高压器件扩散区都采用非常缓变结，这样就需要较大 的沟道长度，因此驱动电流还是很难同时得到提高。
发明内容
本发明要解决的技术问题是提供一种高压PM0S晶体管的制造方法， 可解决对于高压PM0S晶体管无法同时取得高击穿电压和高饱和电流之间 的矛盾。为此本发明还提供一种高压PMOS晶体管。
为解决上述技术问题，本发明提供一种高压PMOS晶体管的制造方法， 包括
(1) 进行高压N阱和P型埋沟离子注入；
(2) 进行轻掺杂的P型扩散区离子注入；
(3) 进行栅氧化层的淀积；
(4) 进行N型掺杂的多晶硅栅淀积；
(5) 进行多晶硅栅和栅氧化层刻蚀；
(6) 进行自对准的轻掺杂源离子注入；
(7) 进行侧墙的淀积与刻蚀；
(8) 使用光刻胶遮盖N型多晶硅栅和P型扩散区，进行源漏离子注入形 成P型多晶硅栅和源漏极；
(9) 去除光刻胶。
本发明还提供一种高压PMOS晶体管，包括高压N阱衬底；在所述衬底 上形成有栅氧化层；而在所述衬底内形成有P型源区、P型漏区、P型扩散区 和P型埋沟，所述P型扩散区被形成在P型漏区、P型埋沟和栅氧化层之间； 在所述栅氧化层上形成有多晶硅栅，所述多晶硅栅由P型多晶硅栅和N型多 晶硅栅组成，其中所述P型多晶硅栅被形成在接近P型源区的方向上。
本发明采用了上述技术方案，具有如下有益效果，即通过在常规的高 压PMOS晶体管的制造工艺中，加入针对源侧多晶硅栅的P型离子注入，使得 PMOS晶体管的部分多晶硅栅被掺杂成P型，剩下部分则维持N型，从而解决 了高压PMOS晶体管的击穿电压和饱和电流之间无法同时取得较高性能的矛 盾；而且，在制造过程中通过改变多晶硅栅中N型和P型部分的长度比例， 还可调节高压PMOS的饱和电流，从而获得不同的特性的PMOS晶体管。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1示出了现有技术中的高压PMOS晶体管的剖面结构图2示出了进行高压N阱和P型埋沟离子注入的硅片剖面结构图3示出了进行轻掺杂的P型扩散区离子注入的硅片剖面结构图； 图4示出了进行栅氧化层的淀积后的硅片剖面结构图5示出了进行N型掺杂的多晶硅栅淀积后的硅片剖面结构图6示出了进行多晶硅栅和栅氧化层刻蚀后的硅片剖面结构图7示出了进行自对准得轻掺杂源离子注入后的硅片剖面结构图;
图8示出了进行侧墙的淀积与刻蚀后的硅片剖面结构图9示出了形成了 P型多晶硅栅和源漏极后的硅片剖面结构图10示出了本发明所述高压PMOS晶体管的剖面结构图。
具体实施例方式
本发明所述的高压PM0S晶体管的制造方法如下
如图2到图10为根据本发明所述制造高压PM0S晶体管方法的剖面结 构图，具体地，图10为根据本发明所述制造高压PMOS晶体管方法制造而 成的一高压PMOS晶体管的剖面结构图。参照图2至图10，本发明所述高 压PM0S晶体管的制造方法的具体步骤如下
首先，如图2所示，在高压N阱衬底的整个表面上进行P型埋沟离子 注入；
然后，如图3所示，在高压N阱衬底上进行轻掺杂的P型扩散区离子 注入，形成P型扩散区，从而达到提高晶体管的击穿电压的目的；
第三步，如图4所示，在高压N阱衬底的整个表面上淀积一层栅氧化
层；
第四步，如图5所示，对整个硅片进行N型掺杂的多晶硅栅淀积，从 而在栅氧化层上形成了一层N型多晶硅栅； 第五步，如图6所示，对N型多晶硅栅和栅氧化层进行刻蚀；
第六步，如图7所示，对整个硅片进行自对准的轻掺杂源离子注入， 从而在衬底上形成P型源区；
第七步，如图8所示，进行侧墙的淀积与刻蚀；
第八步，利用光刻胶遮盖N型多晶硅栅和P型扩散区，进行源漏离子 注入，形成P型多晶硅栅和P型漏区。这时，由于在源端方向的多晶硅栅 中形成了 P型多晶硅，可使得晶体管的驱动电流得到进一步的提高。而且， 通过在注入过程中调节P型多晶硅的长度，且使其与N型多晶硅栅的长度 之比保持在20% 50%的范围内时，可调节PMOS晶体管的饱和电流，从而 取得具有各种不同特性的高压PM0S晶体管，而且这时的PM0S晶体管可解 决击穿电压和饱和电流之间无法同时取得较高性能的矛盾。
第九步，去除光刻胶，完成晶体管的制造。参照图10，最终制造而 成的PMOS晶体管结构如下包括高压N阱衬底；而在所述衬底上形成有 栅氧化层；而在所述衬底内形成有P型源区、P型漏区、P型扩散区和P 型埋沟，其中所述P型埋沟、P型源区和P型漏区的结构是非对称的，而 所述P型扩散区则形成于P型漏区、P型埋沟和栅氧化层之间；在所述栅 氧化层上形成有多晶硅栅,所述多晶硅栅由P型多晶硅栅和N型多晶硅栅 组成，其中所述P型多晶硅栅被形成于接近P型源区的方向上，其与所述 N型多晶硅栅的长度之比在20% 50%的范围内。
综上所述，本发明通过在常规的高压PMOS晶体管的制造工艺中，加 入针对源侧多晶硅栅的P型离子注入，使得PM0S晶体管的部分多晶硅栅 被掺杂成P型，而剩下部分则维持N型。由此，P型多晶硅栅所控制的沟
道部分为耗尽沟道，其阈值电压为正电压；N型多晶硅栅所控制的则是增 强沟道，其阈值电压为负电压；而高压PMOS的阈值电压保持不变。因此， 当栅上加上负电压时，真正控制的是增强沟道部分，而耗尽沟道处于常通 状态，这就等效为高压PMOS有效沟道的长度减小了，由此驱动电流得到 了提升。而且，由于本发明中的源漏区、扩散区和沟道区都保持不变，因 此晶体管的击穿电压特性并没有受到影响。本发明所述高压PMOS晶体管 还可通过在20% 50%的范围内改变多晶硅栅的N型和P型部分的长度比 例，来调节高压PMOS的饱和电流，而不需要调节其它任何工艺步骤。由 此解决了高压PMOS的击穿电压和饱和电流之间的矛盾。而且，本发明所 述方法还可通过改变多晶硅栅中N型和P型部分的长度比例，来调节高压 PMOS的饱和电流，从而获得不同的特性的PM0S晶体管。
权利要求
1、一种高压PMOS晶体管的制造方法，包括(1)进行高压N阱和P型埋沟离子注入；(2)进行轻掺杂的P型扩散区离子注入；(3)进行栅氧化层的淀积；(4)进行N型掺杂的多晶硅栅淀积；(5)进行多晶硅栅和栅氧化层刻蚀；(6)进行自对准的轻掺杂源离子注入；(7)进行侧墙的淀积与刻蚀；其特征在于，还包括(8)使用光刻胶遮盖N型多晶硅栅和P型扩散区，进行源漏离子注入形成P型多晶硅栅和源漏极；(9)去除光刻胶。
2、 根据权利要求l所述的高压PMOS晶体管的制造方法，其特征在于， 根据要求获得的PMOS晶体管特性的不同，可在执行步骤(8)时，应在与所 述N型多晶硅栅的长度之比在20% 50%的范围内调节所述P型多晶硅栅的长度。
3、 一种高压PMOS晶体管，包括高压N阱衬底；在所述衬底上形成有 栅氧化层；而在所述衬底内形成有P型源区、P型漏区、P型扩散区和P型埋 沟，所述P型扩散区被形成在P型漏区、P型埋沟和栅氧化层之间；在所述栅 氧化层上形成有多晶硅栅，其特征在于，所述多晶硅栅由P型多晶硅栅和N 型多晶硅栅组成，其中所述P型多晶硅栅被形成在接近P型源区的方向上。
4、根据权利要求3所述的高压PM0S晶体管，其特征在于，所述P型多晶硅栅与N型多晶硅栅的长度之比在范围20% 50%之内。
全文摘要
本发明公开了一种高压PMOS晶体管及其制造方法，可解决高压PMOS晶体管的击穿电压和饱和电流之间无法同时取得较高性能的矛盾。所述制造方法包括进行高压N阱和P型埋沟离子注入；进行轻掺杂的P型扩散区离子注入；进行栅氧化层的淀积；进行N型掺杂的多晶硅栅淀积；进行多晶硅栅和栅氧化层刻蚀；进行自对准的轻掺杂源离子注入；进行侧墙的淀积与刻蚀；使用光刻胶遮盖N型多晶硅栅和P型扩散区，进行源漏离子注入形成P型多晶硅栅和源漏极；去除光刻胶。所述高压PMOS晶体管包括多晶硅栅，由各占一定长度比例的N型多晶硅栅和P型多晶硅栅组成。
文档编号H01L21/336GK101183648SQ20061011829
公开日2008年5月21日 申请日期2006年11月13日 优先权日2006年11月13日
发明者钱文生 申请人:上海华虹Nec电子有限公司