专利名称：一种单层多晶硅栅可编程器件及其形成方法
技术领域：
本发明涉及一种半导体集成电路中编程器件的设计与制造技术，特别 涉及一种单层多晶硅栅可编程器件及其形成方法。
背景技术：
随着半导体集成电路(ic)的不断发展，目前在许多逻辑电路和高压 工艺应用中(诸如LCD-Driver等)，常常需要用到一次可编程存储器件
(OTP, One-Time-Programmable )或多次可编程存储器件(MTP ， Muti-Time-Programmable)。但目前的OTP或MTP基本上采用的是类似 EEPROM的双层多晶硅栅的结构或在存储器晶体管外、另加编程所需的高 压结构构成，所以存在结构复杂、工艺难度大、面积较大等缺点。而在实 际工艺应用中所需的MTP/OTP容量常常比较小，因此，业界均希望在不改 变现有工艺的前提下，通过器件设计来达到嵌入MTP/OTP的效果。如图l 所示，传统的单层多晶硅栅MTP/OTP—般由高压编程区域、存储器晶体管 和晶体管电容区三部分组成，其中1、预埋注入区，2、有源区，3、多 晶硅栅，4、高压编程区，5、存储器晶体管，6、晶体管电容区。该三部 分分别主要控制实现编程、数据读出和多晶硅浮栅控制的功能。而其他传 统的类似EEPR0M等MTP/0TP结构均为业内同行所熟悉，这里不再赘述。
发明内容
本发明要解决的技术问题是提供一种单层多晶硅栅可编程器件及其 形成方法，达到容量较小MTP/0TP的成功嵌入。
为解决上述技术问题，本发明提出了一种单层多晶硅栅可编程器件， 包括存储器晶体管和晶体管电容区，且在存储器晶体管的源区或漏区形成 高压偏移注入部，高压偏移注入部与多晶硅栅有交叠区域。上述可编程器
件为MTP或OTP，存储器晶体管为逻辑晶体管。
为解决上述技术问题，本发明还提出了一种上述单层多晶硅栅可编程 器件的方法，即在存储器晶体管的源区或漏区利用高压工艺中的偏移注入 形成高压偏移注入部，并形成与多晶硅浮栅的交叠区域，且将高压偏移注 入部的晶体管源区或漏区形成一个能耐高压的结，并利用交叠区域作为编 程时电子或空穴进出多晶硅浮栅的隧穿区，实现多次或一次可变成的 MTP/0TP器件。
本发明通过改变器件设计，并在制造时利用现有高压工艺中的高压偏 移注入(Offset implant),在低压逻辑晶体管的源区或漏区形成可印加 高压的二极管结，作为MTP/OTP器件的源区或漏区，从而实现了MTP/OTP 的成功嵌入。
图1是传统的单层多晶硅栅MTPZOTP器件设计结构示意图2是本发明一个具体实施例MTP/0TP器件设计结构示意附图标记1、预埋注入区，2、有源区，3、多晶硅栅，4、高压编程
区，5、存储器晶体管，6、晶体管电容区，7、高压注入区，8、有源区，
9、多晶硅栅，10、存储器晶体管，11、晶体管电容区。
具体实施例方式
下面结合附图和具体实施例对本发明作进一步详细的说明。
本发明的原理:本发明设计与制造中都利用了现有高压工艺中的高压 偏移注入在存储器晶体管的源区或漏区形成与多晶硅浮栅有交叠的区域。 以将整个高压偏移注入部的晶体管源区或漏区变成一个能耐高压的结。并 利用该交叠区代替图1中所示的高压编程区，从而达到保持现有高压工艺 不变、不用追加任何额外工艺的条件下达到MTP的成功嵌入技术。
本发明
是完全基于目前的工艺条件的基础上提出的改进。
实施例
如图2所示，是本发明的一个具体实施例中MTP/OTP器件设计结构示意 图，其中7、高压注入区，8、有源区，9、多晶硅栅，10、存储器晶体管， 11、晶体管电容区。图2中结构的特点是利用高压工艺中的高压偏移注入在 存储器晶体管的源区或漏区形成与多晶硅浮栅有交叠的区域，以将整个高 压偏移注入部的晶体管源区或漏区变成一个能耐高压的结，并利用该交叠 区代替图例l中所示的高压编程区，从而实现结构简单、面积减少、编程效 果良好的嵌入式MTP/OTP。对应于该实施例新的器件设计和结构，在制造工 艺中，本实施例可适用于使用高压偏移注入的绝大部分高压工艺且不需要 改变现有工艺的流程(也可用于普通逻辑工艺中，仅需追加一次注入工艺)。 通过图例2所示的版图结构，在逻辑器件的源区或漏区利用偏移注入，形成 与多晶硅浮栅有交叠的区域，将整个高压偏移注入部的晶体管源区或漏区 变成一个能耐编程所需的高压结。并利用该交叠区(代替图例l中所示的高 压编程区)，作为编程时电子或空穴进出多晶硅浮栅的隧穿区，实现多次或 一次颗变成的MTP/OTP器件。
本发明与传统的MTP/OTP相比，具有以下优点保持现有高压工艺不变，不用追加任何额外工艺；单层多晶硅栅的简单结构；不需另外制作编 程所需的高压结构与相应的高压隔离区，单体面积大幅减小;编程效果好; 而且工艺简单，开发成本低。综上所述，本发明在保持现有高压工艺不变、 不用追加任何额外工艺的条件下，实现结构简单、面积减少、编程效果良 好的嵌入式MTP/0TP技术。
权利要求
1、一种单层多晶硅栅可编程器件，其特征在于，包括存储器晶体管和晶体管电容区，且在所述存储器晶体管的源区或漏区形成高压偏移注入部，所述高压偏移注入部与多晶硅栅有交叠区域。
2、 根据权利要求l所述的单层多晶硅栅可编程器件，其特征在于，所 述可编程器件为MTP或OTP，所述存储器晶体管为逻辑晶体管。
3、 一种形成权利要求2的单层多晶硅栅可编程器件的方法，其特征在 于，在所述存储器晶体管的源区或漏区利用高压工艺中的高压偏移注入形 成高压偏移注入部，并形成与多晶硅浮栅的交叠区域，且将高压偏移注入 部的晶体管源区或漏区形成一个能耐高压的结，并利用所述交叠区域作为 编程时电子或空穴进出多晶硅浮栅的隧穿区。
全文摘要
本发明公开了一种单层多晶硅栅可编程器件及其形成方法，该器件包括存储器晶体管和晶体管电容区，且在存储器晶体管的源区或漏区形成高压偏移注入部，高压偏移注入部与多晶硅栅有交叠区域。上述可编程器件为MTP或OTP，存储器晶体管为逻辑晶体管。为制造上述器件，可在存储器晶体管的源区或漏区利用高压工艺中的偏移注入形成高压偏移注入部，并形成与多晶硅浮栅的交叠区域，且将高压偏移注入部的晶体管源区或漏区形成一个能耐高压的结，并利用交叠区域作为编程时电子或空穴进出多晶硅浮栅的隧穿区，实现多次或一次可变成的MTP/OTP器件。本发明实现了容量较小MTP/OTP的成功嵌入。
文档编号H01L27/115GK101197376SQ20061011903
公开日2008年6月11日 申请日期2006年12月4日 优先权日2006年12月4日
发明者徐向明, 龚顺强 申请人:上海华虹Nec电子有限公司