专利名称：导体屏蔽图案以及具有电感元件的半导体结构的制作方法
技术领域：
本发明涉及半导体结构，且特别涉及导体屏蔽图案(shielding pattem)以 及具有电感元件(inductor device)的半导体结构。
背景技术：
在集成电路中，电感元件是一种重要的元件，这些电感元件样式一般为 圆形或方形的螺旋状金属线圈，而且这些电感元件的应用范围相当地广泛。 就高频应用领域来说，该领域对电感元件的质量要求较高，即应用在此领域 的电感元件具有较高的质量因子Q值。上述Q值的定义如下Q = 0xL/R (1) 其中oo o为电感元件之共振角频率(resonant angular frequency), R为电感元件 的电阻，而L为金属线圈的电感值。由于电感元件大多很接近硅基底，因此 在使用高频元件的高频率下，硅基底会变成导体而导致消耗大量的能量并使 电感元件的质量降低。所以，为解决上述问题并提升电感元件的质量与其Q值，发展出一种方 法，是利用导体层的屏蔽效应来阻隔基底与电感元件，如美国专利US 5,760,456。在这件专利中提到，因为有一层位于电感元件与基底间的导体层， 所以可排除基底电阻(resistance)Rsub对电感元件的影响，同时藉由从导体层 上的电场终止处(termination)到基底接地(ground)的低电阻路径，来有效地取代Rsub°然而，由于目前的电感元件图案大多采用螺旋状，所以容易在导体层中诱发涡电流(eddy current)。随之而来的问题就是当导体层极为接近电感元件 时，导体层中的涡电流会妨碍并抵消螺旋状电感元件所产生的磁场，导致螺 旋状电感元件的电感(inductance)降低，并因而增加寄生电容(parasitic capacitance)C0X。因此，美国专利US 5,760,456又提出另 一种防止涡电流产生的导体图案。 这种导体图案是将原本整面的导体层改良为不规则图案或是不成回路的梳4 状图案。近来，又发展出一种利用导体屏蔽图案来阻隔电感元件与硅基底的设计，如美国专利US 6,593,838，图1为这篇专利所提出用于电感元件的一种 导体屏蔽图案的结构俯视图。请参照图1，美国专利US 6,593,838的导体屏蔽图案100是一种夹在电 感元件和硅基底之间的单层导体图案，且其设计是以辐射状的结构为主，且 导体屏蔽图案100仅在图案中央有一个交会点110,而不会有任何一条线路 是闭合的回路。另外，在美国专利US 6,593,838中有提及双层的导体屏蔽图案，如图2A、 2B和2C，其为另 一种用于电感元件的导体屏蔽图案的结构俯视图。请参照图2A，这种双层的导体屏蔽图案是先用十字型的导体材料作为 主干200。然后，请参照图2B,可以选择分隔开的另一种导体材料作为辐射 支干210。或者，请参照图2C,选择连接在中央交会点220的另一种导体材 料作为辐射支干230。不过为了更进一步提升电感元件的质量与其Q值，上述导体屏蔽图案的 结构还有改良的空间。发明内容本发明的目的就是在提供一种导体屏蔽图案，可提升电感元件的质量与 其Q值。本发明的再一目的是提供一种具有电感元件的半导体结构，具备较高的 Q值。本发明提出一种导体屏蔽图案，用于屏蔽电感元件。这种导体屏蔽图案 包括多条导体层与扩散区。导体层位于基底上，而扩散区则位于基底内，其 中各条导体层与各条扩散区互相交错配置，且这些导体层与扩散区均为开放 端(free end)。根据本发明的优选实施例所述导体屏蔽图案，上述导体层与扩散区的配 置方式可以是边对边(edgetoedge)、互相间隔一定距离或者是两两部分重叠。根据本发明的优选实施例所述导体屏蔽图案，上述导体层的材料包括多 晶硅或金属，例如铜、金、镍、铝、鴒等。根据本发明的优选实施例所述导体屏蔽图案，还包括第一金属导线与第
二金属导线。第一金属导线位于导体层上并连接每条导体层；而第二金属导 线则位于扩散区上并连接每个扩散区。其中导体层及与其相连的第一金属导 线组成的图案均为开放端，而扩散区及与其相连的第二金属导线组成的图案 也都是开》文端。本发明还提出一种具有电感元件的半导体结构，包括基底、电感元件、 导体屏蔽图案以及绝缘层。电感元件位于基底上，而导体屏蔽图案则位于电 感元件底下，用于屏蔽上述电感元件，其中导体屏蔽图案包括多条导体层与 扩散区。而导体层位于基底上，扩散区则位于基底内，其中各条导体层与各 条扩散区互相交错配置，且这些导体层与扩散区均为开放端。此外，绝缘层 位于导体屏蔽图案与电感元件之间。才艮据本发明优选实施例所述的半导体结构，上述电感元件包括圆形螺旋 式电感元件或方型螺旋式电感元件。根据本发明优选实施例所述的半导体结构，上述导体层与扩散区的配置 方式可以是边对边、互相间隔一定距离或者是两两部分重叠。才艮据本发明优选实施例所述的半导体结构，上述导体层的材料包括多晶 硅或金属，例如铜、金、镍、铝、钨等。根据本发明优选实施例所述的半导体结构，还包括多条金属导线，分别 位于导体层和扩散区上并分别连接导体层和扩散区。其中，导体层及与其相连的金属导线组成的图案均为开放端，而扩散区及与其相连的金属导线组成 的图案也都是开放端。本发明因采用互相交错配置的导体层和扩散区作为屏蔽电感元件的导 体屏蔽图案，因此可以进一步降低硅基底对电感元件所造成的导磁干扰，以 提高芯片效能。同时，这种导体屏蔽图案几乎不会产生涡电流，所以可避免 电感元件的电感降低，并且降低寄生电容。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优 选实施例，并配合所附图式，作详细说明如下。
图1为已知用于电感元件的一种导体屏蔽图案的结构俯视图。图2A至图2C为已知用于电感元件的另一种导体屏蔽图案的结构俯视图。
图3A是根据本发明一优选实施例的一种导体屏蔽图案的结构俯视图。 图3B是图3A的B-B线段的剖面示意图。 图3C是图3A的C部份放大示意图。 图4与图5分别为图3B的两种变形。图6A是根据本发明的另一优选实施例的一种半导体结构的俯视图。 图6B是图6A的B-B线段的剖面示意图。图7是本发明与其它两种已知导体屏蔽图案的频率与Q值的比较曲线附图标记说明100、 300、 400、 500、 620:导体屏蔽图案110、 220:交会点210、 230:支干304、 404、 504、 624:扩散区310、 410、 510、 600:基底630:绝纟彖层200:主干302、 402、 502、 622:导体层 306、 640:金属导线 610:电感元件 d:距离具体实施方式
图3A是根据本发明的一优选实施例的一种导体屏蔽图案的结构俯视 图，图3B是图3A的B-B线段的剖面示意图。而图3C是图3A的C部份放 大示意图。请同时参照图3A、 3B与3C，本实施例的导体屏蔽图案300是用于屏 蔽电感元件(未示出)。这种导体屏蔽图案300是由多条互相交错配置的导体 层302与扩散区304构成，上述导体层302的材料为例如多晶硅或金属，例 如铜、金、镍、铝、鴒等。导体层302位于基底310上，而扩散区304则位 于基底310内，其中导体层302与扩散区304均为开放端(freeend)。另外， 本实施例的导体屏蔽图案300还可包括多条金属导线306，分别位于导体层 302和扩散区304上并分别连接每一条导体层302和每一条扩散区304,且 这些金属导线306可以是目前半导体组件中用来作为栅极、源极与漏极的导 线的第一层金属层(又称为"Metal 1"),或是外加的一层金属层。而且，这 些金属导线306及其分别连接的每条导体层302与扩散区304组成的图案同
样是开放端。在这个实施例中，导体层302与扩散区304的配置方式是互相 间隔一小段距离d。此外，请参照图4与图5，其分别为图3B的两种变形。在图4中，导 体层402与扩散区404的优选配置方式是边对边(edge to edge)。而在图5中， 导体层502与扩散区504则是两两部分重叠。图6A是根据本发明的另一优选实施例的一种半导体结构的俯视图，图 6B则是图6A的B-B线段的剖面示意图。请同时参照图6A和图6B，这个实施例的半导体结构包括基底600、位 于基底600上的电感元件610、导体屏蔽图案620以及绝缘层630,上述电 感元件610例如像本图是圓形螺旋式电感元件或也可以是方型螺旋式电感元 件。而导体屏蔽图案620则位于电感元件610底下，用于屏蔽上述电感元件 610，其中导体屏蔽图案620包括多条导体层622与扩散区624。而导体层 622位于基底600上，扩散区624则位于基底600内，其中各条导体层622 与各条扩散区624互相交错配置，且导体层622与扩散区624均为开放端。 此外，绝缘层630位于导体屏蔽图案620与电感元件610之间。此外，上述 导体层622与扩散区624的配置方式可以如本图是边对边；或者互相间隔一 定距离或两两部分重叠。为证实本发明的结构确有其功效，请见图7。图7是本发明(如图3A)与 其它两种已知导体屏蔽图案的频率与Q值的比较曲线图。其中，其它两种导 体屏蔽图案如图3A所示，但一种是只用单一材料(多晶硅)的导体屏蔽图案、 另一种则是只用扩散区作为导体屏蔽图案。从图7可知，本发明的最高Q值高于另外两种只用单一材料的导体屏蔽 图案的最高Q值。因此，本发明确实能更进一步地提高电感元件的Q值。综上所述，在本发明的导体屏蔽图案中，因采用互相交错配置的导体层 和扩散区，因此不但可降低基底对电感元件造成的导磁干扰，以提高电感元 件的Q值；同时，这种导体屏蔽图案几乎不会产生涡电流，所以可避免电感 元件的电感降低，并且降低寄生电容。虽然已经通过优选实施例如上所述地揭露了本发明，但这些优选实施例 并非用于限定本发明，本领域技术人员，在不脱离本发明的精神和范围的情 况下，应可作细微的更动与润饰，因此本发明的保护范闺应由权利要求书所 界定者的范围为准。
权利要求
1.一种导体屏蔽图案，用于屏蔽电感元件，该导体屏蔽图案包括多条导体层，位于基底上；以及多条扩散区，位于所述基底内，其中各所述导体层与各所述扩散区互相交错配置，且所述导体层与所述扩散区均为开放端。
2. 如权利要求1所述的导体屏蔽图案，其中各所述导体层与各所述扩散 区的配置方式是边对边。
3. 如权利要求1所述的导体屏蔽图案，其中各所述导体层与各所述扩散 区互相间隔一定距离。
4. 如权利要求1所述的导体屏蔽图案，其中各所述导体层与各所述扩散 区有部分重叠。
5. 如权利要求1所述的导体屏蔽图案，其中所述导体层的材料包括多晶珪或金属。
6. 如权利要求5所述的导体屏蔽图案，其中所述导体层的材料包括铜、 金、镍、铝或钨。
7. 如权利要求1所述的导体屏蔽图案，还包括第一金属导线，位于所述导体层上，并连接所述导体层，且所述导体层 与所述第一金属导线组成的图案均为开放端；以及第二金属导线，位于所述扩散区上，并连接所述扩散区，且所述扩散区 与所述第二金属导线组成的图案均为开放端。
8. —种具有电感元件的半导体结构，包括 基底；电感元件，位于所述基底上；导体屏蔽图案，位于所述电感元件底下，用于屏蔽所述电感元件，其中 所述导体屏蔽图案包括 多条导体层；以及多条扩散区，位于所述基底内，其中各所述导体层与各所述扩散区互相 交错配置，且所述导体层与所述扩散区均为开放端；绝缘层，位于所述导体屏蔽图案与所述电感元件之间。
9. 如权利要求8所述的具有电感元件的半导体结构，其中所述电感元件 包4舌圆形螺:旋式电感元件或方型螺i走式电感元件。
10. 如权利要求8所述的具有电感元件的半导体结构，其中各所述导体 层与各所述扩散区的配置方式是边对边。
11. 如权利要求8所述的具有电感元件的半导体结构，其中各所述导体层与各所述扩散区互相间隔 一定距离。
12. 如权利要求8所述的具有电感元件的半导体结构，其中各所述导体 层与各所述扩散区有部分重叠。
13. 如权利要求8所述的具有电感元件的半导体结构，其中所述导体层 的材料包括多晶硅或金属。
14. 如权利要求13所述的具有电感元件的半导体结构，其中所述导体层 的材料包括铜、金、镍、铝或鴒。
15. 如权利要求8所述的具有电感元件的半导体结构，还包括第一金属导线，位于所述导体层上，并连接所述导体层，且所述导体层 与所述第一金属导线组成的图案均为开放端；以及第二金属导线，位于所述扩散区上，并连接所述扩散区，且所述扩散区 与所述第二金属导线组成的图案均为开放端。
全文摘要
本发明公开了一种导体屏蔽图案，用于屏蔽电感元件。这种导体屏蔽图案包括多条导体层与扩散区。导体层位于基底上，而扩散区则位于基底内，其中各条导体层与各条扩散区互相交错配置，且这些导体层与扩散区均为开放端。
文档编号H01L23/552GK101131998SQ20061012155
公开日2008年2月27日 申请日期2006年8月22日 优先权日2006年8月22日
发明者曾华洲, 梁其翔, 洪建州, 范政文, 陈佑嘉 申请人:联华电子股份有限公司