专利名称：闪速存储器件的制造方法
技术领域：
本发明总体上涉及闪速存储器件的制造方法，其中，在形成具有SONOS(硅/氧化物/氮化物/氧化物/硅)结构的栅极时，形成达到预定厚度的第一多晶硅层(即用于控制栅极的多晶硅层的一部分)，执行用于暴露单元之间的场氧化物层的蚀刻过程，埋入绝缘层或形成绝缘层间隔体，并且形成第二多晶硅层，由此防止写入干扰(program disturbance)。
背景技术：
闪速存储器是一种即使断电也能保持存储于其中的信息的非易失性存储器，闪速存储器大致分为NOR型和NAND型。
NOR闪速存储器要求每两个单元具备一个接触。NOR闪速存储器不宜进行高水平的集成，但是由于其单元电流高，因而符合高速应用的要求。NAND闪速存储器由于单元电流低，因而可能不适于高速应用，但是，由于若干单元共享一个接触，因此其适于高水平集成。于是，最近有人将NAND闪速存储器应用到了数字静物摄像机(still camera)等当中，使得NAND闪速存储器成为了备受关注的下一代存储器。
普通闪速存储器单元具有在半导体衬底上依次层压隧道氧化物层、浮置栅极、栅极介电层和控制栅极的结构。通过向浮置栅极内注入电子或从其中引出电子而执行写入和擦除操作。闪速存储器单元就是所谓的“浮置栅极存储器”。
由于电压分割耦合(voltage-divided coupling)法和IPO(互聚氧化物，inter-poly oxide)结构的影响，浮置栅极存储器可能在尺寸上受到限制。最近，解决了浮置栅极存储器的尺寸缩小受到制约的问题的，具有SONOS(硅/氧化物/氮化物/氧化物/硅)结构的非易失性存储器成为了关注焦点。
具有SONOS结构的非易失性存储器利用了氧化物层和氮化物层之间的电势差。其对应于这样的原理即使在断电的情况下，在氮化物层内俘获的电子也会在与紧挨着的下部氧化物层之间的势垒的作用下保持其非易失特性，而不会丢失。
通过施加电压执行写入操作，电子通过所述电压能够隧穿所述氮化物层之下的薄氧化物层。差分放大器对根据写入由晶体管的阈值电压差引起的驱动电流差进行分类，以这种方式执行读取操作。
但是，在上述具有常规SONOS结构的栅极内，在跳越(hopping)现象的影响下，在氮化物层内俘获的电子将流入相邻栅极的氮化物层内。于是，由于电子引起了包括写入扰动在内的不符合要求的结果而导致了问题的产生。
发明内容
本发明涉及一种闪速存储器件的制造方法，其中在形成具有SONOS结构的栅极时，形成达到预定厚度的第一多晶硅层(即用于控制栅极的多晶硅层的一部分)，执行用于暴露单元之间的场氧化物层的蚀刻过程，埋入绝缘层或形成绝缘层间隔体，并形成第二多晶硅层，由此防止写入干扰。
在本发明的一个实施例中，提供了一种制造闪速存储器件的方法。在半导体衬底上形成达到预定厚度的第一氧化物层、氮化物层、第二氧化物层和第一多晶硅层，所述第一多晶硅层是用于控制栅极的多晶硅层的一部分。执行形成栅极图案的第一蚀刻过程。在整个表面上形成绝缘层。实施第二蚀刻过程，从而在每一栅极图案的两个侧壁上形成绝缘层分隔体，同时暴露所述第一多晶硅层。在整个表面上形成用于控制栅极的第二多晶硅层。所述预定厚度可以处于大约100到大约500的范围内。
在本发明的另一个实施例中，提供了一种制造闪速存储器件的方法。在半导体衬底上形成达到预定厚度的第一氧化物层、氮化物层、第二氧化物层和第一多晶硅层，所述第一多晶硅层是用于控制栅极的多晶硅层的一部分。执行形成栅极图案的第一蚀刻过程。在整个表面上形成绝缘层。执行化学机械抛光(CMP)过程，之后在整个表面上形成用于所述控制栅极的第二多晶硅层。
所述第一氧化物层可以是通过利用化学湿式氧化工艺或原子团氧化工艺对所述半导体衬底进行氧化形成的氧化硅(SiO2)层。所述第二氧化物层可以是具有高介电常数的氧化物层。
在形成所述绝缘层时，可以将所述绝缘层的高度H设置为是所述栅极图案之间的距离W的大约两倍到大约四倍。
可以执行CMP过程，直到使所述第一多晶硅层保持大约50到大约100的高度。
通过参考下文结合附图的详细说明，本发明将得到更好的理解，同时对本发明的更为完备的评价也将变得显而易见，在附图中，以类似的附图标记表示相同或类似的部件，在附图中图1A到图1C是说明根据本发明的一个实施例闪速存储器件的制造方法的横截面图；以及图2是根据本发明另一实施例的闪速存储器件的最终横截面图。
具体实施例方式
现在，将参考附图联系某一实施例详细说明本发明。
图1A到图1C是说明根据本发明的一个实施例闪速存储器件的制造方法的横截面图。
参考图1A，在半导体衬底100的预定区域内形成沟槽。在沟槽内形成界定有源区和隔离区的场氧化物层102。在整个表面上形成达到预定厚度的第一氧化物层104、用于浮置栅极的氮化物层106、第二氧化物层108和第一多晶硅层110(即用于控制栅极的多晶硅层的一部分)。
第一氧化物层104可以包括氧化硅层(SiO2)，所述氧化硅层是通过利用化学湿式氧化工艺或原子团(radical)氧化工艺对半导体衬底100进行氧化形成的。
氮化物层106可以包括氮化硅层(Si3N4)，所述氮化硅层是通过原子层淀积(ALD)、等离子体增强ALD、化学气相淀积(CVD)或快速热退火(RTP)法之一形成的。
可以采用原子层淀积(ALD)、等离子体增强ALD、化学气相淀积(CVD)或快速热退火(RTP)法中的任何一种，在大约200℃到大约1000℃的温度下，利用具有高介电常数的氧化物层(例如Al2O3、HfO2、ZrO3、Al2O3-HfO2混合物、SrTiO3、La2O3、SrTiO3、BaTiO3)形成第二氧化物层108。
所形成的第一多晶硅层110可以具有大约100到大约500的厚度。
参考图1B，在位于半导体衬底100的有源区上的第一多晶硅层110上形成光致抗蚀剂层(未示出)。之后，执行曝光和显影过程，从而依次蚀刻位于半导体衬底100的隔离区上的第一多晶硅层110、第二氧化物层108、氮化物层106和第一氧化物层104，由此暴露场氧化物层102，并相应地形成栅极图案。剥去光致抗蚀剂层(未示出)。
在整个表面上形成绝缘层112。可以将绝缘层112的高度H设置为是栅极图案之间的距离W的大约两倍到大约四倍。
参考图1C，执行毯式蚀刻工艺(例如干法蚀刻工艺)来蚀刻绝缘层112。这时，将蚀刻目标设置为使绝缘层112具有某种程度的厚度，从而在接下来的清洁过程中彻底剥除第一多晶硅层110上的绝缘层112。在接下来的清洁过程之后，将场氧化物层102上的绝缘层112的高度设置为与栅极图案的侧壁的高度基本相同。相应地，在每一栅极图案的两个侧壁上均形成了绝缘层(112)分隔体。在整个表面上形成用于控制栅极的第二多晶硅层114。
图2是根据本发明另一实施例的闪速存储器件的最终横截面图。
参考图2，在半导体衬底200的预定区域内形成沟槽。在沟槽内形成界定有源区和隔离区的场氧化物层202。在整个表面上形成达到预定厚度的第一氧化物层204、用于浮置栅极的氮化物层206、第二氧化物层208和第一多晶硅层210(即用于控制栅极的多晶硅层的一部分)。
第一氧化物层204可以包括氧化硅层(SiO2)，所述氧化硅层是通过利用化学湿式氧化工艺或原子团氧化工艺对半导体衬底200进行氧化形成的。
氮化物层206可以包括氮化硅层(Si3N4)，所述氮化硅层是通过原子层淀积(ALD)、等离子体增强ALD、化学气相淀积(CVD)或快速热退火(RTP)法之一形成的。
可以采用原子层淀积(ALD)、等离子体增强ALD、化学气相淀积(CVD)或快速热退火(RTP)法中的任何一种，在大约200℃到大约2000℃的温度下，利用具有高介电常数的氧化物层(例如Al2O3、HfO2、ZrO3、Al2O3-HfO2混合物、SrTiO3、La2O3、SrTiO3、BaTiO3)形成第二氧化物层208。
所形成的第一多晶硅层210可以具有大约200到大约500的厚度。
在位于半导体衬底200的有源区上的第一多晶硅层210上形成光致抗蚀剂层(未示出)。之后，执行曝光和显影过程，从而依次蚀刻位于半导体衬底200的隔离区上的第一多晶硅层210、第二氧化物层208、氮化物层206和第一氧化物层204，由此暴露场氧化物层202，并相应地形成栅极图案。剥去光致抗蚀剂层(未示出)。
在整个表面上形成绝缘层212。可以将绝缘层212的高度设置为是栅极图案之间的距离的大约两倍到大约四倍。
执行CMP，使得第一多晶硅层210保持大约50到大约100的高度。在整个表面上形成用于控制栅极的第二多晶硅层214。
如上所述，根据本发明，在形成具有SONOS结构的栅极时，形成具有预定厚度的第一多晶硅层(即用于控制栅极的多晶硅层的一部分)，执行用于暴露单元之间的场氧化物层的蚀刻过程，埋入绝缘层或形成绝缘层间隔体，并形成第二多晶硅层。从而能够防止写入干扰。
尽管已经结合当前被认为是实际的示范性实施例的内容对本发明进行了描述，但是，应当理解本发明不限于所公开的实施例，反之，本发明意在涵盖落在权利要求的精神和范围内的各种修改和等同设置。
权利要求
1.一种闪速存储器件的制造方法，所述方法包括在半导体衬底上形成达到预定厚度的第一氧化物层、氮化物层、第二氧化物层和第一多晶硅层，所述第一多晶硅层是控制栅极的一部分；执行第一蚀刻过程，以形成栅极图案；在整个表面上形成绝缘层；执行第二蚀刻过程，从而在每一栅极图案的两个侧壁上形成绝缘层分隔体，同时暴露所述第一多晶硅层；以及在整个表面上形成用于所述控制栅极的第二多晶硅层。
2.根据权利要求1所述的方法，其中，所述预定厚度处于大约100到大约500的范围内。
3.根据权利要求1所述的方法，其中，所述第一氧化物层是通过利用化学湿式氧化工艺或原子团氧化工艺对所述半导体衬底进行氧化形成的氧化硅层。
4.根据权利要求1所述的方法，其中，所述氮化物层是通过原子层淀积、等离子体增强原子层淀积、化学气相淀积或快速热退火工艺中的任何一种方法形成的氮化硅层。
5.根据权利要求1所述的方法，其中，所述第二氧化物层具有高介电常数。
6.根据权利要求5所述的方法，其中，所述第二氧化物层包括Al2O3、HfO2、ZrO3、Al2O3-HfO2混合物、SrTiO3、La2O3、SrTiO3或BaTiO3中的任何一种。
7.根据权利要求1所述的方法，其中，将所述第一多晶硅层形成为具有大约100到大约500的厚度。
8.根据权利要求1所述的方法，其中，在形成所述绝缘层时，将所述绝缘层的高度H设置为是所述栅极图案之间的距离W的大约两倍到大约四倍。
9.一种闪速存储器件的制造方法，所述方法包括在半导体衬底上形成达到预定厚度的第一氧化物层、氮化物层、第二氧化物层和第一多晶硅层，所述第一多晶硅层是控制栅极的一部分；执行第一蚀刻过程，以形成栅极图案；在整个表面上形成绝缘层；以及执行化学机械抛光过程，之后在整个表面上形成用于所述控制栅极的第二多晶硅层。
10.根据权利要求9所述的方法，其中，所述第一氧化物层是通过利用化学湿式氧化工艺或原子团氧化工艺对所述半导体衬底进行氧化形成的氧化硅层。
11.根据权利要求9所述的方法，其中，所述氮化物层是通过原子层淀积、等离子体增强原子层淀积、化学气相淀积或快速热退火工艺中的任何一种方法形成的氮化硅层。
12.根据权利要求9所述的方法，其中，所述第二氧化物层具有高介电常数，并且是通过原子层淀积、等离子体增强原子层淀积、化学气相淀积或快速热退火工艺中的任何一种方法在大约200℃到大约1000℃的温度下形成的。
13.根据权利要求12所述的方法，其中，所述第二氧化物层包括Al2O3、HfO2、ZrO3、Al2O3-HfO2混合物、SrTiO3、La2O3、SrTiO3或BaTiO3中的任何一种。
14.根据权利要求9所述的方法，其中，将所述第一多晶硅层形成为具有大约200到大约500的厚度。
15.根据权利要求9所述的方法，其中，在形成所述绝缘层时，将所述绝缘层的高度设置为是所述栅极图案之间的距离的大约两倍到大约四倍。
16.根据权利要求9所述的方法，其中，执行所述化学机械抛光过程，直到使所述第一多晶硅层保持大约50到大约100的高度。
全文摘要
公开了一种制造闪速存储器件的方法。在半导体衬底上形成达到预定厚度的第一氧化物层、氮化物层、第二氧化物层和第一多晶硅层，所述第一多晶硅层是用于控制栅极的多晶硅层的一部分。执行形成栅极图案的第一蚀刻过程。在整个表面上形成绝缘层。实施第二蚀刻过程，从而在每一栅极图案的两个侧壁上形成绝缘层分隔体，同时暴露所述第一多晶硅层。在整个表面上形成用于控制栅极的第二多晶硅层。
文档编号H01L21/336GK101047150SQ200610142560
公开日2007年10月3日 申请日期2006年10月30日 优先权日2006年3月28日
发明者申承佑 申请人:海力士半导体有限公司