专利名称：闪存器件的浮置栅极的制造方法
技术领域：
本发明涉及一种闪存器件的制造方法，更具体而言，涉及一种闪存器件的浮置栅极的制造方法。
背景技术：
图1至图5为示出了形成闪存器件的浮置栅极的方法的剖视图。
首先，如图1所示，在半导体衬底100上依次堆叠隧道绝缘层110、浮置栅极导电层120和硬掩模层130。该隧道绝缘层110由氧化物层形成；该浮置栅极导电层120由多晶硅层形成；该硬掩模层130由氮化物层形成。
之后，如图2所示，形成预定掩模层图案，例如光致抗蚀剂层图案(未示出)。使用该光致抗蚀剂层图案作为蚀刻掩膜对该硬掩模层130进行蚀刻处理，从而形成硬掩模层图案132，该硬掩模层图案132部分地露出浮置栅极导电层120的表面。在形成硬掩模层图案132之后，除去该光致抗蚀剂层图案。
随后，如图3所示，对通过该硬掩模层图案132露出的浮置栅极导电层120进行氧化处理，从而在硅局部氧结构(LOCOS)中形成掩模氧化物层140。
如图4所示，随后除去硬掩模层图案132。如果硬掩模层图案132由氮化物层形成，则可通过使用如湿法清洗处理而除去该硬掩模层图案132。
如图5所示，随后，通过使用掩模氧化物层140作为蚀刻掩模来进行蚀刻处理，除去浮置栅极导电层120的露出部分，从而形成浮置栅极图案122。
使用这种方法，在如图3所示的LOCOS结构中，在形成掩模氧化物层140的过程中将不可避免地产生鸟嘴(bird’s beak)现象。因此，考虑到鸟嘴的长度，必需在相邻的浮置栅极图案122之间保持一间隔(图3中的d1)，这样将会限制单元面积(cell area)的减小。
发明内容
本发明的实施例涉及闪存器件的制造方法，更具体而言，涉及形成闪存器件的浮置栅极的方法。
本发明的实施例涉及形成闪存器件的浮置栅极的方法，其通过减小相邻浮置栅极图案之间的间隔来减小单元面积。
根据本发明的实施例，提供了一种形成闪存器件的浮置栅极的方法，该方法包括在半导体衬底上形成隧道绝缘层；在该隧道绝缘层上形成浮置栅极导电层；在该浮置栅极导电层上形成硬掩模层图案；在该硬掩模层图案以及该浮置栅极导电层的露出表面上形成第二导电层；蚀刻该第二导电层以在该硬掩模层图案的侧壁上形成导电间隔层；氧化该导电间隔层和该浮置栅极导电层以形成掩模氧化物层和间隔氧化物层；除去该硬掩模层图案以部分地露出该浮置栅极导电层的表面；以及通过使用该掩模氧化物层和该间隔氧化物层作为蚀刻掩模进行蚀刻处理，除去该浮置栅极导电层的露出部分，从而形成浮置栅极图案。
该浮置栅极导电层和该导电层均由多晶硅层形成。
该硬掩模层图案可由氮化物层形成。
通过使用各向异性干法蚀刻对该导电层进行蚀刻，从而在该硬掩模层图案的侧壁上形成导电间隔层。
图1至图5为示出了形成闪存器件的浮置栅极的方法的剖视图；以及图6至图11为示出了根据本发明实施例的形成闪存器件的浮置栅极的方法的剖视图。
具体实施例方式
如图6所示，在半导体衬底200上依次形成隧道绝缘层210、浮置栅极导电层220和硬掩模层230。该隧道绝缘层210可以是氧化物层。该浮置栅极导电层220可以是多晶硅层。该硬掩模层230可以是相对于该浮置栅极导电层220具有氧化选择性的材料，即，在氧化该浮置栅极导电层220的顶面时不会被氧化的材料。浮置栅极导电层220可由氮化物层形成。
如图7所示，随后图案化该硬掩模层230以形成硬掩模层图案232，该硬掩模层图案232具有部分露出浮置栅极导电层220的表面的开口。具体而言，首先在硬掩模层230上形成光致抗蚀剂层(未示出)。对该光致抗蚀剂层进行曝光和显影以形成部分地露出该硬掩模层230的表面的光致抗蚀剂层图案。然后，使用光致抗蚀剂层图案作为蚀刻掩模进行蚀刻处理以除去该硬掩模层230的露出部分。因此形成了部分露出浮置栅极导电层220的表面的硬掩模层图案232。在形成硬掩模层图案232之后，除去该光致抗蚀剂层图案。
如图8所示，然后在硬掩模层图案232和浮置栅极导电层220的露出表面上形成导电层250。该导电层250由在后续氧化处理中可被氧化的材料组成，其中在该后续氧化处理中形成掩模氧化物层。该导电层250可以是多晶硅层。在这种情况下，导电层250的厚度取决于后续处理中形成的导电间隔层的所需厚度。
如图9所示，然后蚀刻导电层250以形成位于该硬掩模层图案232的侧壁上的导电间隔层252。可以使用各向异性干蚀刻，例如回蚀刻，对导电层250进行蚀刻，从而形成导电间隔层252。该硬掩模层图案232的顶面再次被露出。
如图10所示，随后对浮置栅极导电层220和导电间隔层252进行氧化处理，从而形成硅局部氧化(LOCOS)结构中的掩模氧化物层240以及间隔氧化物层254。通过氧化导电间隔层252形成的间隔氧化物层254可抑制在形成LOCOS结构的掩模氧化物层240时出现的鸟嘴现象。由于可抑制鸟嘴现象的形成，因此相邻掩模氧化物层240之间的间隔d2可减小间隔氧化物层254的宽度，从而可降低整个单元面积。
如图11所示，随后使用例如湿法清洗方法除去硬掩模层图案232。因此，通过掩模氧化物层240及间隔氧化物层254部分地露出浮置栅极导电层220的表面。通过使用掩模氧化物层240和间隔氧化物层254作为蚀刻掩模除去该浮置栅极导电层220的露出部分，从而形成浮置栅极图案222。
如前所述，使用根据本发明实施例的形成闪存器件的浮置栅极的方法，通过以多晶硅层形成间隔层，并随后进行氧化处理以形成掩模氧化物层，可以最小化鸟嘴现象的产生，由此可以减小相邻浮置栅极图案之间的间隔并且减小单元面积。
对本领域技术人员来说显而易见的是，可以对所披露的实施例进行各种修改和变化。因此，所披露的实施例包括这些显而易见的修改和变化，且本发明的保护范围以其所附的权利要求书及其等同特征所覆盖的范围为准。
权利要求
1.一种闪存器件的浮置栅极的制造方法，包括在半导体衬底上形成隧道绝缘层；在该隧道绝缘层上形成浮置栅极导电层；在该浮置栅极导电层上形成硬掩模层图案；在该硬掩模层图案和该浮置栅极导电层的露出表面上形成第二导电层；蚀刻该第二导电层以在该硬掩模层图案的侧壁上形成导电间隔层；氧化该导电间隔层和该浮置栅极导电层以形成掩模氧化物层和间隔氧化物层；除去该硬掩模层图案以部分地露出该浮置栅极导电层的表面；以及通过使用该掩模氧化物层和该间隔氧化物层作为蚀刻掩模进行蚀刻处理，除去该浮置栅极导电层的露出部分，从而形成浮置栅极图案。
2.根据权利要求1所述的制造方法，其中，该浮置栅极导电层和该第二导电层均由多晶硅层形成。
3.根据权利要求1所述的制造方法，其中，该硬掩模层图案由氮化物层形成。
4.根据权利要求1所述的制造方法，其中，使用各向异性干法蚀刻对该导电层进行蚀刻，从而在该硬掩模层图案的侧壁上形成导电间隔层。
全文摘要
本发明提供了一种形成闪存器件的浮置栅极的方法，包括在半导体衬底上形成隧道绝缘层；在该隧道绝缘层上形成浮置栅极导电层；在该浮置栅极导电层上形成硬掩模层图案；在该硬掩模层图案和该浮置栅极导电层的露出表面上形成第二导电层；蚀刻该第二导电层以在该硬掩模层图案的侧壁上形成导电间隔层；氧化该导电间隔层和该浮置栅极导电层以形成掩模氧化物层和间隔氧化物层；除去该硬掩模层图案以部分地露出该浮置栅极导电层的表面；以及通过使用该掩模氧化物层和该间隔氧化物层作为蚀刻掩模进行蚀刻处理，除去该浮置栅极导电层的露出部分，从而形成浮置栅极图案。
文档编号H01L21/336GK1988111SQ20061017326
公开日2007年6月27日 申请日期2006年12月19日 优先权日2005年12月19日
发明者金成均 申请人:东部电子股份有限公司