专利名称：电子器件的制作方法
技术领域：
本发明涉及一种电子器件，其包括具有第一面的半导体衬底，在 其第一面限定有多个电元件，其衬底存在于载体和封装之间，使衬底的第一面朝向载体，其中导体迹线(conductor tracks)存在于半导体 衬底的第一面上，而金属化凹槽存在于封装中，并穿过衬底延伸至载 体且被电耦合到所述导体迹线，用于将元件连接至已限定在封装的外 部的端子。
背景技术：
从US6040235可获知这种电子器件。公知的器件用在光学封装 中，因此载体和封装两者都包括玻璃板。器件的封装从将在第一面上 有多个电元件的半导体衬底附着到载体上开始。其后，半导体衬底被 减薄并且通过在分离通道(separationanes)中蚀刻而被选择性地除 去。随后，覆盖粘合剂以及玻璃板，该粘合剂还填充由选择性蚀刻产 生的洞。接着在分离通道中制作凹槽。这些凹槽延伸穿过粘合剂进入 载体。在这一步骤中，洞穿存在于衬底的第一面的导线。在下一步骤 中，凹槽被金属化并且其中的导体迹线被电耦合到凹槽中的金属化部 分。这样导致形成所谓的T形接触部。现在从电元件到端子建立连接。 然后进行封装的最后步骤，包括在端子上提供焊接掩模和焊球，并且 将载体分离到独立器件中。该器件的缺点是其封装技术对于功能性相对昂贵，除了在光学封 装时，其中光穿过玻璃并且另外可提供背部照明。并且与在钝化顶部 上提供重布层(rerouting layer)且其上应用焊凸的工艺相比，尽 管其为晶片级技术，其没有成本竞争性。然而，本质地，这种封装技 术有优势可减小焊球的大小；与硅的热膨胀系数相比，由于玻璃的 热膨胀系数更接近于印刷电路基板的系数，因而所需的补偿更小。焊
球更小又具有封装可具有较多端子的优点。 发明内容因而本发明的目的是提供在首段中提到的这种电子器件，其中封 装的功能性与封装的价格成比例。实现该目的在于在半导体衬底的第一侧和封装之间限定至少一 个附加电元件，附加元件设有至少一个导体迹线，该导体迹线延伸至 凹槽并被电耦合到凹槽的金属化部分，以便将附加元件与在衬底第一 面上的至少一个元件互连。根据本发明，通过存在于封装中的表面上限定一个或多个附加元 件而增加封装的功能性。接着附加元件被连接至衬底第一面上的一个 或多个元件，而无需用单独的工序进行另外的互连。这样允许增加功 能性，而表面积不增加。应注意到可从US6506664中获知将多个晶片叠置并通过金属化 凹槽提供到端子的连接。然而，这个原理不产生任何满意的方案。实 际上仅增加了又一个封装问题在那种情况下需要多得多的端子。由 于显然可用空间有限，与所提供的晶片面积相比，端子的最大数量也 将相对少，从而电元件的数量相对少。与其比较，本发明提出使用封装内可用的表面以包括需要较大表面积并且为衬底第一面上的电路的适当功能所需的元件。在第一实施例中，封装包括在其一面设有元件的板。该面特别地 是朝向半导体衬底的第二面的面。该板最适宜为玻璃板，但不限于此。 可适宜设在其上的元件是例如基于薄膜晶体管制成的传感器和开关。 特别地，使用低温多晶硅已获得了良好的结果。或者，可以提供电感 器、薄膜电容器、电阻器以及无源元件的网络。在具体修改中，附加元件至少是一个磁阻传感器。这种传感器允 许精确测量一维、二维或甚至三维位置，而且还允许测量速度的变化。 传感器通常集成在惠斯登电桥中。在这一修改中，允许获得小封装即 传感器和控制电路都包括在内。在移动电话中非常需要应用磁阻传感 器，例如GPRS传感器或磁操纵杆。板可以是硅衬底，但不排除玻璃衬底。在另一具体修改中，附加元件至少是一个体声波滤波器。这些滤 波器用作在极高频率下的窄带带通滤波器，在极高频率下表面声波滤 波器不正常工作。因而，它们提供对将工作在半导体器件中的信号的 滤波。在第二实施例中，附加元件设置在半导体衬底的第二面上。衬底 减薄之后这一面可用于图案化和加工。在该例子中封装可包括玻璃板，但并非严格需要。使用如聚酰亚 胺的树脂层也已获得了良好的结果。这种聚酰亚胺可以以感光形式施 加，从而可以用光刻形成凹槽。另外，端子可施加在这种树脂层的顶 部上。最适宜地，在半导体衬底的第二面内限定沟槽。沟槽可被填充以 便构成电容器、电池或也可构成存储元件。或者可提供沟槽型功率晶 体管。然而，这种情况下最适宜向封装的外部提供散热结构。在这种沟槽器件的适当实施方式中，半导体衬底包括低掺杂区之 下的高掺杂区。然后高掺杂层可用作沟槽器件的一个电极。这尤其为 接地电极，并且可以是用于所有器件的一个电极。在半导体衬底的第 一面或第二面或者在两面都可设置该高掺杂区的接触部。可用深扩散 提供任何穿过低掺杂区的连接部。应注意，为了清楚，高掺杂区通常被理解为具有至少1018/0113的电荷载流子密度，而优选为10力cri^或 更多。低掺杂区通常被理解为具有最多10"7ci^的电荷载流子密度。 在第三、最适宜的实施例中，板的表面上以及半导体衬底的第一 面上都设有电元件。这允许集成需要不同种类的分立元件的更复杂的 功能。在第一例子中，与能量存储元件一起设有能量提取元件。这一提 取和存储的结合允许驱动在半导体衬底第一面上的集成电路。能量提 取元件的例子是太阳能电池、珀尔帖元件以及将振动能量转换为电能 的元件。尽管用能量提取获得的能量的量不太高，然而这对于仅在较 短的时间段中工作的电路通常是足够的。在第二例子中，与电容器一起设有电感器。这一组合可用其它电 感器和/或电容器扩大而获得任何种类的无源滤波器。尤其如果存在 于玻璃或另一绝缘板上，电感器的质量因子将很好。而且，使用沟槽 电容器，有效电容相对高。凹槽的金属化部分有可能对应于在电路和封装外部的端子之间 限定的其它金属化部分，其中附加元件的导体迹线耦合到凹槽的金属 化部分。某些情况下，希望该金属化部分甚至设有端子。然而，那并 非必须的，而视具体应用而定。在该技术的基本形式中，所有金属化部分从载体延伸至封装。这 样具有恰当附着以及更加标准化的制造的优点。然而，使用三维光刻 技术可提高金属化部分的分辨率。该技术还允许制造不完全从封装延 伸至载体的金属化部分。在较高分辨率时，适合用保护材料填充凹槽。优选地，该保护材 料很好地附着于在凹槽的侧面的材料，通常是环氧树脂等。然而应注意，为了清楚，实施本发明不需要较高的分辨率。可选 地具有第三元件的附加元件，通常广义来讲是滤波器或传感器，还包括太阳能电池、天线、去耦电容器、以及LC电路。这种滤波器和传 感器通常应用于仅具有有限数量的端子的电路。例子为控制IC、放 大器、辨别式异频雷达收发机(identification transponders),以及用 于检测和详述由传感器所测的值的IC。在此有限数量是少于100，但 优选更少，例如20或更少。用在本发明中的导体迹线适宜具有足够的延展性。这样减少在穿 过导体迹线设置凹槽期间所需的功。另外，其允许一定量的应力消除。 特别合适的材料是铝和铝合金。附加元件和相应的导体迹线优选具有覆盖它们的钝化层。因此， 钝化层又提高对例如为环氧树脂材料的粘合剂的粘着力。用于钝化层 的合适材料例如为氧化硅、氮化硅、氮氧化硅，但是可以可替换地应 用其它金属的氧化物。金属化部分被选择为与导体迹线形成良好的电接触的金属或合 金。合适的材料包括镍、铝或铝合金。
衬底的第二面，以在衬底被附着到载体并且己被减薄之后限定至少一 个电元件。该处理涉及本身公知的薄膜技术。本发明第二实施例的制造适宜在晶片级上完成，其中封装包括内 侧上具有至少一个元件的板。此处该内侧是将要例如朝向半导体衬底 的第二面与半导体衬底结合的一侧。板可以是绝缘或半导体材料。在后者的情况下，适宜在其外部设置绝缘层，以便将其上的接触焊盘与 半导体衬底上和/或中的元件隔离。
以下将参照附图进一步说明本发明的器件的上述和其它方面，其中图1-4以剖视图示出了实现器件的第一实施例的方法中的步骤； 图5以剖视图示出了器件的第二实施例；以及 图6以剖视图示出了器件的第三实施例。
具体实施方式
附图没有按比例绘制而完全是概略的。不同的附图中相同的附图 标记表示相同或相应的部件。图1图解地且以剖视图示出了实施本发明的方法的第一步。衬底10具有第一面1和第二面2。在该例中其包括？++衬底层11，具有至 少1018 /cm3的电荷载流子密度且优选更多。在P"衬底上生长P—外延 层12。如本领域技术人员将明白的那样，电荷载流子可以为相反类 型的，例如n而非p。衬底10被热氧化层13覆盖，该热氧化层由通 常方法形成。在衬底10的第一面1已限定有半导体元件20。在这个 例子中，半导体元件20是场效应晶体管，例如通常为部分CMOS集成 电路。互连部21允许根据预定电路设计连接各元件20以及彼此间的 耦合。尽管此处没有示出，互连部21通常形成多层结构。这些互连 部21被钝化层22覆盖，用孔23暴露接触焊盘24。钝化层22上设 有导体25。这些导体25延伸至区域(zone) 30。这些区域30将在 限定凹槽的激光处理步骤中除去。然后用粘合剂41将衬底10附着至
载体40，因而形成组件50。在这个例子中载体40是玻璃板，但可选地可以是任何陶瓷或半导体材料。图2示出了限定附加元件120的另一处理步骤之后的组件50。 在该例子中，在半导体衬底10的第二面2限定了附加元件120。制 造从将衬底从其第二面2减薄到约20-200微米开始。在该例子中， 厚度减少约50-70微米是适合的。传统技术用于减薄操作，例如研磨 和湿法蚀刻。然后衬底10进一步被蚀刻以便将其从区域30或与之相 邻的区域中完全或基本完全去除。另外，在衬底10中限定沟槽60。 可以在用反应离子蚀刻除去区域30中的衬底的同时限定沟槽60。或 者，可通过掩模用湿法化学蚀刻完成区域中衬底的去除。尽管后一种 技术有需要附加掩模以及进行更多的处理步骤的缺点，然而其可以有 这样的优点侧面61的斜率不太陡，允许较好地被将要沉积的导体 迹线覆盖。在限定沟槽60之后，通过将材料沉积到沟槽中而限定附加元件 120。在该例子中，？++衬底层11在此处用作一个电极。电介质材料为 例如氧化物、氮化物和氧化物的叠层，而顶部电极是多晶硅。作为电 容器的附加元件的结构被进一步公开在F. Roozeboom等人， "High-density, Low loss capacitors for Integrated RF decoupling", Int.丄 Microcircuits and Electronic Packaging, 24(3)， 2001， pp. 182-196中。从 WO-A2005/27245中可知电池中使用这些沟槽60。适当数量的沟槽 60被平行设置以产生具有所希望的电容或能量存储的元件120。接着 导体迹线65被限定为沿着所形成的衬底岛10的侧面61从附加元件 ]20延伸至区域30。导体迹线适宜地包括铝或铝合金，并且优选地被 钝化层(未示出)覆盖。图3示出了在封装70应用于组件50之后以及已在预定区域屮限 定了凹槽80之后的所得器件100。在该例子中封装70包括玻璃板71 和粘合剂72。粘合剂72适宜是环氧树脂，但可替换地可以是丙烯酸 脂或还是如聚酰亚胺的树脂。或者，封装70可以仅由树脂层组成。 粘合剂72还邻近衬底岛10延伸，从而将组件50平坦化。制作凹槽 80之前，在将要设置端子90的地方将允许应力消除的柔性材料73 沉积在玻璃板71上。优选以锯切歩骤提供凹槽80。这样具有高速和低成本的优点。然而不排除通过喷粉、激光烧蚀或另一技术提供凹槽。凹槽80有侧面81，在该侧面81上暴露出导体迹线25、 65，例如它 们的侧面。接着，金属化部分82被涂覆在凹槽80中，并且附着到其 侧面81。导体迹线25、 65电耦合到该金属化部分82。在该例子中， 金属化部分82从载体40延伸至封装70。图4示出了在其中将焊球91置于端子90上的最后步骤之后的器 件IOO。通过沉积焊料掩模92并对其制图而限定这些端子91。焊球 91通常置于附加下凸块金属化部分之上。然而，如果金属化部分82 对于焊料是可附着的并且如果其足够厚，则这并非严格必须。涂覆焊 料掩模92之前，可用树脂填充凹槽80。最后，通过对载体40进行 切块使单独的器件100个体化。图5以剖视概略图示出了器件100的第二实施例。此处，附加元 件120没有限定在半导体衬底10的第二面2上，而在板71这时是玻 璃板71的内侧75上。该例子中的附加元件120是热电产生器 (thermo-electric generator),但可替换地可以是电感器、天线、限定 在玻璃板71上的薄膜电路。图6以剖视概略图示出了器件100的第三实施例。器件100包括 限定在半导体衬底10的第二面2上的附加元件120，以及另外的第 三元件130，该第三元件130限定在封装70中的板71的内侧75上， 带有导体迹线135。附加元件120和第三元件130在此通过金属化部 分182互相耦合。在该例子中，金属化部分182没有延伸到半导体元 件20的电路的导体迹线25。总之，电子器件包括在第一面1有半导体元件20的电路的半导 体衬底10。衬底10在载体40和封装70之间，使衬底10的第一面 朝向载体40。用导体迹线25将半导体元件20的电路耦合到封装70 内的凹槽80中的金属化部分82，其中金属化部分82延伸至在封装 70外部的端子90。至少一个附加电元件120限定在半导体衬底10的 第一面1和封装70之间。该附加元件120设有至少一个延伸至凹槽 80中的金属化部分82的导体迹线65，以便将附加元件120结合在衬 底10的第一面1上的半导体元件20的电路中。附图标记1衬底10的第一面2衬底10的第二面10半导体衬底ll半导体衬底IO的P"层12半导体衬底10的P—外延层13在半导体衬底10顶部上的氧化物20半导体元件21互连部22钝化层23钝化层22中的孔2324被孔23暴露的接触焊盘25导体迹线30将要设置凹槽的区域40载体41粘合剂50载体40和衬底10的组件 60沟槽61岛形衬底10的侧面 65导体迹线 70封装71板，优选玻璃板 72粘合剂73设置在封装上的柔性材料 75玻璃板内侧 80凹槽81凹槽80的侧面82凹槽中的金属化部分 90端子 91焊球 92焊料掩模 100电子器件 120附加元件 130第三元件135至附加元件的导体迹线182将附加元件与第三元件耦合的金属化部分
权利要求
1、一种电子器件，其包括具有第一面的半导体衬底，在所述第一面限定有半导体元件的电路，所述衬底存在于载体和封装之间，使所述衬底的第一面朝向所述载体，其中导体迹线存在于所述半导体衬底的第一面上，而金属化凹槽存在于所述封装中，穿过所述衬底延伸至所述载体并且电耦合到所述导体迹线，用于将所述元件连接到已限定在所述封装的外部上的端子，其特征在于至少一个附加电元件被限定在所述半导体衬底的第一面和所述封装之间，所述附加元件设有至少一个导体迹线，其延伸至所述凹槽并被电耦合到所述凹槽的金属化部分，以便将所述附加元件结合在所述衬底的第一面上的所述电路中。
2、 如权利要求1所述的电子器件，其中，所述封装包括板并且 所述附加元件限定在所述板的一面上，所述面朝向所述衬底的第二 面。
3、 如权利要求2所述的电子器件，其中，所述附加元件是磁阻传感器。
4、 如权利要求2所述的电子器件，其中，所述附加元件是体声 波滤波器。
5、 如权利要求1所述的电子器件，其中，所述附加元件存在于 所述衬底的第二面，背对所述第一面。
6、 如权利要求5所述的电子器件，其中，所述附加元件在所述 衬底的第二面内包括至少一个沟槽。
7、 如权利要求6所述的电子器件，其中，所述半导体衬底在其第二面设有高掺杂层，其用作所述附加元件的一个电极并且耦合到所 述衬底的第一和第二面中的至少一个上的导体迹线。
8、 如权利要求6或7所述的电子器件，其中，所述元件是电池 或者电容器。
9、 如权利要求5所述的电子器件，其中，所述封装包括板和第 三元件，所述第三元件具有延伸在所述元件和限定在所述板的一个面 上的凹槽的金属化部分之间的导体迹线，所述面朝向所述衬底的第二 面，所述金属化部分将所述第三元件与所述附加元件互连。
10、 如权利要求9所述的电子器件，其中，所述第三元件是能量 提取元件，而所述附加元件能够存储由所述第三元件产生的能量。
11、 如权利要求9所述的电子器件，其中，所述第三元件是电感 器，而所述附加元件是电容器。
全文摘要
电子器件包括在第一面(1)有半导体元件(20)的电路的半导体衬底(10)。衬底(10)在载体(40)和封装(70)之间，使衬底(10)的第一面(1)朝向载体(40)。用导体迹线(25)将半导体元件(20)的电路耦合到封装(70)内的凹槽(80)中的金属化部分(82)，该金属化部分(82)延伸至在封装(70)外部的端子(90)。至少一个附加电元件(120)限定在半导体衬底(10)的第一面(1)和封装(70)之间。该附加元件(120)设有至少一个延伸至凹槽(80)中的金属化部分(82)的导体迹线(65)，以便将附加元件(120)结合在衬底(10)的第一面(1)上的半导体元件(20)的电路中。
文档编号H01L23/538GK101213665SQ200680023906
公开日2008年7月2日 申请日期2006年6月28日 优先权日2005年7月1日
发明者A·L·A·M·凯默恩, F·罗泽博姆, P·诺滕, R·德克尔 申请人:皇家飞利浦电子股份有限公司