专利名称：具有包括用于互补信号处理部件的管芯测试的有源电路的划线通道的晶片的制作方法
技术领域：
本发明涉及集成电路领域，特别是涉及在晶片内限定的集成电路(或 管芯)的测试。10背景技术如熟练的技术人员知道的那样，在与电子装置集成之前必须对管芯进 行测试。实践上，在管芯仍属于晶片即在管芯被沿着它们之间所限定的划 线通道(或线条)切割处理而彼此分离之前，必须对它们进行测试。15 管芯单独或并行地通过自动测试装置(ATE)控制的探针板进行测试。测试时，管芯必须提供有内部焊盘，这些内部焊盘通常经过仅在测试期间 使用的内部测试电路，与管芯的一些集成元件相连。当管芯包括第一和第二互补信号处理部件(或双部件)时，每一部件 都必须测试。例如这适用于任何类型的双电路(dud circuit)如发送和接20收通路(在无线电通信装置的情况下)、数模转换器(DAC)和模数转换 器(ADC)、或其他的解调器和调制器。最经常地，双部件(dual parts)(例如接收和发送通路)单独进行测试。 有时候使用回送结构。在该情形中，或者射频(RF)发送信号连接至RF 接收的输入端，或者接收通路的接收基带输出信号反馈至发送通路的输入i山25 顺。一个优点是接收通路和发送通路两者同时测试，这能减少测试时间因而也降低费用。另一优点是不再需要例如由ATE产生RF信号，这能减少 ATE的费用。连接经过探针并经过位于连接探针的探针板上的一些适配电 路。30 这种回送结构可要求在管芯内限定一些内部测试电路以易于晶片测试。但增加这些内部测试电路在面积方面的管芯成本可能太高。 因此，本发明的目的是改善这种情况。发明内容5 为此，本发明提供一种晶片，包括至少一个管芯，其包含第一和第二互补信号处理部件，该第一部件具有接收第一输入信号的输入端和发送 第一输出信号的输出端，该第二部件具有接收第二输入信号的输入端和发 送第二输出信号的输出端；以及在每一管芯之间和周围限定的划线通道。 "第一和第二互补信号处理部件"指的是管芯的第一信号处理部件发 10送输出信号，它能馈送至同一管芯或另一管芯的第二信号处理部件的输入 端(可能经过中间信号处理装置)，第二信号处理部件本身也能发送输出 信号，它能馈送至同一管芯或另一管芯的第一信号处理部件的输入端(可 能经过中间信号处理装置)。因此，它们可能是例如发送机通路和接收机通路或收发机，或者数模转换器(DAC)和模数转换器(ADC)，或者其15 他的解调器和调制器。这种晶片的特征在于它包括至少一个在划线通道的至少一部分中限 定的耦连装置，并连接--晶片管芯中的一个晶片管芯的第一部件输出端至晶片管芯中的至 少一个晶片管芯(可能是同一个)的第二部件输入端，使得该第一部件输 20出端当它被馈以第一输入信号并被配置为工作时，向该第二部件输入端馈 送第一输出信号，并且，使得该接受馈送的第二部件输出端当它被配置为 工作时，发送第二输出信号，和/或-晶片管芯中的一个晶片管芯的第二部件输出端至晶片管芯中的至 少一个晶片管芯(可能是同一个)的第一部件输入端，使得该第二部件输 25出端当它被馈以第二输入信号并被配置为工作时，向该第一部件输入端馈 送第二输出信号，并且，使得该接受馈送的第一部件输出端当它被配置为 工作时，发送第一输出信号。根据本发明的晶片可以有单独或组合考虑的附加特征，特别是 -它可包括至少第一导电轨线(tmck)，其限定在划线通道的至少一 30部分中，并设置成向待测试的每一管芯的第一部件馈送第一输入(测试)信号，和/或向待测试的每一管芯的第二部件馈送第二输入(测试)信号;-它可包括至少一条总线，其限定在划线通道的至少一部分中，并设 置成向待测试的每一管芯馈送配置信号使其采用或者它的第一部件或者 它的第二部件；5 *每一总线可包括开关装置，其设置成用于有选择地向管芯馈送配置信号；-它可包括至少一条第二导电轨线，其限定在划线通道的至少一部分 中，并设置成收集待测试的每一管芯所发送的第二输出信号和/或待测试 的每一管芯所发送的第一输出信号； 10 -它可包括至少一组与耦连装置相关的至少三个管芯，所述耦连装置包含至少一个开关装置，设置成有选择地向该组的一个管芯的第二部件输 入端馈送由该组另一所选择的管芯的第一部件输出端发送的第一输出信 号；*每一组可包括第一、第二、第三和第四管芯并且可与耦连装置相关， 15所述耦连装置包含一个开关装置，其具有两个输入端分别连接至第一和第 三管芯的第一部件输出端，和两个输出端分别连接至第二和第四管芯的第 二部件输入端，并且设置成向第二管芯或者第四管芯的第二部件输入端， 馈送由第一管芯或者第三管芯的第一部件输出端发送的第一输出信号； 每一组的第一和第三管芯可经专用开关装置各自耦连至第一总线， 20每一组的第二和第四管芯可经专用开关装置各自耦连至第二总线；-它可包括第一组的至少两个奇数管芯和第二组的至少两个偶数管 芯，两组都与耦连装置相关，所述耦连装置包括至少三个开关装置，设置 成有选择地向第二组一个所选择的管芯的第二部件输入端馈送由所述第 一组一个所选择的管芯的第一部件输出端发送的第一输出信号； 25 *耦连装置的大多数开关装置可包括两个双向输入端/输出端，其一方面分别连接至第一组的一个奇数管芯的第一部件输出端和相邻开关装 置的输入端/输出端，另一方面分别连接至第二组的一个偶数管芯的第二 部件输入端和另一相邻开关装置的输入端/输出端；*每一第一组的每一奇数管芯可经专用开关装置耦连至第一总线，每 30 —第二组的每一偶数管芯可经专用开关装置耦连至第二总线；-它的耦连装置可包括至少一个信号处理装置，其设置成用于在第一 部件输出端发送的第一输出信号馈送至第二部件输入端之前，和/或在第 二部件输出端发送的第二输出信号馈送至第一部件输入端之前，对这些信 号施加至少一种所选择的处理。
在考查下面的详细说明书以及附图以后，将更清楚地看出本发明的其 他特点和优点，附图中图1示意地说明根据本发明的晶片，io 图2示意地说明根据本发明的晶片的一部分的第一实施例，图3示意地说明根据本发明的晶片的一部分的第二实施例， 图4示意地说明根据本发明的晶片的一部分的第三实施例。 附图不仅可使本发明完整，如果需要的话，也有助于它的解说。1具体实施方式
本发明的目的在于当所述管芯仍属于它们的晶片并且包括第一和第 二互补信号处理部件时，减少在管芯中限定的专用于测试的集成元件数目。如图1示意地说明的， 一个或多个管芯(或集成电路)D通常限定在 20晶片W例如半导体晶片中。这些管芯按照所选择的模板(或图形)留有 间距，使得它们能沿着划线通道(或线条)SL (图1中以虚线示意)被 切割。换句话说，因为在独立管芯D之间留有间距，在独立管芯D之间 和周围限定所以划线通道SL。在下面的描述中，将考虑晶片包括数个管芯，所述管芯准备与适用 25 于无线电通信的移动电话这样的通信设备的收发机集成在一起，如GSM 或UMTS网络中。但重要的是注意本发明不限于这种类型的电子装置以 及包括数个管芯的晶片。它可应用于包括实现互补功能的互补信号处理部 件的任何电路，如发送通路/接收通路、DAC/ADC和解调器/调制器。此 夕卜，也可应用于例如任何类型的待处理信号，如射频(RF)信号、模拟 30信号和数字信号。此外，在下面的描述中将考虑每一管芯D (限定在晶片W中)包括 第一和第二互补RF信号处理部件，它们分别是 一个发送通路，具有接 收第一输入信号(例如基带信号)的输入端和发送第一输出信号(例如RF信号)的输出端；和一个接收通路，具有接收第二输入信号(例如RF5信号)的输入端和发送第二输出信号(例如基带信号)的输出端。本发明提出利用一些划线通道SL来集成管芯测试所需的至少一些集成电路。更准确地，并且如图2所示的第一实施例说明，根据本发明的晶片W 除了它的管芯(或多个管芯)以外，还包括在晶片划线通道SL所选择的 io部分中限定的至少一个耦连装置CM。 耦连装置CM设置成连接-晶片管芯D中的一个晶片管芯的第一部件P1输出端至晶片管芯中 的至少一个晶片管芯(可能是同一个)的第二部件P2输入端，使得该第 一部件输出端当它被馈以第一输入信号并被配置为工作时，向该第二部件15输入端馈送第一输出信号，并且，使得该接受馈送的第二部件输出端当它 被配置为工作时，发送第二输出信号，和/或-晶片管芯D中的一个晶片管芯的第二部件P2输出端至晶片管芯D 中的至少一个晶片管芯(可能是同一个)的第一部件P1输入端，使得该 第二部件输出端当它被馈以第二输入信号并被配置为工作时，向该第一部20件输入端馈送第二输出信号，并且，该接受馈送的第一部件输出端当它被 配置为工作时，发送第一输出信号。如图2中所说明的，根据本发明的晶片W也可包括至少一条第一导 电轨线Tl和/或至少一条第二导电轨线T2和/或至少一条总线Bl、 B2， 它们都限定在晶片划线通道SL中所选择的部分中。25 下面对图2所说明的第一实施例的描述仅集中于管芯的第一部件Pl首先被测试的情况，所以它们所发送的信号馈送至也用于测试目的的一个 或多个其他管芯的第二部件P2输入端。但本发明也适用于相反的情况即 管芯的第二部件P2首先被测试，所以它们所发送的信号馈送至也用于测 试目的的其他管芯的一个或多个第一部件P1输入端。30 第一导电轨线Tl连接至待测试的每一或一些管芯D的第一部件(发送通路)Pl输入端，以便向它(或它们)馈送第一输入信号(例如基带 信号)。在图2所示的例子中，限定了两条总线Bl和B2。但这不是必须遵循 的。只有一条总线是强制的(在使用总线的情形下)。如果待测试的管芯 5 D的数量大，那么优选使用两条总线。例如将第一 Bl和第二 B2总线分 别耦连至待测试的每一奇数管芯Dl和偶数管芯D2的控制输入端，以便 在需要时向它馈送配置信号。配置信号准备用来对管芯D1或D2进行配 置，使得它的第一部件P1工作或者它的第二部件P2工作。例如在图2中所说明的，每条总线Bi 0=1或2)可经过有源开关装 io 置SWi耦连至它的每一管芯(Dl、 D3、 D5…)或(D2、 D4、 D6…)。这 样，当管芯D处于不测试状态时，相应的有源开关装置SWi就处于断开 状态阻止管芯接收配置信号，而当管芯D处于测试状态时，相应的有源 开关装置SWi就处于闭合状态允许管芯接收配置信号而限定它的工作模 式。15 如前所述， 一个(或每个)耦连装置CM设置成将至少一个管芯Dl和域D3的第一部件Pl输出端，耦连至至少另一管芯D2和/或D4的第 二部件P2输入端。在图2所说明的第一实施例中，晶片W包括耦连装置CM，将其限 定成将一个管芯Dl (或D3)的第一部件Pl输出端耦连至另一管芯D220 (或D4)的第二部件P2输入端。但是如下面将要参考图3和4所描述的， 其他类型的耦连装置CM也可以使用。因此，当管芯D1 (或D3)经(第一)总线B1被配置让它的第一部 件P1工作，并且经过耦连装置CM与该管芯D1 (或D3)耦连的第二个 管芯D2 (或D4)经(第二)总线B2被配置让它的第二部件P2工作时，25管芯Dl (或D3)在它的第一部件Pl输入端接收第一输入信号(例如基 带信号)，并在它的第一部件P1输出端发送第一输出信号(例如RF信号)， 而管芯D2 (或D4)则经过耦连装置CM在它的第二部件P2输入端接收 这些第一输出信号，并在它的第二部件P2输出端发送第二输出信号(例 如基带信号)。因此，管芯D1 (或D3)的第一部件P1的测试结果被用于30测试另一管芯D2 (或D4)的第二部件P2。第二导电轨线T2连接至待测试的每一或一些管芯D的第二部件(接 收通路)P2输出端，以便收集它(它们)所发送的第二输出信号(例如 基带信号)。通过限定不同的开关装置SWi的状态序列和不同的管芯D的相应配 5置信号序列，能因此自动测试每一管芯D的第一和第二部件P1、 P2而不 需机械移动探针板。现在就参考图3描述根据本发明的晶片W的第二实施例。该第二实 施例与第一实施例的主要不同之处在于用来耦连管芯D的耦连装置CM 的类型。io 下面对图3所示的第二实施例的描述也仅集中于管芯的第一部件Pl首先被测试的情况，所以它们所发送的信号馈送至也用于测试目的的若干 其他管芯的第二部件P2的输入端。但本发明也适用于相反的情况即管芯 的第二部件P2首先被测试，所以它们所发送的信号馈送至也用于测试目 的的若干其他管芯的第一部件P1的输入端。15 该第二实施例的目的是克服第一实施例的缺点。的确，在第一实施例中，如果用第二管芯的接收部件(P2)对第一管芯的发送部件(Pl)的测 试失败，那就不可能知道究竟是第一管芯还是第二管芯有故障或者两个都 有故障。因此，第二实施例在第一实施例的基础上增加了功能，即通过将 管芯的第一部件Pl与数个其他管芯的第二部件P2相连，同时反过来将管20芯的第二部件P2与数个其他管芯的第一部件Pl相连，判定是管芯的第一 部件还是第二部件出了故障。为此目的，晶片W包括至少三个管芯的至少两组Gj(这里j^和2)， 通过包含至少一个开关装置SW3的耦连装置CM耦连。该开关装置SW3包括至少两个输入端分别连接至至少两个管芯Dl25和D3 (在组G1中)或D5和D7 (在组G2中)的第一部件P1输出端， 以及至少一个输出端连接至至少一个其他管芯D2和D4(在同一组Gl中) 或D6禾BD8 (在同一组G2中)。每一开关装置SW3设置成有选择地向它的相应组Gj的一个管芯的第 二部件输入端，馈送由该组Gj的另一所选择的管芯的第一部件输出端发30送的第--输出信号。在图3所说明的第二实施例中，每一组Gj包括第一Dl (或D5)、第 二D2 (或D6)、第三D3 (或D7)和第四D4 (或D8)管芯。在每一组 Gj中，耦连装置包括一个开关装置SW3，其包含两个输入端连接至第一 和第三管芯D1、 D3 (或分别对应的D5和D7)的第一部件输出端，以及 5 两个输出端连接至第二和第四管芯D2、 D4 (或分别对应的D6和D8)的 第二部件输入端。这样的安排可以在每一组Gi中依据相应开关装置SW3所选择的状态 对管芯的四种组合进行测试。的确，第一管芯Dl (或D5)的第一部件 P1输出端可耦连至或者第二管芯D2 (或D6)或者第四管芯D4 (或D8) io的第二部件P2输入端，向其馈送它所发送的第一输出信号，而第三管芯 D3 (或D7)的第一部件P1输出端也可耦连至或者D2 (或D6)或者D4 (或D8)的第二部件P2输入端，向其馈送它所发送的第一输出信号。 在第一实施例中，使用了第一和第二导电轨线Tl、 T2。第一导电轨 线Tl向每一组Gj的奇数管芯Dl和D3 (或D5和D7)的第一部件Pl 15输入端馈送第一输入信号(例如基带信号)。第二导电轨线T2收集由偶数 管芯D2和D6 (或D4和D8)的第二部件P2输出端所发送的第二输出信 号(例如基带信号)。虽然为清晰起见在图3中没有示出，实际上可利用另一第一导电轨线 向每一组Gj的偶数管芯D2和D4 (或D6和D8)的第一部件Pl输入端 20馈送第一输入信号(例如基带信号)，并可利用另一第二导电轨线收集由 每一组Gj的奇数管芯Dl和D3 (或D5和D7)的第二部件P2输出端所 发送的第二输出信号(例如基带信号)。此外，如在第一实施例中，优选使用第一和第二总线B1、 B2。但这 不是必须遵循的。不过如果待测试的管芯D的数量大，优选使用两条总 25线。例如将第一和第二总线Bl、 B2分别耦连至每一奇数管芯Dl和D3 (或D5和D7)以及偶数管芯D2和D4 (或D6和D8)的控制输入端，在需要时向它馈送配置信号。例如在图3中所说明的，每条总线Bi (i-l或2)可经过有源开关装 置Swi耦连至它的每一管芯(Dl、 D3、 D5、 D7…)或(D2、 D4、 D6、 30 D8…)。因此，当管芯D处于不测试状态时，相应的有源开关装置Swi就处于断幵状态阻止管芯接收配置信号，而当管芯D处于测试状态时， 相应的有源开关装置Swi就处于闭合状态允许管芯接收配置信号而限定 它的工作模式。通过限定不同的开关装置SWi和SW3的状态序列和不同的管芯D的 5相应配置信号序列，能因此自动测试每一管芯D的第一和第二部件P1、 P2而不需机械移动探针板。该第二实施例很值得注意，因为它便于发现在每一被测试的管芯中的 故障部件P1或P2，显著降低测试中的成品损失。现在就参考图4描述根据本发明的晶片W的第三实施例。该第三实 io施例与第一实施例的主要不同之处同样在于用来耦连管芯D的耦连装置 CM的类型。下面对图4所示的第三实施例的描述也仅集中于管芯的第一部件Pl 首先被测试的情况，所以它们所发送的信号馈送至也用于测试目的的若干 其他管芯的第二部件P2的输入端。但本发明也适用于相反的情况即管芯 15的第二部件P2首先被测试，所以它们所发送的信号馈送至也用于测试目 的的若千其他管芯的第一部件P1的输入端。在该第三实施例中，晶片W包括第一组的至少两个奇数管芯Dl、 D3……，以及第二组的至少两个偶数管芯D2、 D4、 D6……。每一奇数管 芯Dl (或D3)的第一部件Pl输出端通过包含一对与每一奇数管芯Dl 20 (或D3)相关联的幵关装置SW4的耦连装置CM，耦连至待测试的每一 偶数管芯D2 (或D4或D6)的第二部件输入端。每一开关装置SW4包括两个双向输入端/输出端， 一方面分别连接至 一个奇数管芯Dl (或D3)的第一部件Pl输出端和相邻开关装置SW4 (除 第一个和最后一个以外)的输入端/输出端，另一方面分别连接至一个偶 25数管芯D2(或D4或D6)的第二部件P2输入端和另一相邻开关装置SW4 (除第一个和最后一个以外)的输入端/输出端。因此，每一开关装置SW4 设置成有选择地向一个偶数管芯D2 (或D4或D6)的第二部件输入端或 者相邻开关装置SW4，馈送由奇数管芯Dl (或D3)或远距离奇数管芯 的第一部件输出端发送的第一输出信号。 30 由于有这种安排，奇数和偶数管芯的任何组合都可依据每一开关装置SW4所选择的状态进行测试。如在第一实施例中那样，利用的是第一和第二导电轨线Tl、 T2。第 一导电轨线T1向奇数管芯D1和D3 (或D5和D7)的第一部件P1输入 端馈送第一输入信号(例如基带信号)。第二导电轨线T2收集由偶数管芯 5D2和D6 (或D4和D8)的第二部件P2输出端发送的第二输出信号(例 如基带信号)。虽然为清晰起见在图4中没有示出，实际上可利用另一第一导电轨线 向偶数管芯D2、 D4、 D6和D8的第一部件Pl输入端馈送第一输入信号 (例如基带信号)，并可利用另一第二导电轨线收集由奇数管芯D1和D3 !o的第二部件P2输出端所发送的第二输出信号(例如基带信号)。此外，如在第一实施例中，优选使用第一和第二总线B1、 B2。但这 不是必须遵循的。不过如果待测试的管芯D的数量大，优选使用两条总 线。例如将第一和第二总线Bl、 B2分别耦连至每一奇数管芯Dl和D3 以及偶数管芯D2、 D4和D6的控制输入端，在需要时向它馈送配置信号。 15 例如在图4中所说明的，每条总线Bi或2)可经过有源开关装置Swi耦连至它的每一奇数管芯(Dl、 D3、 D5、 D7…)或偶数管芯(D2、 D4、 D6、 D8…)。因此，当管芯D处于不测试状态时，相应的有源开关 装置Swi就处于断开状态阻止管芯接收配置信号，而当管芯D处于测试 状态时，相应的有源开关装置Swi就处于闭合状态允许管芯接收配置信号 20而限定它的工作模式。通过限定不同的开关装置SWi和SW4的状态序列和不同的管芯D的 相应配置信号序列，能因此自动测试每一管芯D的第一和第二部件Pl、 P2而不需机械移动探针板。该第三实施例也很值得注意，因为它便于发现在每一被测试的管芯D 25中的故障部件P1或P2，使测试中的成品损失降至最低。在每个实施例中，耦连装置包括导电轨线和可能至少一个有源开关装 置。但为了测试的目的，耦连装置也可包括一个或多个专用于信号处理的 部件，例如RF信号情况下的负载或电压水平控制器，或频率转换器，或 数字信号情况下的缓冲器或数字逻辑，或模拟信号情况下的其他放大电路 30和滤波器。这些信号处理部件能在第一部件P1输出端所发送的第一输出信号馈送第二部件P2输入端之前，和/或在第二部件P2输出端所发送的 第二输出信号馈送第一部件P1输入端之前，对这些信号施加至少一种所 选择的处理。此外，重要的是注意在每个实施例中如果不使用任何第一导电轨线T1，那么专用于测试第一部件P1的第一输入信号就通过探针板(例如经过探针或用任何其他探针技术)直接 供给第一部件P1，-如果不使用任何第二导电轨线T2，那么被测试的第二部件P2所发送的第二输出信号就通过探针板(例如经过探针或用任何其他探针技术)直接被收集于第二部件P2。这也适用于收集由第一部件P1所发送的信号的情况。-如果不使用任何总线B,那么管芯D的控制输入端就通过探针板(例 如经过探针或用任何其他探针技术)直接被馈以配置信号。管芯可以通过CMOS或BiCMOS工艺或芯片工业生产中所用的任何工艺在晶片中实现。本发明不限于上述仅仅作为例子的晶片实施例，它包含熟悉后面的权 利要求范围内的技术的人员所可能考虑到的所有可替换的具体装置。因此，在前面的说明中为了清楚起见，晶片的部件被描述在划线通道 中，其中限定有总线和导电轨线用于或者向一些管芯的第一部件馈送第一输入信号，或者收集由一些其他管芯的第二部件所发送的第二输出信号。 但是，就待测试的每一管芯的第一和第二部件而言， 一些其他导电轨线也 可以使用。
权利要求
1.一种晶片(W)，包括包含第一和第二互补信号处理部件(P1、P2)的至少一个管芯(D)，所述第一部件(P1)具有接收第一输入信号的输入端和发送第一输出信号的输出端，所述第二部件(P2)具有接收第二输入信号的输入端和发送第二输出信号的输出端；以及在所述管芯(D)之间和周围限定的划线通道(SL)，所述晶片(W)的特征在于至少包括耦连装置(CM)，所述耦连装置(CM)限定在所述划线通道(SL)的至少一部分中，并i)连接所述管芯中的一个管芯(D)的第一部件输出端至所述管芯中的至少一个(D)的第二部件输入端，使得当所述第一部件被馈以第一输入信号并被配置为工作时，所述第一部件输出端向所述第二部件输入端馈送第一输出信号，并且，使得当接受馈送的第二部件(P2)被配置为工作时，接受馈送的第二部件(P2)的输出端发送第二输出信号，和/或ii)连接所述管芯中的一个管芯(D)的第二部件输出端至所述管芯中的至少一个(D)的第一部件输入端，使得当所述第二部件被馈以第二输入信号并被配置为工作时，所述第二部件输出端向所述第一部件输入端馈送第二输出信号，并且，使得当接受馈送的第一部件(P1)被配置为工作时，接受馈送的第一部件(P1)的输出端发送第一输出信号。
2.根据权利要求1所述的晶片，其特征在于所述晶片包括至少一条第一导电轨线(T1)，所述第一导电轨线(T1)限定在所述划线通道(SL) 的至少一部分中，并设置成向待测试的每一管芯(D)的第一部件(Pl) 馈送第一输入信号，和/或向待测试的每一管芯(D)的第二部件(P2)馈 送第二输入信号。
3.根据权利要求1和2中的一项所述的晶片，其特征在于所述晶片包括至少一条总线(Bi)，所述总线(Bi)限定在所述划线通道(SL) 的至少一部分中，并设置成向待测试的每一管芯(D)馈送配置信号使所 述管芯(D)使用第一部件(Pl)或者第二部件(P2)。
4.根据权利要求3所述的晶片，其特征在于每一总线(Bi)包括 开关装置(SWi)，所述开关装置(SWi)设置成有选择地向所述管芯(D)馈送配置信号。
5. 根据权利要求1至4的任一项所述的晶片，其特征在于所述晶片包括至少一条第二导电轨线(T2)，所述第二导电轨线(T2)限定在所 述划线通道(SL)的至少一部分中，并设置成收集待测试的每一管芯(D) 5所发送的所述第二输出信号和/或待测试的每一管芯(D)的所述第一输出 信号。
6. 根据权利要求1至5的任一项所述的晶片，其特征在于所述晶 片包括与耦连装置(CM)相关的至少一组(Gj)的至少三个管芯(Dl-D4)， 所述耦连装置包含至少一个开关装置(SW3)，所述开关装置(SW3)设io 置成有选择地向该组(Gj)的一个管芯(D2、 D4)的第二部件输入端馈 送由所述组(Gj)的另一所选择的管芯(Dl、 D3)的第一部件输出端所 发送的第一输出信号。
7. 根据权利要求6所述的晶片，其特征在于每一组(Gj)包括第 一 (Dl、 D5)、第二 (D2、 D6)、第三(D3、 D7)和第四(D4、 D8)管15 芯并且与耦连装置(CM)相关，所述耦连装置(CM)包含一个开关装置 (SW3)，所述开关装置(SW3)具有两个输入端和两个输出端，所述两 个输入端分别连接至所述第一 (Dl、 D5)和第三(D3、 D7)管芯的第一 部件输出端，所述两个输出端分别连接至所述第二 (D2、 D6)和第四(D4、 D8)管芯的第二部件输入端，并且设置成向所述第二管芯(D2、 D6)或20者所述第四管芯(D4、 D8)的第二部件输出端，馈送由所述第一管芯(Dl、 D5)或者所述第三管芯(D3、 D7)的第一部件输出端发送的第一输出信 号。
8. 根据权利要求4结合权利要求7所述的晶片，其特征在于每一 组(Gj)的所述第一 (Dl、 D5)和第三(D3、 D7)管芯经专用开关装置25 (SW1)各自耦连至第一总线(Bl)，以及每一组(Gj)的所述第二 (D2、 D6)和第四(D4、 D8)管芯经专用开关装置(SW2)各自耦连至第二总 线(B2)。
9. 根据权利要求1至5的任一项所述的晶片管芯，其特征在于所 述晶片包括第一组的至少两个奇数管芯(Dl、 D3)和第二组的至少两个 30偶数管芯(D2、 D4、 D6)，两组都与耦连装置(CM)相关，所述耦连装置(CM)包含至少三个开关装置(SW4)，所述开关装置(SW4)设置成 有选择地向第二组中所选择的一个管芯(D2、 D4、 D6)的第二部件输入 端馈送由所述第一组中所选择的一个管芯(Dl、 D3)的第一部件输出端 发送的第一输出信号。
10.根据权利要求9所述的晶片，其特征在于大多数所述开关装置(SW4)包括两个双向输入端/输出端， 一方面连接至第一组的一个奇数 管芯(Dl、 D3)的第一部件(Pl)输出端和相邻开关装置(SW4)的输 入端/输出端，另一方面连接至第二组的一个偶数管芯(D2、 D4、 D6)的 第二部件(P2)输入端和另一相邻开关装置(SW4)的输入端/输出端。
11.根据权利要求4结合权利要求9和10的一项所述的晶片，其特征在于每一第一组的每一奇数管芯(Dl、 D3)经专用开关装置(SW1) 耦连至第一总线(Bl)，每一组的每一偶数管芯(D2、 D4、 D6)经专用 开关装置(SW2)耦连至第二总线(B2)。
12.根据权利要求1至11的任一项所述的晶片，其特征在于所述耦连装置包括至少一个信号处理装置，所述信号处理装置设置成在第一部 件输出端发送的第一输出信号馈送至第二部件输入端之前，对所述第一输 出信号施加至少一种所选择的信号处理，和/或在第二部件输出端发送的 第二输出信号馈送至第一部件输入端之前，对所述第二输出信号施加至少 一种所选择的信号处理。
13.根据权利要求1至12的任一项所述的晶片，其特征在于所述第一和第二互补信号处理部件(P1、P2)从至少包括发送通路和接收通路、 数模转换器和模数转换器、或者解调器和调制器的一组装置中选择。
全文摘要
一种晶片(W)，包括包含第一(P1)和第二(P2)互补信号处理部件的至少一个管芯(D1-D6)；在每一管芯之间和周围限定的划线通道(SL)；以及耦连装置(CM)，所述耦连装置(CM)限定在划线通道(SL)的至少一部分中，并连接i)管芯中的一个管芯(D1)的第一部件输出端至所述管芯中的至少一个(D2)的第二部件输入端，使得所述第一部件输出端当它被馈以第一输入信号并被配置为工作时，向所述第二部件输入端馈送第一输出信号，并且，使得接受馈送的第二部件(P2)输出端当它被配置为工作时，发送第二输出信号，和/或ii)所述管芯中的一个管芯(D1)的第二部件输出端至所述管芯中的至少一个(D2)的第一部件输入端，使得所述第二部件输出端当它被馈以第二输入信号并被配置为工作时，向所述第一部件输入端馈送第二输出信号，并且，使得接受馈送的第一部件(P1)输出端当它被配置为工作时，发送第一输出信号。
文档编号H01L23/58GK101273455SQ200680035393
公开日2008年9月24日 申请日期2006年9月25日 优先权日2005年9月27日
发明者埃尔韦·玛里, 索菲阿勒·埃卢 申请人:Nxp股份有限公司