专利名称：细间距互连及制造方法
技术领域：
本公开涉及半导体，特别是涉及用于电气连接的半导体互连技术。
背景技术：
一个集成电路包含多个焊盘.集成电路的一些应用包括将诸如介 电层等薄膜放置在集成电路上。薄膜存在时，集成电路的多个焊盘需 要在覆盖的层级内的一个位置处互连.这些焊盘经常布置得尽量相互
接近.这些互连(interconnects)通常被称为过孔(via)。过孔由被 填充或镀有导电体的介电层中的孔构成，以便实现从被称为"焊垫 (land)"的低层级焊盘到被称为过孔定位焊盘(via capture pad)的高层 级焊盘的接触.因此，焊垫与定位烊盘中心对齐。制造设计规则要求 定位焊盘的预定尺寸至少大于过孔的开口。较大的尺寸要求定位焊盘 在各个方向延伸超过过孔的开口。因此，定位焊盘尺寸明显大于电介
质开口的尺寸.此外，重叠的定位焊盘之间要求有最短的距离，这进 一步增大定位焊盘之间的最小间距，并因此增大焊垫之间的最小间 距。
例如在困1中，示出了带有互连的已知集成电路IO.焊盘12位 于与另一个焊盘14相邻的位置.在一种形式中，焊盘12与焊盘14 中的每一个都可以实现为焊垫(land).覆盖焊盘12和焊盘14的是 介电层22.袭盖介电层22的是导电走线或起走线作用的金属互连16 和金属互连18.金属互连16被连接到定位焊盘17，该定位焊盘17 通过直径为dl的洞或过孔被进一步连接到焊盘14。同样，互连18 通过直径为dl的洞或过孔被连接到焊盘12,该直径为dl的洞或过孔 由直径为d2的过孔定位焊盘19定位，直径d2明显大于直径dl.定位焊盘17与定位焊盘19相隔要求的最小长度，该长度标记为 Ll.结果，定位焊盘17与定位焊盘19之间的中心距离为L2.缺点 是L2限制沿集成电路10侧边的焊盘总数.换句话说，在现有技术中， 距离L2是阻止集成电路焊盘间距变得更小的限制因素，
图2中图解沿图1中的线2-2截取的定位焊盘19、单元芯片焊盘 (die pad) 12和相关过孔的截面图.焊盘12位于集成电路10的衬底 20内部.应该了解，除在块体(bulk)或主体层(bodylayer)之夕卜， 衬底20还可以在集成电路10内的不同层级实现，介电层22覆盖在 衬底20上并有一个宽度为dl的开口用来限定过孔.覆盖介电层22 的是金属互连18，该金属互连18贯穿过孔定位焊盘19并被电学地连 接到焊盘12.
本发明在附图中以示例的方式但并非限制性地示出，附图中相同 的标号表示相似的组成部分，其中
图1以拓朴结构形式图解了带有受限焊盘间距的已知集成电路； 图2以截面图形式图解了带有重叠互连的图1中集成电路的焊
盘；
图3-18以拓朴结构形式或截面图形式图解了根据本发明具有细 间距互连的集成电路.
熟练的技术人员知道图中图解组成部分，是为简明和清晰起见， 没有一定地按比例绘制.例如，图中一些组成部分的尺寸相对于其他 组成部分可能私改大，以帮助提高对本发明实施例的理解.
具体实施例方式
困3中图解根据本发明带有互连的集成电路40.在图解形式中， 提供了多个单元芯片焊盘，例如单元芯片焊盘42 、单元芯片焊盘44 、 单元芯片焊盘46和单元芯片焊盘48.应该了解，术语"单元芯片焊盘" 是接触焊盘的一种形式.此处描述的结构，除了单元芯片(die)以外，还可以容易地在表面上的半导体或电子器件中实现.例如，此处描述 的结构可以在泉盖着多个层的一层上实现，所迷的多个层復盖着芯
片，或者可以在印刷电路板上实现.单元芯片焊盘42、 44、 46和48 中的每一个都相互横向平行放置并尽量在物理上相互靠近以便可靠 地制造集成电路IO.在一种形式中，单元芯片烀盘42、 44、 46和48 的间距或间隔距离为100微米(microns)或更小.在图解形式中， 单元芯片焊盘42、 44、 46和48位于与集成电路40的边缘相邻的位 置.但是，应该了解，可以选择集成电路40内的其他位置放置单元 芯片焊盘42、 44、 46和48.
覆盖集成电路40和单元芯片焊盘42、 44、 46和48的一部分的 是介电层50.在困解形式中，单元芯片焊盘42、 44、 46和48有两个 边缘与平行于相邻的集成电路周线的两条线路对齐.在图解形式中，
单元芯片焊盘42、 44、 46和48基本上为长方形.应该了解，接触焊 盘的其他几何形状也可以实现，包括圃形、正方形、八边形和其他多 边形.
图4中图解沿直线4-4截取的单元芯片焊盘46的截面图.单元 芯片焊盘46在集成电路40的衬底52内部形成.覆盖单元芯片焊盘 46的是介电层50.介电层50可以由多种绝缘材料中的任何一种制成， 例如氧化物、氮化物、来自三菱气体和化学品公司的双马来酰亚胺三 漆(BT)、来自陶氏化学公司(Dow Chemical)的双苯并环丁烯、 罗门哈斯(Rohm and Haas)制造的Intervia 8010、或聚合体基干膜 电介质.选用的材料可以是也可以不是可光限定(photodefinable)的， 可以通过诸如层压或旋涂等多种技术施用.
围5中图解集成电路40的进一步加工。沟槽或开口 54在介电层 SO中形成.开口 54的长度沿集成电路周线方向，宽度在羊元芯片焊 盘42、 44、 46和48沿其对齐的两条线路之内.沟槽或开口 54可以 通过例如光限定(photodefmition)或激光烧蚀等方法形成.
围6中图解大体上沿图5中的线6-6截取的集成电路40的截面 图.在图解形式中，开口 54的位置仅与单元芯片焊盘46宽度的一部分重叠.虽然开口 54的側壁以倾斜的方式图解，但应该了解，形成 开口 54的侧壁时可以使其基本竖直.
图7中图解集成电路40的进一步加工.开口 54形成之后，种子 层56 (因另一层从该层形成而得名)覆盖在介电层50和单元芯片焊 盘42、 44、 46和48上形成。种子层56又可称为用于电镀的总线层 (bus layer).在一个实施例中，种子层56通过沉积钛、鵠、铜、 钛铜、钛鴒铜或适合用作种子层的其他金属或金属组合中的一种而形 成.在另一种形式中，种子层56可以通过化学镀铜形成.
图8中图解大体上沿图7中的线8-8截取的集成电路40的截面 图.在图解形式中，种子层56相对于介电层50的厚度是一层薄膜. 种子层56是沉积的覆盖层，因此在开口 54中及介电层50上形成.
图9中图解集成电路40的进一步加工.一层光刻胶58覆盖在集 成电路40上形成，并直接形成到种子层56上.在一个实施例中，光 刻胶58通过旋转操作或喷涂形成.在其他形式中，可以形成一光刻 胶58的片状膜(laminar film ).
图10中图解大体上沿图9中的线10-10截取的集成电路40的截 面图.光刻胶58的膜以基本上充满开口 54的方式图解.光刻胶58 中的小坑或凹陷区域可以直接出现在开口 54上。
图11中图解集成电路40的进一步加工，其中多个走线开口 60、 62、 64和66通过图案化光刻胶58而形成.光刻胶58的图案化产生 尺寸基本均匀的走线开口 60、 62、 64和66，所迷走线开口分别使单 元芯片焊盘42、 44、 46和48暴露.图案化形成走线开口 60、 62、 64 和66，每个走线开口均有走线开口宽度68.为了使被定义为两相邻 走线之间间隔的间距最小化，在一种形式中，开口 60、 62、 64和66 中每个开口的最小宽度发生在单元芯片焊盘上.虽然开口 60、 62、 64 和66中每个开口都以基本相同的尺寸困解，但应该了解，光刻胶58 可以按预定的困形图案化使得开口 60、 62、 64和66的尺寸是不同的. 开口 60、 62、 64和66以在由开口 54形成的沟槽内一点处右侧结束 的方式图解.但是，如果需要的话，开口60、 62、 64和66可以向右延伸超过开口 54.
困12中困解沿图11中的线12-12截取的集成电路40的截面图. 在困解形式中，开口 64从困的左側延伸到开口 54内的一点.在一种 替代形式中，如果需要的话，开口 64也可以向右延伸超过开口 54， 使得一个开口出现在图12最右侧部分的介电层50和种子层56上. 但是，如图12中所示，右侧的一部分光刻胶58保留完好，覆盖着种 子层56，以便继续掩蔽种子层56.
图13中图解集成电路40的进一步加工，其中，开口 60、 62、 64和66中的每个开口中形成导电材料以便形成诸如金属走线70、72、 74和76等导电线路.金属走线70、 72、 74和76分别与单元芯片焊 盘42、 44、 46和48直接接触，但仍然通过金属走线70、 72、 74和 76之间的种子层56—起保持电学短路.在一种形式中，该金属为铜， 但是应该了解，也可以形成其他金属和其他导电材料.在图解的工艺 中，金属是通过用种子层56在开口 60、 62、 64和66中镀金属的电 镀法形成的.应该了解，可以使用诸如化学镀等其他金属化工艺.
图14中图解沿图13中的线14-14截取的截面图.金属走线74 覆盖一部分种子层56并延伸到开口 54以便与单元芯片焊盘46接触. 应注意到的是，金属走线74的厚度沿长度方向是基本均匀的.由于 种子层S6和金属走线74都可导电，因此形成到单元芯片焊盘46的 电学连接.请注意，如图13所示，种子层56继续使金属走线70、 72、 74和76电学短路.图解的金属走线74延伸到图14左側并可以被进 一步图案化以便连接到同一层级中的其他电路(未示出)或连接到集 成电路40的其他层级(未示出).在另一种形式中，金属走线74可 以延伸到开口 54的右侧以便敷设在图14右側的介电层50之上.在 这样一种替代形式中，右側的光刻胶58被除去以便允许金属在种子 层56上形成.
图15中图解集成电路40的进一步加工，其中，剩余的光刻胶 58和种子层56已经被除去.此去除步稞除去金属走线70、 72、 74和 76之间的种子层56，将走线隔离并形成各个走线到其各自的单元芯片焊盘的触点.在一种形式中，光刻胶58剩余部分用化学剥离工艺 剝离，种子层56剩余部分用刻蚀法除去.
图16中困解大体上沿图15中的线16-16截取的集成电路40的 截面图.在图解形式中，开口 54图解与单元芯片焊盘46的预定部分 进行电接触的金属走线74.在图解形式中，目前只暴露了单元芯片焊 盘46的大体上靠左侧的一部分，这是光刻胶58之前所在之处.在另 一种形式中，暴露了整个单元芯片焊盘46以便允许导线延伸出入单 元芯片焊盘46的相对两侧.
图17中图解集成电路40的进一步加工，其中，形成介电层80 覆盖并接触所有金属走线70、 72、 74和76、单元芯片焊盘42、 44、 46和48的暴露部分以及介电层50的一部分.介电层80进一步起隔 离金属走线70、 72、 74和76的作用.应该了解，在该工艺方法的这 一点上，可以添加附加电路层(未示出)以便实现需要的电路功能. 请注意，金属走线70、 72、 74和76中任何两者之间的间距都是从导 电走线中心到相邻导电走线中心的距离.因此，金属走线70、 72、 74 和76中的任何两者之间的间距都等于两根相邻导电走线之间的间隔 距离加上一根导电走线的宽度，假定每根导电走线的宽度基本相同。 在图解结构中金属走线70、 72、 74和76中任何两者之间的间距基本 上小于图l所示金属互连16和18之间的间距.
困18中困解沿图17中的线18-18截取的集成电路结构40的截 面困.在困18中，介电层80袭盖并接触金属走线74、单元芯片焊盘 46的暴露部分及介电层50的一部分.从图中可以很容易地看出，介 电层80可以在开口 54内轻微凹陷.可以用传统的平整化技术使介电 层80的暴露表面进一步平整化.
在一种形式中，图3-18中所困解结构的间距是困1中集成电路 的间距的三分之一.这是单元芯片空间中显著的节约，能使电路基本 上变得更加小型化.通过使用沟槽式过孔，其中过孔的上半部分中没 有焊盘，实现了显著地缩小两个接触焊盘之间的间距.
现在应该意识到，已经提供了半导体互连和制造半导体互连的方法.连续的沟槽跨越两个或更多个焊盘在第一方向上形成.在笫二方 向上，对于每个焊盘，形成一个导电排或金属走线，该导电排或金属 走线是连续的并从焊盘之上的一个抬高的层级(即在焊盘平面以外) 过渡到一个较低的层级以便与焊盘接触.如果需要的话，此结构也可 以以颠倒的形式使用(即上下翻转).应注意到的是，覆盖电介质开 口的那部分导电线路不需要覆盖开口的全部周线或区域.
此处讲授的方法对制造与半导体器件的互连非常有用.例如，当 互连结构被附着于半导体芯片时，可能有与通过工具执行的对准有关 的芯片漂移，所述工具被用来形成到芯片焊盘的导电走线.由于金属
走线70、 72、 74和76的宽度小于与之相连的单元芯片焊盘的宽度， 因此，只要芯片漂移不超过最大漂移值，芯片漂移误差就被自动补偿。 此处已经公开一种不需要过孔(亦即使将被接触的下层焊盘暴露的电 介质中的开口)具有覆盖或过孔定位焊盘的互连结构.介电层上表面 上的导电走线被困案化以便在不使用覆盖焊盘(cover pad)的情况下脱 离导电走线所在的平面之外并落入开口内.导电走线互连可以沿集成 电路的周线或边缘放置，或者可以放在集成电路内部的任何其他位 置。
在前迷说明书中，已经参照具体实施例对本发明进行了描述.但 是， 一名本领域的普通技术人员知道，可以做出多种变更和修改而不 脱离权利要求中阐述的本发明的范围.例如，虽然金属走线70、 72、 74和76是以与沟槽或开口 54的方向垂直的形式困解的，但金属走线 可以与开口 54成其他角度形成.虽然金属走线70、 72、 74和76被 描述为通过传统电镀工艺形成，但也可以用其他已知工艺来形成金属 走线.单元芯片焊盘46在其他应用中可以用作导电焊盘.例如，可 以使用集成电路板或其他类型衬底上的焊盘.可以使用各种类型的金 属和金属合金.还应该了解，可以使用诸如导电环氣树脂等各种导电 材料.因此，说明书和附图应将被视为说明性的而不是限制性的，意 在使所有此类修改都包含在本发明范围内.
在一种形式中，此处提供了 一种用于接触集成电路接触焊盘的方法.集成电路和接触焊盘上提供有介电层.介电层中形成开口以便使 接触焊盘暴露，由此除去相邻接触焊盘之间的一部分介电层，开口形 成之后，种子层在介电层和接触焊盘上形成.光刻胶层在种子层上形 成.光刻胶层被图案化以便在剩余部分的光刻胶层中形成到接触焊盘 的开口.这些开口形成有宽度的线路，剩余部分的光刻胶层掩蔽第一 部分种子层.剩余部分的光刻胶层及第一部分种子层被除去.
在一种形式中，光刻胶层的图案化使开口中的种子层暴露并用剩 余部分的光刻胶层覆盖第一部分种子层.剩余部分的光刻胶层被除去 以及笫一部分种子层被除去.在一种形式中，接触焊盘的间距不大于
70微米.
在一种形式中，接触焊盘沿着集成电路的周线，种子层含有钛、 钨或铜中的至少一种.在另一种形式中，这三种金属全部在种子层中 使用.
在一种形式中，线路的最小宽度发生在接触焊盘上.在另一种形 式中，剩余部分的光刻胶层覆盖一部分接触焊盘.在另一种形式中， 接触焊盘有两个边缘沿着与相邻的集成电路周线平行的两条线路对 齐，介电层中开口的长度是沿着集成电路的周线方向，而宽度在两条 线路之内.
在另一种形式中，集成电路结构上提供有互连结构，其中，集成 电路结构有多个接触焊盘.有多个线路布在集成电路结构上，这些线
路具有在与接触焊盘相邻的区域中的走线部分和在接触焊盘上的接 触部分.接触部分与接触焊盘电接触.走线部分在介电层上，接触焊 盘在介电层的一个单独开口中.在一种形式中，接触焊盘是相邻的， 其间距不大于70微米.在一种形式中，走线部分有一个宽度，接触 部分的宽度不超过走线部分的最小宽度.接触焊盘有两个边缘沿着与 相邻的集成电路周线平行的两条线路对齐，其中，介电层中开口的长 度沿着集成电路的周线方向，而宽度在两条线路之内.
在另一种形式中，提供了一种形成到笫一接触焊盘的第一导电线 路的方法.笫一接触焊盘在一部分笫一介电层上.种子层在笫一介层和笫一接触焊盘上形成.光刻胶层在笫一介电层上形成.光刻胶层 被困案化以便在光刻胶层中形成笫一开口并留下剩余部分的光刻胶 层.该开口具有在与第一接触焊盘相邻的区域中的第一走线部分和在 笫一接触焊盘上的第一接触部分.第一接触部分与第一接触焊盘电接 触.笫一走线部分有一个宽度，第一接触部分的宽度基本上不超过第 一走线部分的最小宽度.导电材料在第一开口中形成以便与第一接触 部分中的笫一接触焊盘电接触并在笫一走线部分中形成笫一导电走 线，由此形成笫一导电线路.在另一种形式中，笫二介电层在第一介 电层上形成.笫二介电层中形成一个开口，其中，第一接触焊盘在第 二介电层的开口中.第一走线部分在笫二介电层上.
在另 一种形式中，光刻胶层被困案化以便使开口中的种子层暴露 并用剩余部分的光刻胶层覆盖种子层的第一部分.剩余部分的光刻胶 层被除去以及种子层的第一部分被除去.在一种形式中，种子层至少 为钛、鵠或铜中的一种.在另一种形式中，第二导电线路与第二接触 焊盘接触，其中，第二接触焊盘在笫一介电层的笫二部分上.种子层 在笫二接触焊盘上形成.光刻胶层被图案化以便在光刻胶层中形成第 二开口.笫二开口具有在与笫二接触焊盘相邻的区域中的第二走线部 分和在笫二接触焊盘上的第二接触部分.第二接触部分与笫二接触焊 盘电接触.第二走线部分有一个宽度，第二接触焊盘的宽度基本上不 超过笫二走线部分的最小宽度.在一种形式中，导电材料在第二开口 中形成以便与第二接触部分中的笫二接触焊盘电接触，笫二导电走线 在笫二走线部分中形成，由此形成笫二导电线路.在另一种形式中，
笫一接触焊盘与笫二接触焊盘以不大于70微米的间距被隔开.在又 一种形式中，第二介电层在第一介电层上形成.第二介电层中形成一 个开口，其中，笫一接触焊盘和笫二接触焊盘在笫二介电层的开口中. 直接在第一接触焊盘与笫二接触焊盘之间有一个区域.笫一走线部分 和笫二走线部分在第二介电层上，笫二介电层中的开口包含直接在笫 一接触焊盘与笫二接触焊盘之间的区域.
益处、其他好处和解决方案已经在上文中针对具体实施例进行了描述.但是所迷益处、好处、问题解决方案及可能导致任何益处、好 处和解决方案发生或变得更明显的任何組成部分均不得解释成任何 一项或全部权利要求的决定性的、必需的或本质性的特征或组成部 分.如此处所使用的，术语"包含"，"包括，，或其任何其他变体旨在包 括非排他性的包含，使得包含一个组成部分列表的工艺、方法、物件、 或装置不仅包括列表中的那些组成部分，而且可以包括未明确列出或 为此类工艺、方法、物件或装置所固有的其他組成部分.如此处所使 用的，术语"一个"被定义为一个或多个.如此处所使用的，术语"多 个"被定义为两个或两个以上.如此处所使用的，术语"另一个，，被定 义为至少有笫二个或更多.如此处所使用的，术语"包括"和/或"具有，， 被定义为"包含"(即开放型语言).如此处所使用的，术语"耦合"被 定义为连接，但不一定是直接连接，也不一定是机械连接.
权利要求
1. 一种用于与集成电路的接触焊盘接触的方法，其包括在集成电路和接触焊盘之上提供介电层；在介电层中形成开口以便使接触焊盘暴露，由此除去相邻接触焊盘之间的一部分介电层。在形成开口之后，在介电层和接触焊盘之上形成种子层；在种子层之上形成光刻胶层；将光刻胶层图案化以便在光刻胶层中形成到接触焊盘的开口，其中，光刻胶层中的开口形成有宽度的线路，其中光刻胶层的剩余部分掩蔽种子层的第一部分；在光刻胶层的开口中形成金属以便与接触焊盘实现电接触；除去光刻胶层的剩余部分；和除去种子层的第一部分。
2. 如权利要求l所述的方法，其中，将光刻胶层图案化的步骤 使光刻胶层的开口中的种子层暴露并用光刻胶层的剩余部分覆盖种 子层的第一部分。
3. 如权利要求1所述的方法，其中，接触焊盘的间距不大于70 微米.
4. 如权利要求l所述的方法，其中，接触焊盘沿着集成电路的 周线.
5. 如权利要求l所述的方法，其中，种子层包含钛、钨或铜中 的至少一种。
6. 如权利要求l所述的方法，其中，线路的最小宽度发生在接触焊盘之上.
7. 如权利要求l所述的方法，其中，光刻胶层的剩余部分覆盖 接触焊盘的一部分，
8. 如权利要求l所述的方法，其中，接触焊盘有两个边缘沿着 与相邻的集成电路周线平行的两条线路对齐，其中，介电层中开口的 长度沿着集成电路的周线，而宽度在所述两条线路之内.
9. 一种集成电路结构之上的互连结构，其中，集成电路结构具 有多个接触焊盘，其包括多个布在集成电路之上的线路，其具有在与多个接触焊盘相邻的 区域中的走线部分和在多个接触焊盘之上的接触部分，其中接触部分与多个接触焊盘电接触；和走线部分在介电层之上，多个接触焊盘在介电层的一个单 独开口中.
10. 如权利要求9所述的互连结构，其中，多个接触焊盘相邻且 间距不大于70微米.
11. 如权利要求9所述的互连结构，其中 走线部分有一个宽度；和接触部分的宽度不超过走线部分的最小宽度。
12. 如权利要求11所述的互连结构，其中，多个接触焊盘有两 个边缘沿着与相邻的集成电路结构周线平行的两条线路对齐，其中， 介电层中的单独开口的长度沿着集成电路结构的周线，而宽度在所述 两条线路之内。
13. —种形成到第一接触焊盘的第一导线线路的方法，其中，第一接触焊盘在笫一介电层的一部分之上，其包括 在笫一介电层和第一接触焊盘之上形成种子层； 在笫一介电层之上形成光刻胶层；将光刻胶层图案化以便在光刻胶层中形成第一开口并留下光刻 胶层的剩余部分，其中第 一开口具有在与第 一接触焊盘相邻的区域中的笫 一走线 部分，且笫一开口具有在笫一接触焊盘之上的第一接触部分，第一接触部分与第一接触焊盘实现电接触；第一走线部分有一个宽度；和第 一接触部分的宽度基本上不超过笫 一走线部分的最小宽 度；和在笫一开口中形成导电材料以便与第一接触部分中的第一接触焊盘实现电接触并在笫一走线部分中形成笫一导电走线，由此形成笫 一导电线路.
14. 如权利要求13所述的方法，进一步包括 在第一介电层之上形成第二介电层；和 在第二介电层中形成开口；其中第一接触焊盘在第二介电层中的开口内；和 第一走线部分在第二介电层之上.
15. 如权利要求13所述的方法，其中，将光刻胶层图案化的步 稞使光刻胶层的笫一开口中的种子层暴露并用光刻胶层的剩余部分 夜盖种子层的第一部分，其进一步包括除去光刻胶层的剩余部分；和 除去种子层的第一部分.
16. 如权利要求13所述的方法，其中，种子层包含钛、鵠和铜。
17. 如权利要求13所述的方法，其中该方法进一步用于形成到笫二接触焊盘的第二导电线路，其中， 笫二接触焊盘在第一介电层的笫二部分之上，形成种子层的步猓的进一步特征在于其在第二接触焊盘之上； 将光刻胶层图案化的步骤的进一步特征在于在光刻胶层中形成 笫二开口，其中第二开口具有在与第二接触焊盘相邻的区域中的第二走线 部分，且第二开口具有在第二接触焊盘之上的第二接触部分； 第二接触部分与笫二接触焊盘电接触； 第二走线部分有一个宽度；和第二接触部分的宽度基本上不超过第二走线部分的最小宽 度；和形成导电材料的步猓的进一步特征在于在第二开口中形成导电 材料以便与第二接触部分中的第二接触烊盘实现电接触，并在第二走 线部分中形成第二导电走线，由此形成第二导电线路。
18. 如权利要求17所述的方法，其中，第一接触焊盘与第二接 触焊盘以不大于70微米的间距被隔开.
19. 如权利要求17所述的方法，其进一步包括 在第一介电层之上形成第二介电层；和 在笫二介电层中形成开口；其中第一接触焊盘和第二接触焊盘在第二介电层中的开口内； 直接在笫一接触焊盘与笫二接触焊盘之间有一个区域；第一接触部分和第二接触部分在笫二介电层之上；和 笫二介电层中的开口包括直接在第一接触焊盘与第二接触 焊盘之间的区域.
20. 如权利要求17所述的方法，其中，第一接触焊盘和第二接 触焊盘沿着集成电路的周线。
全文摘要
本发明在接触焊盘(contact pads)处不需要定位焊盘(capturepads)的情况下通过使用延伸到触点的走线(70、72、74、76)实现细间距接触(42、44、46、48)。理想地避免了使用定位焊盘，因为它们的直径大于其所附着的线路。相邻的接触焊盘更适宜地出现在介电层的相同开口中。到接触焊盘(42、44、46、48)的走线(70、72、74、76)在一条直线上，使得在线路与接触焊盘接触的位置不需要加宽。线路(70、72、74、76)在到达接触焊盘之前可以加宽，但在接触焊盘处不可以，它们基本上在线路的最小宽度处。因此，接触焊盘的间距可以比使用定位焊盘时小得多。
文档编号H01L21/44GK101305453SQ200680041548
公开日2008年11月12日 申请日期2006年10月11日 优先权日2005年11月7日
发明者G·R·雷尔, R·J·温泽尔 申请人:飞思卡尔半导体公司