专利名称：具导电凸块的半导体装置及其制法的制作方法
技术领域：
本发明涉及一种半导体装置及其制法，尤指一种具导电凸块的半 导体装置及其制法。
背景技术：
传统覆晶式(Flip Chip)半导体封装技术主要是于芯片的焊垫上 形成焊锡凸块(Solder Bump)，再通过焊锡凸块直接与例如基板 (Substrate)等承载件电性连接，相比于打线(Wire Bonding)方式 来说，覆晶技术的电路路径较短，具有较佳的电性质量，同时因可设 计为晶背裸露形式，亦可提高芯片散热性。前述覆晶技术于芯片上形成焊锡凸块前，需如美国专利第 6， 111， 321号、第6， 107， 180号及第6， 586， 323号等所揭示般先于芯片 焊垫上形成焊块底部金属层(Under Bump Metallurgy; UBM)，以使该 焊锡凸块可牢固地黏合于芯片焊垫上。然而，当利用该芯片的焊锡凸 块通过回焊作业而直接与基板电性连接时，该焊锡凸块于加热至一定 高温下会熔融而发生溃縮(Collapse)现象，即湿润(Wetting)现象，此 种过度溃縮的结果即可能造成相邻焊锡凸块间的桥接而导致电性失 能。请参阅图1A，为此美国专利US6，229，220 、 US5, 656, 858 、 US5, 466， 635及US6， 578， 754等揭示于芯片10焊垫11的焊块底部金属 层14上形成一高度约30 90 u m的铜柱15,再于该铜柱15上形成焊锡 材料16，从而供芯片10以覆晶方式电性连接至基板(未图示)时，得以 通过该铜柱15有效支撑该芯片IO而避免现有焊锡凸块熔融溃縮问题。前述具高支撑性的导电凸块虽可于芯片与基板间的热膨胀系数差 异大时，吸收较大的热应力(thermal stress),但是当应用于较大尺 寸的芯片，如15*15mm以上时，对于形成于芯片角落的含铜柱的导电 凸块而言，由于其所受的热应力因距离芯片中心较远，相对地所承受的热应力较大，进而导致焊块底部金属层仍无法有效吸收铜柱所传递 的应力，而在此处极易发生焊块底部金属层的裂损及脱层C问题，如图1B所示。因此，如何提供一种具导电凸块的半导体装置，从而可适用于具 铜柱的导电凸块的大尺寸芯片，以有效吸收自铜柱所传递的应力，而 不致发生焊块底部金属层的龟裂或脱层等问题，实为目前业界所亟待 处理的重要课题。发明内容鉴于以上所述现有技术的缺点，本发明的主要目的在于提供一种 具导电凸块的半导体装置及其制法，可有效吸收具金属柱的导电凸块 中由金属柱所传递的应力。本发明的另一目的在于提供一种具导电凸块的半导体装置及其制 法，可避免现有形成于大尺寸芯片焊垫上的焊块底部金属层发生龟裂 或脱层现象。为达到上述目的以及其它目的，本发明提供一种具导电凸块的半导体装置的制法，包括提供表面设有焊垫及保护层的半导体基材， 该保护层覆盖该半导体基材且外露出该焊垫；于该焊垫上形成第一金 属层，以使该第一金属层覆盖住该焊垫及其周围的部分保护层；于该 保护层及第一金属层上覆盖第二覆盖层，且使该第二覆盖层形成有外 露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距 离；于外露出该第二覆盖层开孔的第一金属层上形成一金属柱，并使 该金属柱电性连接至该第一金属层；以及于该金属柱外表面形成焊锡 材料。于前述的具导电凸块的半导体装置的制法中复可于外露出该第二 覆盖层的开孔中的第一金属层上形成第二金属层，以令该第二金属层 与该第一金属层电性连接；接着再于该第二金属层上形成金属柱及焊 锡材料。另外，于该半导体基材的焊垫及保护层上亦可先覆盖第一覆盖层， 且该第一覆盖层形成有开孔以外露出该焊垫，接着再于该第一覆盖层 上形成第一金属层，并使该第一金属层电性连接至该焊垫。前述该第二覆盖层的开孔中心与该焊垫中心的偏移距离小于该焊 垫宽度的二分之一，较佳地，该偏移距离为四分之一焊垫宽度。该半 导体基材可为半导体芯片或晶圆。该半导体基材可为半导体芯片或晶 圆，该保护层可为聚亚酰胺(polyimide)或氮化硅(SiN)层，该第一覆 盖层可为选自苯环丁烯(Benzo-Cyclo-Butene ; BCB)及聚亚酰胺 (Polyimide)的其中一种介电层，该第二覆盖层可为介电层或拒焊层， 该第一、第二金属层例如为焊块底部金属层(UBM)。本发明复揭示一种具导电凸块的半导体装置，其包括表面设有 焊垫及保护层的半导体基材，该保护层覆盖该半导体基材且外露出该 焊垫；第一金属层，形成于该焊垫上且覆盖其周围的部分保护层；第 二覆盖层，覆盖该保护层及第一金属层，且形成有外露出部分第一金 属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；金属柱，形 成于外露出该第二覆盖层开孔的第一金属层上，且电性连接至该第一 金属层；以及焊锡材料，形成于该金属柱外表面。另外，前述的具导电凸块的半导体装置复包括有第二金属层，形 成于外露出该第二覆盖层开孔的第一金属层上，并令该第二金属层与 该第一金属层电性连接，以于该第二金属层上形成金属柱及焊锡材料。 该第一、第二金属层例如为焊块底部金属层(UBM)。再者，该具导电凸块的半导体装置亦可包括有第一覆盖层，覆盖 于该半导体基材的保护层及焊垫上，且该第一覆盖层形成有开孔以外 露出该焊垫，藉以于该第一覆盖层上形成第一金属层，并使该第一金 属层与外露于该第一覆盖层的焊垫电性连接。相较现有技术而言，本发明的具导电凸块的半导体装置及其制法 主要是于具有金属柱的导电凸块与如焊块底部金属层(UBM)的第一金 属层间，增设覆盖层，且该覆盖层形成有外露出部分该第一金属层的 开孔，该开孔中心与该焊垫中心偏移一段距离，该偏移距离小于二分 之一焊垫宽度，从而可令后续形成于外露出该覆盖层开孔的第一金属 层上的金属柱及焊锡材料偏移该焊垫中心一段距离，而得同时接载于 第一金属层及具较大承载面积的保护层及覆盖层上，进而提供较佳的 缓冲效果，避免现有当芯片尺寸较大时，直接形成于芯片焊垫上的焊 块底部金属层(UBM)因无法承受金属柱过大的应力作用而发生裂损与脱层等问题。
图1A为显示现有于芯片的焊块底部金属层上形成具铜柱的导电凸块示意图；图1B为显示现有具铜柱的导电凸块因承受铜柱所传递的过大应力 所导致焊块底部金属层脱层示意图；图2A至图2E为显示本发明的具导电凸块的半导体装置及其制法 第一实施例的示意图；图3为显示本发明的具导电凸块的半导体装置第二实施例的示意图；图4为显示本发明的具导电凸块的半导体装置第三实施例的示意 图；以及图5为显示本发明的具导电凸块的半导体装置第四实施例的示意图。符号说明10心片11焊垫14焊块底部金属层15铜柱16焊锡材料20半导体基材201焊垫202保护层232第^^覆盖层232a开孔241第一金属层242第二金属层281金属柱282焊锡材料30半导体基材301 焊垫 302保护层 331第一覆盖层 332第二覆盖层 332a开孔 341第一金属层381 金属柱 382焊锡材料40 半导体基材401 焊垫 402保护层 432第二覆盖层 432a开孔 441第一金属层 442第二金属层481 金属柱 482焊锡材料50 半导体基材501 焊垫 502保护层 531第一覆盖层532 第二覆盖层 532a开孔 541第一金属层 542第二金属层581 金属柱 582焊锡材料C 脱层S 距离L 焊垫宽度具体实施方式
以下的实施例是进一步详细说明本发明的技术手段，但并非用以 限制本发明的范围。 第一实施例请参阅图2A至图2E，为显示本发明的具导电凸块的半导体装置及 其制法第一实施例的剖面示意图。如图2A所示，首先，预制一表面设有多个焊垫201及一保护层 (Passivation Layer) 202的半导体基材20 (本图示中仅以单一焊垫201 所涵盖的区域说明的)。该半导体基材20例如为半导体芯片或包括多 个芯片单元的晶圆，于该半导体基材20表面覆盖有保护层202，且该 保护层202形成有开孔以外露出该焊垫201。该保护层202的材料例如 为聚亚酰胺(PI)，用以保护该半导体基材20。如图2B所示，于该半导体基材20上直接形成第一金属层241，并 令该第一金属层241与外露于该保护层202的焊垫201电性连接。该 第一金属层241例如为焊块底部金属层(UBM)，可选自包括金属铝、镍 钒合金、金属铜、以及金属钛的组合。如图2C所示，于该保护层202及该第一金属层241上覆盖第二覆 盖层232，并于该第二覆盖层232中形成有外露出部分第一金属层241 的开孔232a，且该开孔232a中心与该焊垫201中心偏移一段距离S， 该偏移距离S小于焊垫201宽度L的一半。图式中所显示的该距离S 为等于该悍垫201宽度L的四分之一，但是并非以此为限，举凡其偏 移的距离S小于该焊垫201宽度L的一半者，均属可实施的范围，较 佳地，该偏移距离S为四分之一的焊垫201宽度。该第二覆盖层232 可选自介电层及拒焊层(Solder Mask)的其中一者，该介电层可选自可 为苯环丁烯(BCB)或聚亚酰胺(PI)。如图2D所示，于外露出该第二覆盖层开孔232a的第一金属层241 上通过如电镀方式形成如铜柱的金属柱281，以使该金属柱281电性连 接至该第一金属层24。如图2E所示，于该金属柱281外表面形成如帽状(cap)的焊锡材 料282。通过前述的制法，本发明复揭示一种具导电凸块的半导体装置，其包括表面设有焊垫201及保护层202的半导体基材20，该保护层202 覆盖该半导体基材20且外露出该焊垫201;第一金属层241，形成于 该焊垫201上且覆盖其周围的部分保护层202;第二覆盖层232，覆盖 该保护层202及第一金属层241，且形成有外露出部分第一金属层241 的开孔232a，其中该开孔232a中心偏移该焊垫201中心一段距离；金 属柱281，形成于外露出该第二覆盖层开孔232a的第一金属层241上， 且电性连接至该第一金属层241;以及焊锡材料282，形成于该金属柱 281外表面。亦即，本发明的具导电凸块的半导体装置及其制法主要是于具有 金属柱的导电凸块与如焊块底部金属层(UBM)的第一金属层间，增设覆 盖层，且该覆盖层形成有外露出部分该第一金属层的开孔，该开孔中 心与该焊垫中心偏移一段距离，该偏移距离小于二分之一焊垫宽度， 从而可令后续形成于外露出该覆盖层开孔的第一金属层上的金属柱及 焊锡材料偏移该焊垫中心一段距离，而得同时接载于第一金属层及具 较大承载面积的保护层及覆盖层上，进而提供较佳的缓冲效果，避免 现有当芯片尺寸较大时，直接形成于芯片焊垫上的焊块底部金属层 (UBM)因无法承受金属柱过大的应力作用而发生裂损与脱层等问题。第二实施例请参阅图3，为本发明的具导电凸块的半导体装置第二实施例的剖 面示意图，本实施例的具导电凸块的半导体装置与前述实施例大致相 同，主要差异是当半导体基材的保护层材料例如为氮化物(如氮化硅) 时，可先于该保护层上覆盖一第一覆盖层，再依序于该第一覆盖层上 形成第一金属层、第二覆盖、金属柱及焊锡材料。该具导电凸块的半导体装置包括表面设有焊垫301及保护层302 的半导体基材30;第一覆盖层331，覆盖于该保护层302上，且外露 出该焊垫301;第一金属层341，形成于该焊垫301上且覆盖其周围的 部分第一覆盖层331;第二覆盖层332，覆盖该第一覆盖层331及第一 金属层341，且形成有外露出部分第一金属层341的开孔332a，其中 该开孔332a中心偏移该焊垫301中心一段距离；金属柱381，形成于 外露出该第二覆盖层开孔332a的第一金属层341上；以及焊锡材料 382，例如为球状(ball)，以形成于该金属柱381外表面。该第一覆盖层331选自苯环丁烯及聚亚酰胺的其中一者，该第二 覆盖层332选自介电层及拒焊层的其中一者，该第一金属层341例如 为焊块底部金属层(UBM)。第三实施例请参阅图4，为本发明的具导电凸块的半导体装置第三实施例的剖 面示意图，本实施例的具导电凸块的半导体装置与前述第一实施例大 致相同，主要差异在半导体基材40表面的焊垫401及保护层402上直 接形成第一金属层441，并令该第一金属层441与外露于该保护层402 的焊垫401电性连接，接着于该第一金属层441及保护层402上覆盖 第二覆盖层432，且令该第二覆盖层432形成有开孔432a以外露出部 分第一金属层441,其中该开孔432a中心偏移该焊垫401中心一段距 离，再于外露出该第二覆盖层432的开孔432a中的第一金属层441上 形成第二金属层442，以令该第二金属层442与该第一金属层441电性 连接，接着再于该第二金属层442上形成金属柱481及如帽状的焊锡 材料482。第四实施例请参阅图5，为本发明的具导电凸块的半导体装置第四实施例的剖 面示意图，本实施例的具导电凸块的半导体装置与前述第二实施例大 致相同，该具导电凸块的半导体装置包括表面设有焊垫501及保护层 502的半导体基材50;第一覆盖层531，覆盖于该保护层502上，且外 露出该焊垫501;第一金属层541，形成于该焊垫501上且覆盖其周围 的部分第一覆盖层531;第二覆盖层532，覆盖该第一覆盖层531及第 一金属层541，且形成有外露出部分第一金属层541的开孔532a，其 中该开孔532a中心偏移该焊垫501中心一段距离；第二金属层542， 形成于外露出该第二覆盖层开孔532a的第一金属层541上，并令该第 二金属层542与该第一金属层541电性连接；金属柱581，形成于该第 二金属层542上；以及焊锡材料582，如球状以形成于该金属柱581 外表面。该第一、第二金属层541， 542例如为焊块底部金属层(UBM)，以供 该金属柱581得以全面接载于该第二金属层(焊块底部金属层)542上， 强化接着效果。如此即可使该具金属柱及焊锡材料的导电凸块相对偏移该焊垫中 心一段距离，而得同时接载于第一金属层及具较大承载面积的保护层 及覆盖层上，进而提供较佳的缓冲效果。但是以上所述的具体实施例，仅用以例释本发明的特点及功效， 而非用以限定本发明的可实施范畴，在未脱离本发明上述的精神与技 术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均 仍应为本发明权利要求书的范围所涵盖。
权利要求
1. 一种具导电凸块的半导体装置的制法，包括提供一表面设有焊垫及保护层的半导体基材，该保护层覆盖该半导体基材且外露出该焊垫；于该焊垫上形成第一金属层，以使该第一金属层覆盖住该焊垫及其周围的部分保护层；于该保护层及第一金属层上覆盖第二覆盖层，且使该第二覆盖层形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；于外露出该第二覆盖层开孔的第一金属层上形成金属柱，并使该金属柱电性连接至该第一金属层；以及于该金属柱外表面形成焊锡材料。
2. 根据权利要求1所述的具导电凸块的半导体装置的制法，其中， 于该半导体基材的焊垫及保护层上复先覆盖有第一覆盖层，且令该第 一覆盖层外露出该焊垫，再于该第一覆盖层上形成第一金属层，并使 该第一金属层电性连接至该焊垫，以于该第一金属层上先后形成该第 二覆盖层、金属柱及焊锡材料。
3. 根据权利要求2所述的具导电凸块的半导体装置的制法，其中， 该保护层为氮化硅层，该第一覆盖层选自苯环丁烯及聚亚酰胺的其中 一者，该第二覆盖层选自介电层及拒焊层的其中一者。
4. 根据权利要求1或2所述的具导电凸块的半导体装置的制法，其中，于外露出该第二覆盖层开孔的第一金属层上复形成有第二金属 层，并令该第二金属层与该第一金属层电性连接，以于该第二金属层 上形成该金属柱及焊锡材料。
5. 根据权利要求4所述的具导电凸块的半导体装置的制法，其中, 该第一及第二金属层为焊块底部金属层。
6. 根据权利要求1所述的具导电凸块的半导体装置的制法，其中，该保护层为聚亚酰胺，该第二覆盖层选自介电层及拒焊层的其中一者。
7. 根据权利要求1所述的具导电凸块的半导体装置的制法，其中， 该半导体基材为半导体芯片及具多个芯片单元的晶圆的其中一者。
8. 根据权利要求1所述的具导电凸块的半导体装置的制法，其中， 该第二覆盖层的开孔中心与该焊垫中心的偏移距离小于焊垫宽度的二 分之一，较佳为四分之一。
9. 根据权利要求1所述的具导电凸块的半导体装置的制法，其中，该焊锡材料为帽状及球状的其中一者。
10. —种具导电凸块的半导体装置，其包括表面设有焊垫及保护层的半导体基材，该保护层覆盖该半导体基 材且外露出该焊垫；第一金属层，形成于该焊垫上且覆盖其周围的部分保护层；第二覆盖层，覆盖该保护层及第一金属层，且形成有外露出部分 第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；金属柱，形成于外露出该第二覆盖层开孔的第一金属层上；以及焊锡材料，形成于该金属柱外表面。
11. 根据权利要求10所述的具导电凸块的半导体装置，复包括有 第一覆盖层，覆盖于该半导体基材的焊垫及保护层上，且令该第一覆 盖层外露出该焊垫，再于该第一覆盖层上形成第一金属层，并使该第 一金属层电性连接至该焊垫，以于该第一金属层上先后形成该第二覆 盖层、金属柱及焊锡材料。
12. 根据权利要求11所述的具导电凸块的半导体装置，其中，该 保护层为氮化硅层，该第一覆盖层选自苯环丁烯及聚亚酰胺的其中一 者，该第二覆盖层选自介电层及拒焊层的其中一者。
13. 根据权利要求10或11所述的具导电凸块的半导体装置，复包 括有第二金属层，形成于外露出该第二覆盖层开孔的第一金属层上， 并令该第二金属层与该第一金属层电性连接，以于该第二金属层上形 成该金属柱及焊锡材料。
14. 根据权利要求13所述的具导电凸块的半导体装置，其中，该第一及第二金属层为焊块底部金属层。
15. 根据权利要求10所述的具导电凸块的半导体装置，其中，该保护层为聚亚酰胺，该第二覆盖层选自介电层及拒焊层的其中一者。
16. 根据权利要求10所述的具导电凸块的半导体装置，其中，该 半导体基材为半导体芯片及具多个芯片单元的晶圆的其中一者。
17. 根据权利要求10所述的具导电凸块的半导体装置，其中，该第二覆盖层的开孔中心与该焊垫中心的偏移距离小于焊垫宽度的二分 之一，较佳为四分之一。
18. 根据权利要求10所述的具导电凸块的半导体装置，其中，该 焊锡材料为帽状及球状的其中一者。
全文摘要
本发明公开了一种具导电凸块的半导体装置及其制法，主要是提供一表面设有焊垫及保护层的半导体基材，该焊垫外露出该保护层，以于该焊垫上形成第一金属层，且使该第一金属层覆盖住该焊垫及其周围的部分保护层，接着于该保护层及第一金属层上覆盖第二覆盖层，且使该第二覆盖层形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离，以于该开孔中的第一金属层上形成金属柱及于该金属柱表面形成焊锡材料，从而可令该金属柱及焊锡材料偏移该焊垫中心一段距离，而得同时接载于该第一金属层及具较大承载面积的保护层及覆盖层上，进而提供较佳的缓冲效果，以避免现有形成于焊垫上的焊块底部金属层因直接承受金属柱所传递的应力作用而发生脱层问题。
文档编号H01L21/02GK101221914SQ20071000158
公开日2008年7月16日 申请日期2007年1月8日 优先权日2007年1月8日
发明者柯俊吉, 黄建屏 申请人:矽品精密工业股份有限公司