专利名称：轻掺杂区形成方法及形成轻掺杂区时应用的掩膜的制作方法
技术领域：
本发明涉及集成电路制造技术领域，特别涉及一种轻掺杂区形成方 法及形成轻掺杂区时应用的掩膜。
背景技术：
轻才参杂区包含轻4参杂漏注入(Lightly Doped Drain, LDD )区及袋 式(Pocket)离子注入区，所述轻掺杂区用于定义MOS器件的源漏扩展区。 LDD杂质位于^^及下方紧贴沟道区边缘，Pocket杂质位于LDD区下方紧贴 沟道区边缘，均为源漏区提供杂质浓度梯度。通常应用离子注入方法形成所述轻掺杂区。离子注入是将改变导电 率的掺杂材料引入半导体衬底的标准技术。在离子注入系统中，所需要 的掺杂材料在离子源中被离子化，离子被加速成具有规定能量的离子束 后被引向半导体衬底的表面，离子束中的高能离子得以渗入半导体材料 并且被镶嵌到半导体材料的晶格之中。掺杂材料的注入深度是由被注入半导体衬底的离子的能量决定的。 当前，半导体器件的技术状态要求结的深度小于1000埃，甚至是200埃或更小的数量级。结深的减小要求更低的热处理温度，而更低的热处理温 度(小于500摄氏度，甚至更低)使得结的横向尺寸随之减小，所述结的 横向尺寸的减小将导致器件在工作时形成的位于结和沟道区之间的电场 在结和沟道区的交界边缘形成尖峰，即在结和沟道区的交界边缘处形成 有高电场，电子在移动的过程中将受此高电场加速成为高能粒子，所述 高能粒子碰撞产生电子-空穴对(称为热载流子)，所述热载流子从电场 获得能量，可进入栅氧化层或栅极中，继而影响器件的阈值电压控制以 及跨导的漂移，即产生热载流子效应；为消除所述热载流子效应，需在 维持低的热处理温度的同时，增加结的尺寸，尤其是结的横向尺寸，以避免在结和沟道区的交界边缘处形成有高电场，由此，势必需要增大离 子注入能量。而另一方面，随着器件临界尺寸的减小，为降低栅极损耗，栅极的 高度被逐渐减小，由此，在增大离子注入能量以消除所述热载流子效应 时，所述减小的栅极的高度将使得具有更高能量的掺杂粒子易于进入栅 氧化层或穿透所述栅氧化层而进入导电沟道，所述进入栅氧化层或导电 沟道的掺杂粒子，将破坏栅氧的完整性，继而不利于对导电沟道内电流 的控制，导致器件可靠性的降低，以及，导致载流子迁移率的降低，继 而影响器件电性能。由此，如何抑制掺杂粒子穿透效应，即抑制掺杂粒子进入栅氧化层 或穿透所述栅氧化层而进入导电沟道，成为本领域技术人员亟待解决的 问题。当前，业界为抑制掺杂粒子穿透效应的发生，通常采用变更栅极或 栅氧化层结构的方法，即采用具有堆叠结构的栅极或栅氧化层以抑制掺杂粒子穿透效应的发生；前者在如2003年6月18日公开的公开号为 "CN1424744"的中国专利申请以及2003年1月22日公开的公开号为 "CN1392614"的中国专利申请中有所揭示；后者在如2003年10月22曰公开的^Hf号为"CN1450603"的中国专利申请有所揭示。然而，应用此类方法在抑制掺杂粒子穿透的同时，均需引入附加的工艺步骤，如由于形成堆叠结构而必须增加的多步沉积工艺，工艺繁杂。发明内容本发明提供了 一种轻掺杂区形成方法，可减少掺杂粒子穿透效应的 发生且工艺简单；本发明提供了一种形成轻掺杂区时应用的掩膜，可减 少所述掺杂粒子穿透效应的发生且工艺简单。本发明提供的一种轻掺杂区形成方法，包括在半导体基底上形成栅极；在形成栅极后的所述半导体基底上形成图形化的抗蚀剂层，所述图 形化的抗蚀剂层覆盖所述栅极的上表面及部分所述半导体基底，以暴露 所述轻掺杂区表面；以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。可选地，形成所述轻#^杂区时，应用离子注入工艺。本发明提供的一种轻掺杂区形成方法，包括 在半导体基底上形成栅极；在形成栅极后的所述半导体基底上形成图形化的抗蚀剂层，所述图 形化的抗蚀剂层覆盖所述栅极的上表面、非外围电路区及部分外围电路 区，以暴露位于所述外围电路区内的所述轻掺杂区表面； 以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。 可选地，形成所述轻掺杂区时，应用离子注入工艺。本发明提供的一种形成轻掺杂区时应用的掩膜，所述掩膜包含主体 掩膜，所述主体掩膜覆盖部分半导体基底，以暴露所述轻掺杂区表面； 所述掩膜还包含辅助掩膜，所述辅助掩膜覆盖位于所述半导体基底上的 才册极的上表面。可选地，所述辅助掩膜为在所述栅极的上表面残留的暴露所述轻掺 杂区的抗蚀剂层；可选地，所述掩膜为暴露所述轻掺杂区的抗蚀剂层。本发明提供的一种形成轻掺杂区时应用的掩膜，所述掩膜包含主体 掩膜，所述主体掩膜覆盖位于半导体基底内的非外围电路区及部分外围 电路区，以暴露位于所述外围电路区内的所述轻掺杂区表面；所述掩膜 还包含辅助掩膜，所述辅助掩膜覆盖位于所述外围电路区内的栅极的上 表面。可选地，所述辅助掩膜为在所述位于所述外围电^各区内的栅极的上 表面残留的暴露所述轻掺杂区的抗蚀剂层；可选地，所述掩膜为暴露外 围电路区内所述轻4参杂区的抗蚀剂层。与现有技术相比，本发明具有以下优点根据本发明提供的方法，通过在形成所述轻掺杂区的过程中，保留 位于栅极上表面的用以暴露所述轻掺杂区的抗蚀剂层，即以所述抗蚀剂 层作为形成所述轻掺杂区时所述栅极的保护层，使得在形成所述轻掺杂区时，具有较高能量的掺杂粒子不至于穿透所述栅极；根据本发明提供的方法，通过在形成所述轻掺杂区的过程中，在所 述栅极上表面保留暴露所述轻掺杂区的抗蚀剂层，使得可在较低的温度 下，利用更高的能量形成具有足够尺寸(尤其是横向尺寸)的所述轻掺 杂区成为可能，进而可减少热载流子效应的发生；根据本发明提供的掩膜，除具有覆盖部分半导体基底，以暴露所述 轻掺杂区表面的所述主体掩膜之外，还具有覆盖位于所述半导体基底上 的栅极的上表面的所述辅助掩膜，可在后续形成所述轻掺杂区时在所述 栅极的上表面形成保护层，使得在形成所述轻掺杂区时，具有较高能量 的掺杂粒子不至于穿透所述栅极；根据本发明提供的掩膜，除具有覆盖部分半导体基底，以暴露所述 轻掺杂区表面的所述主体掩膜之外，还具有覆盖位于所述半导体基底上 的栅极的上表面的所述辅助掩膜，使得在后续形成所述轻摻杂区时，可 在较低的温度下，利用更高的能量形成具有足够尺寸(尤其是横向尺寸) 的所述轻掺杂区成为可能，进而可减少热载流子效应的发生；根据本发明提供的掩膜的可选方式，通过以在所述栅极的上表面残 留的暴露所述轻掺杂区的抗蚀剂层作为所述辅助掩膜，即在形成所述轻 掺杂区的过程中，保留位于栅极上表面的用以暴露所述轻掺杂区的抗蚀 剂层，可在后续形成所述轻掺杂区时，利用简单工艺，在所述栅极的上 表面形成保护层，进而使得在形成所述轻掺杂区时，具有较高能量的掺 杂粒子不至于穿透所述栅极。
图1为说明本发明实施例的形成轻掺杂区的流程示意图； 图2为说明本发明实施例的形成栅极后的半导体基底结构示意图； 图3为说明本发明实施例的形成图形化的抗蚀剂层后的半导体基底 结构示意图；图4为说明本发明实施例的形成轻掺杂区后的半导体基底结构示意图；图5为说明本发明实施例的形成轻掺杂区时应用的掩膜的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明 而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本发明的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和规工作。在下列段落中参照附图以举例方式更具体地描述本发明。根据下列 说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方〗更、明晰地辅助 说明本发明实施例的目的。作为本发明的第 一 实施例，应用本发明提供的方法形成轻掺杂区的 步骤包括在半导体基底上形成栅极；在形成栅极后的所述半导体基底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖所述栅极的上表面及部分所述半导体基底，以暴露所述轻4参杂区表面；以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。图1为说明本发明实施例的形成轻掺杂区的流程示意图，如图1所示，应用本发明提供的方法形成所述轻掺杂区的具体步骤包括 步骤101:在半导体基底上形成栅极。隔离的半导体衬底。所述半导体基底10表面具有氧化层(图未示)，所 述氧化层既是所述栅极20与所述半导体基底10间的隔离层，又是进行轻 掺杂区形成过程中保护所述半导体基底10不受损伤的保护层。所述氧化 层经由热氧化工艺获得。所述热氧化工艺应用高温氧化设备或氧化炉进 行。在所述半导体基底10上形成栅极20的步骤包括在所述半导体基 底10上沉积栅层；形成图形化的抗蚀剂层，所述图形化的抗蚀剂层具 有栅极图形；以所迷图形化的抗蚀剂层为掩膜，刻蚀所述栅层，以形成 栅极20。所述栅层包含多晶硅。所述栅层还可包含金属硅化物。所述金 属硅化物通过在多晶硅上沉积金属层，继而经历退火过程获得。步骤102:在形成栅极后的所述半导体基底上形成图形化的抗蚀剂 层，所述图形化的抗蚀剂层覆盖所述栅极的上表面及部分所述半导体基 底，以暴露所述轻掺杂区表面。传统工艺中，确定轻掺杂区后，只在所述半导体基底内暴露的轻掺 杂区表面之外形成图形化的抗蚀剂层后，即可进行形成轻掺杂区的操 作。换言之，在形成所述轻掺杂区时，所述栅极和形成于所述半导体基 底内非轻掺杂区表面的抗蚀剂层共同作为形成所述轻掺杂区的掩膜。然 而，随着结深的减小及工艺温度的降低，结的横向尺寸随之减小，热载 流子效应愈发明显，为消除所述热载流子效应，需在维持低的热处理温度的同时，通过增大离子注入能量以增加结的横向尺寸；但是，随着器件临界尺寸的减小，栅极的高度也随之减小，由此，在增大离子注入能 量以消除所述热载流子效应时，所述栅极高度的减小将使得具有更高能 量的掺杂粒子易于穿透所述栅极而进入栅氧化层或进而穿透所述栅氧 化层而进入导电沟道，继而破坏栅氧的完整性，影响器件性能。本发明 的发明人研究后认为，在所述栅极上表面形成阻挡层，以减少所述掺杂 粒子穿透所述栅极而进入栅氧化层或进而穿透所述栅氧化层而进入导 电沟道，成为减少掺杂粒子穿透现象发生的指导方向。如图3所示，本发明提供的技术方案中，通过在所述栅极20上表 面保留暴露所述轻掺杂区表面40的抗蚀剂层30后，以所述抗蚀剂层30 作为所述栅极20上表面的阻挡层，继而减少掺杂粒子穿透现象的发生。实践中，所述形成图形化的抗蚀剂层包含所述抗蚀剂层的涂覆、烘 干、光刻、曝光及检测等步骤，相关工艺可应用各种传统的方法，应用均不再赘述。步骤103:以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。 形成的超浅结41及/或袋式结42如图4所示。本发明提供的轻掺杂区的形成方法适用于位于外围电路区和非外 围电路区(或核心电路区)内的器件。然而，在器件的实际工作过程中， 位于外围电路区的器件的工作电压通常高于位于非外围电路区的器件 的工作电压，使得所述热载流子效应多在位于所述外围电路区的器件中 出现，而在位于所述非外围电路区的器件中，所述热载流子效应通常不 予考虑。本发明的发明人认为，仅对位于外围电路区的器件保留位于所 述栅极20上表面且暴露所述轻掺杂区的抗蚀剂层30，对减少所述掺杂 粒子穿透现象的发生，进而改善由于所述掺杂粒子穿透现象造成的器件 性能的降低仍有重要影响。作为本发明的第二实施例，应用本发明提供的方法形成所述轻掺杂区的步骤包括在半导体基底上形成棚-极；在形成栅极后的所述半导体 基底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖所述栅极的 上表面、非外围电路区及部分外围电路区，以暴露位于所述外围电路区 内的所述轻纟参杂区表面；以所述图形化的抗蚀剂层为掩膜，形成所述轻 掺杂区。所述外围电路区根据产品设计确定。在上述轻掺杂区的形成方法中，在形成栅极后的所述半导体基底上 形成图形化的抗蚀剂层之前，均可包含为提高所述抗蚀剂层的图形化效 果而在所述抗蚀剂层下形成抗反射涂层(ARC)的步骤，如BARC(图未示)。 当在形成图形化的抗蚀剂层之前预先形成抗反射涂层时，在形成所述图 形化的抗蚀剂层后，还包括以所述图形化的抗蚀剂层为掩膜，形成图 形化的所述抗反射涂层；以所述图形化的抗蚀剂层和抗反射涂层为掩膜， 形成所述轻掺杂区。在上述轻掺杂区的形成方法中，形成所述轻掺杂区时，均应用离子 注入工艺。所述离子注入工艺包含离子注入及离子注入后的退火过程。根据本发明提供的方法，通过在形成所述轻掺杂区的过程中，保留 位于栅极上表面的用以暴露所述轻掺杂区的抗蚀剂层，即以所述抗蚀剂 层作为形成所述轻掺杂区时所述栅极的保护层，使得在形成所述轻掺杂 区时，具有较高能量的掺杂粒子不至于穿透所述栅极；通过在形成所述 轻掺杂区的过程中，在所述栅极上表面保留暴露所述轻掺杂区的抗蚀剂 层，使得可在较低的温度下，利用更高的能量形成具有足够尺寸(尤其 是横向尺寸)的所述轻掺杂区成为可能，进而可减少热载流子效应的发 生。如图5所示，本发明提供了一种形成轻掺杂区时应用的掩膜，所述掩 膜包含主体掩膜31,所述主体掩膜31覆盖部分半导体基底10，以暴露所述轻掺杂区表面40;特别地，所述掩膜还包含辅助掩膜32，所述辅助掩 膜32覆盖位于所述半导体基底10上的栅极20的上表面。所述辅助掩膜为在所述栅极的上表面残留的暴露所述轻掺杂区的抗 蚀剂层；进一步地，所述掩膜可选用暴露所述轻掺杂区的抗蚀剂层。即 在形成所述轻掺杂区时，以覆盖所述栅极上表面和形成于所述半导体基 底内非轻掺杂区表面的抗蚀剂层作为形成所述轻掺杂区的掩膜。换言之， 通过在所述栅极上表面保留暴露所述轻掺杂区表面的抗蚀剂层后，以所 述抗蚀剂层作为所述栅极上表面的阻挡层，可减少掺杂粒子穿透现象的 发生，且工艺简单。本发明提供的掩膜适合在位于外围电路区和非外围电路区(或核心 电路区)内的器件中形成轻掺杂区时应用。然而，在器件的实际工作过 程中，位于外围电路区的器件的工作电压通常高于位于非外围电路区的 器件的工作电压，使得所述热载流子效应多在位于所述外围电路区的器 件中出现，而在位于所述非外围电路区的器件中，所述热载流子效应通 常不予考虑。本发明的发明人认为，仅在位于外围电路区的器件中形成 轻掺杂区时应用所述掩膜，对减少所述掺杂粒子穿透现象的发生，进而 改善由于所述掺杂粒子穿透现象造成的器件性能的降低仍有重要影响。本发明提供了 一种形成轻掺杂区时应用的掩膜，所述掩膜包含主体 掩膜，所述主体掩膜覆盖位于半导体基底内的非外围电路区及部分外围 电路区，以暴露位于所述外围电路区内的所述轻掺杂区表面；特别地， 所述掩膜还包含辅助掩膜，所述辅助掩膜覆盖位于所述外围电路区内的 栅极的上表面。所述辅助掩膜为在所述位于所述外围电路区内的栅极的上表面残留 的暴露所述轻掺杂区的抗蚀剂层；进一步地，所述掩膜可选用暴露外围 电路区内所述轻掺杂区的抗蚀剂层。即在形成所述轻掺杂区时，以覆盖 外围电路区内所述栅极和形成于所述半导体基底内非外围电路区表面的 抗蚀剂层作为形成外围电路区内所述轻掺杂区的掩膜。换言之，通过在外围电路区内所述栅极上表面保留暴露所述轻掺杂区表面的抗蚀剂层 后，以所述抗蚀剂层作为所述栅极上表面的阻挡层，可减少掺杂粒子穿 透现象的发生，且工艺简单。根据本发明提供的掩膜，除具有覆盖部分半导体基底，以暴露所述 轻掺杂区表面的所述主体掩膜之外，还具有覆盖位于所述半导体基底上 的栅极的上表面的所述辅助掩膜，可在后续形成所述轻掺杂区时在所述 栅极的上表面形成保护层，使得在形成所述轻掺杂区时，具有较高能量的掺杂粒子不至于穿透所述栅极；根据本发明提供的掩膜，除具有覆盖 部分半导体基底，以暴露所述轻掺杂区表面的所述主体掩膜之外，还具 有覆盖位于所述半导体基底上的栅极的上表面的所述辅助掩膜，使得在 后续形成所述轻掺杂区时，可在较低的温度下，利用更高的能量形成具 有足够尺寸(尤其是横向尺寸)的所述轻掺杂区成为可能，进而可减少热 载流子效应的发生；根据本发明提供的掩膜的可选方式，通过以在所述 栅极的上表面残留的暴露所述轻掺杂区的抗蚀剂层作为所述辅助掩膜， 即在形成所述轻掺杂区的过程中，保留位于栅极上表面的用以暴露所述 轻掺杂区的抗蚀剂层，可在后续形成所述轻掺杂区时，利用简单工艺， 在所述栅极的上表面形成保护层，进而使得在形成所述轻掺杂区时，具 有较高能量的掺杂粒子不至于穿透所述栅极。本发明提供的所述掩膜中，均可包含为提高所述抗蚀剂层的图形化 效果而在所述抗蚀剂层下形成的图形化的抗反射涂层(ARC)，如BARC。需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的 工艺参数根据产品要求及工艺条件确定。尽管通过在此的实施例描述说 明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任 何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来 说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于 表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以 偏离这些细节而不脱离申请人总的发明概念的精神和范围。
权利要求
1. 一种轻掺杂区形成方法，包括在半导体基底上形成栅极；在形成栅极后的所述半导体基底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖所述栅极的上表面及部分所述半导体基底，以暴露所述轻掺杂区表面；以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。
2. 根据权利要求1所述的轻掺杂区形成方法，其特征在于形成 所述轻#^杂区时，应用离子注入工艺。
3. —种轻#^杂区形成方法，包括 在半导体基底上形成栅极；在形成栅极后的所述半导体基底上形成图形化的抗蚀剂层，所述图 形化的抗蚀剂层覆盖所述栅极的上表面、非外围电路区及部分外围电路 区，以暴露位于所述外围电路区内的所述轻掺杂区表面；以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。
4. 根据权利要求3所述的轻掺杂区形成方法，其特征在于形成 所述轻掺杂区时，应用离子注入工艺。
5. —种形成轻掺杂区时应用的掩膜，所述掩膜包含主体掩膜，所 述主体掩膜覆盖部分半导体基底，以暴露所述轻掺杂区表面；其特征在 于所述掩膜还包含辅助掩膜，所述辅助掩膜覆盖位于所述半导体基底 上的栅极的上表面。
6. 根据权利要求5所述的形成轻掺杂区时应用的掩膜，其特征在于 所述辅助掩膜为在所述栅极的上表面残留的暴露所述轻掺杂区的抗蚀 剂层。
7. 根据权利要求5所述的形成轻掺杂区时应用的掩膜，其特征在于 所述掩膜为暴露所述轻掺杂区的抗蚀剂层。
8. —种形成轻掺杂区时应用的掩膜，所述掩膜包含主体掩膜，所述 主体掩膜覆盖位于半导体基底内的非外围电路区及部分外围电路区，以暴露位于所述外围电路区内的所述轻掺杂区表面；其特征在于所述掩 膜还包含辅助掩膜，所述辅助掩膜覆盖位于所述外围电路区内的栅极的 上表面。
9. 根据权利要求8所述的形成轻摻杂区时应用的掩膜，其特征在于 所述辅助掩膜为在所述位于所述外围电路区内的栅极的上表面残留的暴 露所述轻^渗杂区的抗蚀剂层。
10. 根据权利要求8所述的形成轻掺杂区时应用的掩膜，其特征在 于所述掩膜为暴露外围电路区内所述轻掺杂区的抗蚀剂层。
全文摘要
一种轻掺杂区形成方法，包括在半导体基底上形成栅极；在形成栅极后的所述半导体基底上形成图形化的抗蚀剂层，所述图形化的抗蚀剂层覆盖所述栅极的上表面及部分所述半导体基底，以暴露所述半导体基底的轻掺杂区表面；以所述图形化的抗蚀剂层为掩膜，形成所述轻掺杂区。以及，一种形成轻掺杂区时应用的掩膜，所述掩膜包含主体掩膜，所述主体掩膜覆盖部分半导体基底，以暴露所述轻掺杂区表面；所述掩膜还包含辅助掩膜，所述辅助掩膜覆盖位于所述半导体基底上的栅极的上表面。可减少掺杂粒子穿透效应的发生，且工艺简单。
文档编号H01L21/70GK101271838SQ200710038448
公开日2008年9月24日 申请日期2007年3月22日 优先权日2007年3月22日
发明者谢欣云 申请人:中芯国际集成电路制造(上海)有限公司