专利名称：等离子体蚀刻方法和计算机可读取的存储介质的制作方法
技术领域：
本发明涉及一种对设置在半导体基板等被处理基板上的防反射膜进行等离子体蚀刻的等离子体蚀刻方法和计算机可读取的存储介质。
背景技术：
在半导体器件的制造工序中，对作为被处理基板的半导体晶片，利用光刻(photolitho-graphy)工序形成光致抗蚀剂图案，将其作为掩膜来进行蚀刻。但是，在形成超细微图案时，由光致抗蚀剂膜的下层的被蚀刻膜的光学性质和光致抗蚀剂膜的厚度的变动导致的驻波、由来自反射开槽(notching)和被蚀刻膜的折射光和反射光导致的光致抗蚀剂图案的CD(临界尺寸(critical dimension))的变动，不可避免地产生。因此，为了防止在被蚀刻膜的反射，在被蚀刻膜和光致抗蚀剂膜之间，插入防反射膜，该防反射膜由在曝光源所使用的光的波长域光吸收良好的物质所构成。
这样的防反射膜大致区分为无机系防反射膜和有机系防反射膜，最近有机防反射膜成为主流。并且，在对防反射膜进行蚀刻时，使用将光致抗蚀剂膜作为掩膜的等离子体蚀刻(例如，参照专利文献1)。
但是，最近，在光刻法技术中，对应于细微加工的要求，作为蚀刻掩膜，使用能够形成大约0.13μm以下的图案开口的ArF光致抗蚀剂，但ArF光致抗蚀剂会产生耐等离子体性低，CD宽等问题，所以，为了确保希望的CD，与被蚀刻膜直接接触的防反射膜的蚀刻性变得重要。
但是，防反射膜本质上难于得到蚀刻均匀性，另外，作为防反射膜已经知道各种材料，尽管这些材料的每种的蚀刻特性不同，但仍然不能发现可宽范围控制蚀刻特性的参数。为此，不能合适地控制蚀刻的面内分布，在之后的蚀刻对象膜的蚀刻中，CD分布等容易产生参差不齐，并难以消除。
另一方面，在上述这样的光刻法技术中，由于曝光所使用的光的波长等关系，其分辨率具有一定的界限，一般的，在抗蚀膜上形成其分辨率界限以下尺寸的开口部是困难的。但是，最近，半导体装置的细微化日益进步，达到了要求比ArF抗蚀剂的界限尺寸还小的CD的程度，提出了收缩(shrink)防反射膜的CD的方法(例如专利文献2)。该技术中，在蚀刻防反射膜时在蚀刻侧壁上产生堆积物，实现了比最初的CD还小的CD。作为这样的方法，在蚀刻时使用平行平板型的蚀刻装置，有时升高向上部电极施加的高频电力的功率，或者，作为蚀刻气体使用容易产生堆积物的C4F8气体等。
但是，在前者的方法中，蚀刻的均匀性恶化，在后者的方法中，难于确保希望的蚀刻率，生产率降低。
专利文献1日本特开2005-26348号公报专利文献2国际公开第03/007357号小册子(pamphlet)。
发明内容
本发明是鉴于这样的问题做出的，本发明的目的在于，提供一种等离子体蚀刻方法，在对防反射膜进行蚀刻时，能够在宽范围控制等离子体，由此控制蚀刻特性的分布，因此能够控制之后的蚀刻对象膜的蚀刻中的CD分布。
此外，本发明的目的在于，提供一种等离子体蚀刻方法，在防反射膜的蚀刻时，能够不损害蚀刻均匀性，而且不降低蚀刻速率地实现希望的CD收缩。
更进一步，本发明的目的在于，提供一种计算机可读取的存储介质，其存储有运行这样的等离子体蚀刻方法的程序。
为了解决上述问题，本发明的第一观点提供一种等离子体蚀刻方法，用于对在被处理体上形成的防反射膜进行等离子体蚀刻，其特征在于，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；向处理容器内导入处理气体的工序；向上述第一电极和第二电极中的任一个施加高频电力，生成等离子体的工序；和向上述任一个电极施加直流电压的工序。
在上述第一方面中，上述直流电压可以为-200～-1500V的范围。
本发明的第二方面提供一种等离子体蚀刻方法，用于对在被处理体上形成的防反射膜进行等离子体蚀刻，其特征在于，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；向处理容器内导入处理气体的工序；向上述第一电极和第二电极中的任一个施加高频电力，生成等离子体的工序；和在生成上述等离子时，向上述任一个电极施加规定的直流电压，使得在其后对基底的蚀刻对象膜进行蚀刻时得到希望的CD分布的工序。
在上述第二方面中，上述直流电压可以是-200～-1500V的范围。并且，针对试验用的被处理体，可以预先求出使得对基底的蚀刻对象膜进行蚀刻时得到希望的CD分布的直流电压值，向上述任一个电极施加此时的直流电压值，从而实施施加上述规定的直流电压的工序。
本发明的第三方面，提供一种等离子体蚀刻方法，用于对在被处理体上形成的防反射膜进行等离子体蚀刻，其特征在于，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和图案化的光致抗蚀剂膜的被处理体的工序；向处理容器内导入处理气体的工序；向所述第一电极和第二电极中的任一个施加高频电力，生成等离子体，将所述光致抗蚀剂膜作为掩膜对所述防反射膜进行蚀刻的工序；在所述蚀刻时，向任一个电极施加规定值的直流电压，使得所述防反射膜的蚀刻图案尺寸比所述光致抗蚀剂膜的图案尺寸小规定量的工序。
本发明的第四方面，提供一种等离子体蚀刻方法，其特征在于，包括在相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；向处理容器内导入处理气体的工序；向上述第一电极和第二电极中的任一个施加高频电力，生成等离子体，进行蚀刻的工序；在所述蚀刻时，向任一个电极施加规定值的直流电压，使得所述防反射膜的蚀刻图案尺寸比所述光致抗蚀剂膜的图案尺寸小规定量的工序；和将形成有比所述抗蚀剂膜的图案尺寸小的蚀刻图案的防反射膜作为蚀刻掩膜，以比所述光致抗蚀剂的图案尺寸小的图案尺寸，对所述蚀刻对象膜进行蚀刻的工序。
在上述第三或者第四方面中，所述直流电压可以是-200～-1500V的范围。并且，对于试验用的被处理体，可以预先求出使得所述防反射膜的图案尺寸为希望的尺寸的直流电压值，向所述任一个电极施加此时的直流电压值。
在上述第一～第四中的任一个方面中，所述第一电极是上部电极，所述第二电极是载置被处理体的下部电极，可以向所述第一电极施加用于生成所述等离子体的高频电力和所述直流电压。这种情况下，可以向所述第二电极施加离子引入用的高频电力。
本发明的第五方面，提供一种计算机可读取的存储介质，是存储有在计算机上运行的控制程序的计算机存储介质，其特征在于，在所述控制程序运行时，通过计算机控制等离子体处理装置，进行所述第一到第四方面中的任一种等离子体蚀刻方法。
根据本发明，在对防反射膜进行等离子体蚀刻时，向第一电极或第二电极供给等离子体形成用高频电力，对防反射膜进行等离子体蚀刻时，通过向任一个电极施加直流电压，能够进行等离子体控制，通过合适地控制施加直流电压，能够控制防反射膜的蚀刻。通过这样，能够控制将防反射膜作为蚀刻掩膜而被蚀刻的蚀刻对象膜的CD分布，能够降低现有问题中的蚀刻对象膜的CD的参差不齐。另外，这样的防反射膜的蚀刻能够控制，由此也能够降低蚀刻对象膜的蚀刻深度的面内参差不齐。
另外，通过一边对任一个电极施加直流电压一边对防反射膜进行蚀刻，能够向被处理体供给附着在直流电压施加电极上的聚合物，通过控制其供给电压，能够使得防反射膜的蚀刻图案尺寸比所述光致抗蚀剂膜的图案尺寸小规定量，能够不降低蚀刻均匀性和蚀刻率，实现希望的CD收缩。
图1是表示本发明的实施中使用的等离子体蚀刻装置的一个例子的概略截面图。
图2是表示图1的等离子体蚀刻装置中与第一高频电源连接的匹配器的结构的图。
图3是表示本发明的第一实施方式的实施中使用的半导体晶片W的结构的截面图。
图4是表示在图1的等离子体处理装置中，向上部电极施加直流电压时的Vdc和等离子体鞘厚度的变化的图。
图5是表示在图1的等离子体处理装置中，向上部电极施加直流电压的情况和不施加的情况下，比较等离子体状态的图。
图6是表示改变施加的直流电压的情况下的防反射膜的蚀刻速率的面内分布的图。
图7是表示改变施加的直流电压的情况下的光致抗蚀剂膜的蚀刻速率的面内分布的图。
图8是表示图6和图7的情况下，防反射膜相对于抗蚀剂的选择比的面内分布的图。
图9是表示用于确认本发明的第一实施方式的效果的半导体晶片的结构的图。
图10是表示用于确认本发明的第二实施方式的效果的半导体晶片的结构的图。
图11是表示能够适用于本发明的实施中的其它类型的等离子体蚀刻装置的例子的概略图。
图12是表示能够适用于本发明的实施中的另外其它类型的等离子体蚀刻装置的例子的截面图。
图13是表示能够适用于本发明的实施中的另外其它类型的等离子体蚀刻装置的例子的概略图。
图14是表示能够适用于本发明的实施中的另外其它类型的等离子体蚀刻装置的例子的截面图。
符号说明10腔室(处理容器)；16基座(下部电极)；34上部电极；44供电棒；46，88匹配器；48第一高频电源；50可变直流电源；51控制器；52接通、关闭开关；66处理气体供给源；84排气装置；90第二高频电源；91GND模块；101Si基板；103蚀刻对象膜；104防反射膜；105光致抗蚀剂膜；W半导体晶片(被处理基板)
具体实施例方式
下面，参照附图具体地说明本发明的实施方式。
图1是本发明实施中使用的等离子体蚀刻装置的一个例子的概略截面图。
该等离子体蚀刻装置，构成为电容耦合型平行平板等离子体蚀刻装置，例如具有由表面被阳极氧化处理的铝构成的大致圆筒状的腔室(处理容器)10。该腔室10安全地接地。
在腔室10的底部，隔着由陶瓷等构成的绝缘板12，配置有圆柱状的基座支撑台14，在该基座支撑台14上设置有例如由铝构成的基座(suscepter)16。基座16构成下部电极，在其上载置作为被处理基板的半导体晶片W。
在基座16的上面，设置有以静电力吸附保持半导体晶片W的静电卡盘18。该静电卡盘18，具有由一对绝缘层或者绝缘片夹持由导电膜构成的电极20的结构，直流电源22与电极20电连接。并且，通过利用来自直流电源22的直流电压而产生的库仑力等静电力，半导体晶片W吸附保持在静电卡盘18上。
在静电卡盘18(半导体晶片W)的周围，基座16的上面，配置有用于提高蚀刻均匀性的例如由硅构成的导电性的聚焦环(修正环)24。在基座16和基座支撑台14的侧面，设置有例如由石英构成的圆筒状的内壁部件26。
在基座支撑台14的内部，例如在圆周上设置有制冷剂室28。通过设置在外部的未图示的制冷机(chiller)单元，通过配管30a、30b向该制冷剂室循环供给规定温度的制冷剂，例如冷却水，通过制冷剂温度能够控制基座上的半导体晶片W的处理温度。
更进一步，来自未图示的传热气体供给机构的传热气体，例如He气通过气体供给管路32供给至静电卡盘18的上面和半导体晶片W的背面之间。
在作为下部电极的基座16的上方，以与基座16相对的方式，平行设置上部电极34。而且，上部和下部电极34、16之间的空间为等离子体生成空间。上部电极34与作为下部电极的基座16上的半导体晶片W相对，形成与等离子体生成空间连接的面，即相对面。
该上部电极34通过绝缘性遮蔽部件42，被支撑在腔室10的上部，包括构成与基座16的相对面，且具有多个喷出孔37的电极板36；装卸自由地支撑该电极板36，由导电性材料例如表面被阳极氧化处理过的铝构成的水冷构造的电极支撑体38。优选电极板36是焦耳热少的低电阻导电体或者半导体，另外，从后述强化抗蚀的观点来看，优选含有硅的物质。从这样的观点出发，优选电极板36由硅或者SiC构成。在电极支撑体38的内部，设置有气体扩散室40，连通该气体扩散室40与气体喷出孔37的多个气体通流孔41向下方延伸。
在电极支撑体38上形成有向气体扩散室40导入处理气体的气体导入口62，气体供给管64与该气体导入口62连接，处理气体供给源66与气体供给管64连接。在气体供给管64上，从上游侧开始依次设置有质量流量控制器(MFC)68和开闭阀70(也可以利用FCN代替MFC)。并且，来自处理气体供给源66的作为用于蚀刻的处理气体，例如CF4气体这样的碳氟化合物气体(CxFy)从气体供给管64导至气体扩散室40，通过气体流通孔41和气体喷出孔37以淋浴状向等离子体生成空间喷出。即，上部电极34用作用于供给处理气体的喷头。
第一高频电源48通过匹配器46和供电棒44与上部电极34电连接。第一高频电源48输出10MHz以上频率例如60MHz的高频电力。匹配器46使得负载阻抗与第一高频电源48内部(或者输出)阻抗匹配，所以，具有使得在腔室10内生成等离子体时第一高频电源48的输出阻抗和负载阻抗看上去一致的功能。匹配器46的输出端子与供电棒44的上端连接。
另一方面，除了第一高频电源48之外，可变直流电源50与上述上部电极34电连接。可变直流电源50也可以是双极性电源。具体地说，该可变直流电源50通过上述匹配器46和供电棒44与上部电极34连接，通过接通/关闭开关52能够进行供电的接通、关闭。可变直流电源50的极性和电流、电压以及接通/关闭开关52的接通、关闭可通过控制器51进行控制。
如图2所示，匹配器46具有从第一高频电源48的供电管路49分支设置的第一可变电容器54；设置在供电管路49的该分支点的下游侧的第二可变电容器56，由此发挥上述功能。另外，在匹配器46中设置捕获(trap)来自第一高频电源48的高频(例如60MHz)和来自后述的第二高频电源的高频(例如2MHz)的滤波器58，使得直流电压电流(下面仅称为直流电压)有效地供给上部电极34。即，来自可变直流电源50的直流电流通过滤波器58与供电管路49连接。该滤波器58由线圈59和电容器60构成，由此来自第一高频电源48的高频和来自后述第二高频电源的高频被捕获。
以从腔室10的侧壁开始向上部电极34的高度位置的上方延伸的方式，设置圆筒状接地导体10a，该圆筒状接地导体10a的顶板部分通过筒状绝缘部件44a与上部供电棒44电绝缘。
第二高频电源90通过匹配器88与作为下部电极的基座16电连接。从该第二高频电源90向下部电极基座16供给高频电力，由此，向半导体晶片W侧引入离子。第二高频电源90输出300kHz～13.56MHz范围内的频率，例如2MHz的高频电力。匹配器88使得负载阻抗与第二高频电源90的内部(或者输出)阻抗匹配，所以，具有使得在腔室10内生成等离子体时第二高频电源90内部的阻抗和负载阻抗看起来一致的功能。
用于使得来自第一高频电源48的高频(60MHz)不通过，使得来自第二高频电源90的高频(2MHz)接地的低通滤波器(LPF)92，与上部电极34电连接。该低通滤波器(LPF)92优选由LR滤波器或者LC滤波器构成，但由于既使仅一个导线也能够对来自第一高频电源48的高频(60MHz)给予充分大的电抗，所以，这样也能够完成。另一方面，用于使得来自第一高频电源48的高频(60MHz)接地的高频滤波器(HPF)94与作为下部电极的基座16电连接。
在腔室10的底部设置有排气口80，排气装置84通过排气管82与该排气口80连接。排气装置84具有涡轮分子泵等真空泵，能够将腔室10内减压到希望的真空度。另外，在腔室10的侧壁上设置有半导体晶片W的搬入搬出口85，该搬入搬出口85通过闸阀86能够开闭。另外，沿着腔室10的内壁以可自由装卸的方式设置有堆积物护罩11，用于防止蚀刻副生成物(堆积物)附着在腔室10上。即，堆积物护罩11构成腔室壁。另外，堆积物护罩11也设置在内壁部件26的外周。在腔室10的底部的腔室壁侧的堆积物护罩11和内壁部件26侧的堆积物护罩11之间设置有排气板83。作为堆积物护罩11和排气板83，能够合适地使用在铝材料上覆盖Y2O3等陶瓷的材料。
堆积物护罩11的构成腔室内壁部分的与晶片W基本上相同高度的部分，设置有DC接地连接的导电性部件(GND模块)91，由此可发挥防止异常放电效果。
等离子体处理装置的各个构成部分，形成为与控制部(整体控制装置)95连接而被控制的结构。另外，用户接口96与控制部95连接，该用户接口由工程管理者为了管理等离子体处理装置而进行命令输入操作等的键盘、可视化显示等离子体处理装置的运转状况的显示器等构成。
此外，存储部97与控制部95连接，该存储部97存储有用于利用控制部95的控制实现由等离子体处理装置运行的各种处理的控制程序，或者存储有用于对应于处理条件在等离子体处理装置的各个构成部分执行处理的程序即方案。方案也可以存储在硬盘或者半导体存储器中，以收容在CDROM、DVD等可移性由计算机可读取的存储介质中的状态安装(set)在存储部97的规定位置。
并且，根据需要，利用来自用户接口96的指示等，从存储部97取出任意的方案，在控制部95运行，在控制部95的控制下，由等离子体处理装置进行希望的处理。
下面，说明由这样构成的等离子体蚀刻装置运行的本发明第一实施方式的等离子体蚀刻方法。
这里，作为被处理体的半导体晶片W，如图3所示，使用这样的晶片在Si基板101上，依次形成有蚀刻阻止膜102、蚀刻对象膜103、防反射膜(BARC)104、被图案化的光致抗蚀剂膜105。
作为蚀刻阻止膜102，例示有SiC膜。其厚度是20～100nm左右。另外，作为蚀刻对象膜103例示有层间绝缘膜，例如例示SiO2膜和/或Low-k膜。防反射膜104，有机系是主流，厚度是20～100nm左右。作为光致抗蚀剂膜105，例示ArF抗蚀剂，厚度是100～400nm左右。
首先，将闸阀86设为开状态，通过搬入搬出口85，将具有上述结构的半导体晶片W搬入腔室10内，载置在基座16上。然后，从处理气体供给源66，将用于对防反射膜104进行蚀刻的处理气体以规定的流量，供给气体扩散室40，通过气体流通孔41和气体喷出孔37，供给腔室10内，并且，通过排气装置84对腔室10内进行排气，使其中的压力形成为例如0.1～150Pa范围内的设定值。另外，基座温度形成为20℃左右。
这里，作为用于对防反射膜104进行蚀刻的处理气体，能够采用现有使用的各种气体，例如能够举出包含碳氟化合物气体(fluorocarbongas)(CxFy)的气体、N2气体和O2气体的混合气体等。典型的，使用CF4气体的单纯气体或者向其中添加Ar气体、He气体等的气体，更进一步，能够使用向C4F8气体或者C5F8气体中添加Ar气体、O2气体的气体。
这样，在向腔室10内导入蚀刻气体的状态下，从第一高频电源48以规定的功率向上部电极34施加等离子体生成用的高频电力，同时，从第二高频电源90以规定的功率向作为下部电极的基座16施加离子引入用的高频。然后，从可变直流电源50向上部电极34施加规定的直流电压。更进一步，从直流电源22向静电卡盘18的电极20施加用于静电卡盘18的直流电压，将半导体晶片W固定在基座16上。
从在上部电极34的电极板36上形成的气体喷出孔37喷出的处理气体，在由高频电力所产生的上部电极34和作为下部电极的基座16之间的辉光放电中，等离子体化，通过由该等离子体所生成的自由基或者离子，对半导体晶片W的被处理面进行蚀刻。
因为向上部电极34供给高频区域(例如10MHz以上)的高频电力，所以，能够以理想的状态使等离子体高密度化，既使在更低压的条件下也能够形成高密度等离子体。
另外，在这样形成等离子体时，从可变直流电源50向上部电极34施加规定极性和大小的直流电压。由此，能够控制防反射膜的蚀刻。此时的施加直流电压值可被控制，使得之后对对象膜103进行蚀刻时其面内得到希望的CD分布。
更具体地说，如果向上部电极34施加直流电压，如图4所示，在上部电极34侧所形成的等离子体鞘(sheath)的厚度变大。并且，如果等离子体鞘变厚，则仅这部分的等离子体缩小化。例如，在不向上部电极34施加直流电压的情况下，上部电极侧的Vdc是例如-300V，如图5(a)所示，等离子体为具有薄鞘厚度do的状态。但是，如果向上部电极34施加-900V的直流电压，上部电极侧的Vdc例如是-900V，等离子体鞘的厚度与Vdc绝对值的3/4成比例，所以，如图5(b)所示，形成更厚的等离子体鞘d1，这部分的等离子体缩小化。此时的缩小程度对应于施加的直流电压而变化。即，通过控制施加的直流电压能够控制等离子体分布，通过这样，可控制防反射膜104的蚀刻。并且，蚀刻对象膜103这样将已被蚀刻的防反射膜104和光致抗蚀剂膜105作为蚀刻掩膜进行蚀刻，所以，通过施加直流电压能够控制防反射膜104的蚀刻，由此，能够控制蚀刻对象膜103的CD分布。即，一边从可变直流电源50向上部电极34施加规定的直流电压一边进行防反射膜104的蚀刻，使得在下一个蚀刻对象膜103的蚀刻时能得到希望的CD分布。通过这样，能够抑制蚀刻对象膜的CD参差不齐。另外，通过这样进行蚀刻控制，在蚀刻对象膜103的蚀刻时，也能够抑制蚀刻深度的参差不齐。在该情况下，优选向上部电极34施加的直流电压是-200～-1500V的范围。
如上所述，在已对防反射膜104进行蚀刻之后，如上所述，在将光致抗蚀剂膜105和防反射膜104作为蚀刻掩膜对该蚀刻对象膜103进行蚀刻时，蚀刻条件，例如处理气体的种类和流量、压力、温度等没有特别限定，能够在通常的使用条件下进行。
在进行本实施方式的等离子体蚀刻方法时，针对最初试验用的半导体晶片，在利用图1的等离子体蚀刻装置以规定的条件进行蚀刻之后，从等离子体蚀刻装置中取出半导体晶片，利用检查装置进行检查，预先求出在对基底的蚀刻对象膜进行蚀刻时可得到的希望的CD分布(CD的面内均匀性)的直流电压值，如果此时一边向上部电极施加掌握的直流电压值一边进行蚀刻，就能够迅速地以合适的条件进行蚀刻处理。作为这样的试验用的晶片，能够使用一批的最初一片或者两片以上的晶片。
下面，对确认这样的第一实施方式的方法的效果的结果进行说明。这里，作为防反射膜使用有机系防反射膜，作为光致抗蚀剂膜使用ArF抗蚀，分别使用图1的装置对这些覆盖层(blanket)膜进行蚀刻。作为处理条件，压力13.3Pa(100mT)、上部高频功率500W、下部高频功率400W、处理气体和流量CF4＝150mL/min(标准状态换算值(sccm))、基座温度20℃，将向上部电极34施加的直流电压设为0V、-500V、-700V三种进行60秒钟蚀刻。在图6中表示此时的防反射膜的蚀刻速率的面内分布。另外，在图7中表示此时的光致抗蚀剂膜的蚀刻速率的面内分布。在图8中表示此时的防反射膜相对光致抗蚀剂膜的蚀刻选择比的分布。
如这些图所示可知，通过改变向上部电极34施加的直流电压，防反射膜的蚀刻特性的分布产生变化。并且，本例子的情况下，可知道，直流电压在-500V，提高了蚀刻均匀性，在-700V，蚀刻选择比的面内均匀性最高。在基底的蚀刻对象膜的蚀刻中，将光致抗蚀剂膜和蚀刻后的防反射膜作为掩膜进行，所以，通过控制这样的防反射膜的蚀刻特性分布，在对该蚀刻对象膜进行蚀刻时能够控制CD分布，能够提高CD的面内均匀性。
下面，对确认这种情况的试验进行说明。这里，如图9所示，对于在Si基板201上形成衬垫(liner)SiC202(厚度35nm)、Low-k膜203(厚度320nm)、DARC204(厚度50nm)、防反射膜(BARC)205(厚度80nm)、被图案化的光致抗蚀剂膜(PR)206(厚度170nm)的结构的半导体晶片，使用图1的装置，首先，将光致抗蚀剂膜(PR)206作为掩膜对防反射膜(BARC)205进行蚀刻，接着，将光致抗蚀剂膜206和防反射膜(BARC)205作为掩膜，对作为蚀刻对象膜的DARC204和Low-k膜203进行蚀刻。
对防反射膜(BARC)205进行蚀刻时的处理条件为压力13.3Pa(100mT)、上部高频功率500W、下部高频功率400W、处理气体和流量CF4＝150mL/min(标准状态换算值(sccm))，使得向上部电极施加的直流电压在0V和-500V变化，处理时间为43sec。
另外，对Low-k膜203和DARC204进行蚀刻时的处理条件为压力3.3Pa(25mT)、上部高频功率400W、下部高频功率1000W、处理气体和流量C4F8/CH2F2/CO/N2＝8/20/30/230mL/min(标准状态换算值(sccm))，不进行直流电压的施加，处理时间为30sec。
在任何一种蚀刻中，温度为下部电极/上部电极/晶片＝20/60/60℃，中心和边缘的He气体导入压力分别为2000Pa和6000Pa。
观察对防反射膜(BARC)205进行蚀刻时不施加直流电压的情况和施加-500V直流电压的情况下的中心和边缘的截面和平面，结果可确认在对防反射膜(BARC)205进行蚀刻时，向上部电极施加-500V电压可减小中心和边缘的最高CD的差。具体地说，在不施加直流电压的情况下，中心和边缘的CD分别是64nm和70nm，与此相对，在施加-500V的直流电压的情况下，中心和边缘的CD分别是63nm和63nm。由此可确认向上部电极施加直流电压可提高CD均匀性。并且可确认通过施加直流电压，也可消除蚀刻深度的参差不齐。
下面，对利用上述等离子体蚀刻装置实施的本发明第二实施方式的等离子体蚀刻方法进行说明。
这里，基本上将第一实施方式使用的图3结构的半导体晶片W作为被处理体使用。
首先，与第一实施方式同样，将闸阀86设为开状态，通过搬入搬出口85，将具有上述结构的半导体晶片W搬入腔室10内，载置在基座16上。然后，从处理气体供给源66以规定的流量向扩散室40供给用于对防反射膜104进行蚀刻的处理气体，通过气体流通孔41和气体喷出孔37供给腔室10内，一边利用排气装置84对腔室10内进行排气，将其中的压力形成为例如0.1～150Pa的范围内的设定值。另外，基座的温度设为20℃左右。
这里，作为用于对防反射膜104进行蚀刻的处理气体，能够合适地使用与第一实施方式相同的气体，但也能够采用现有使用的各种气体。
这样，在向腔室10内导入蚀刻气体的状态下，从第一高频电源48以规定的功率向上部电极34施加等离子体生成用的高频电力，同时，从第二高频电源90以规定的功率向作为下部电极的基座16施加离子引入用的高频。然后，从可变直流电源50向上部电极34施加规定的直流电压。接着，从直流电源22向静电卡盘18的电极20施加用于静电卡盘18的直流电压，将半导体晶片W固定在基座16上。
从在上部电极34的电极板36上形成的气体喷出孔37喷出的处理气体，在由高频电力产生的上部电极34和作为下部电极的基座16之间的辉光放电中等离子体化，通过由该等离子体所生成的自由基或离子，对半导体晶片W的被处理面进行蚀刻。
因为向上部电极34供给高频区域(例如10MHz以上)的高频电力，所以，能够以理想的状态使等离子体高密度化，既使在更低压的条件下也能够形成高密度等离子体。
另外，在这样形成等离子体时，从可变直流电源50向上部电极34施加规定极性和大小的直流电压。在本实施方式中，由此能够使得防反射膜104的蚀刻图案尺寸比所述光致抗蚀膜的图案尺寸小规定量。即，与光致抗蚀剂105的CD相比，能够收缩(shrink)防反射膜104的CD。
更具体地说明，在通常的蚀刻处理中，特别是在向上部电极34施加的高频电力小的蚀刻处理的情况下，为聚合物容易附着在上部电极34上的状态。在这样附着聚合物的状态下，如果向上部电极34施加直流电压，就能够溅射聚合物并供给作为被处理体的半导体晶片W。即，在对防反射膜104进行蚀刻时供给聚合物，由此，能够在被蚀刻的部分的侧壁上附着聚合物，收缩CD。此时的聚合物供给量能够通过控制向上部电极34施加的直流电压而控制。因此，通过控制直流电压，能够将希望量的聚合物附着在被蚀刻的部分，能够控制CD收缩(shrink)量。从这样的观点来看，向上部电极34施加的直流电压，优选在-200～-1500V的范围。
在如以上对防反射膜104进行蚀刻之后，如上所述，在将光致抗蚀剂膜105和防反射膜104作为蚀刻掩模，对该蚀刻对象膜103进行蚀刻时，蚀刻条件，例如处理气体的种类和流量、压力、温度等没有特别限定，能够在通常的使用条件下进行。在该蚀刻时，作为蚀刻掩膜的防反射膜104的CD得到了收缩(shrink)，所以，能够以比光刻的CD小的CD进行蚀刻。
在进行本实施方式的等离子体蚀刻方法时，对于最初试验用的半导体晶片，在利用图1的等离子体蚀刻装置以规定的条件进行蚀刻之后，从等离子体蚀刻装置中取出半导体晶片，利用检查装置进行检查，预先求出可得到希望的CD收缩的直流电压值，此时一边向上部电极施加掌握的直流电压值一边进行蚀刻，就能够迅速地以合适的条件进行蚀刻处理。作为这样的试验用的晶片，能够使用一批的最初一片或者两片以上的晶片。
下面，对确认这样的第二实施方式的方法的效果的结果进行说明。这里，如图10所示，对于在Si基板301上形成衬垫(liner)SiC302(厚度30nm)、Low-k膜303(厚度150nm)、SiO2膜304(厚度150nm)、防反射膜(BARC)305(厚度65nm)、被图案化的光致抗蚀剂膜(PR)306(厚度230nm)的结构的半导体晶片，使用图1的装置，首先，将光致抗蚀剂膜(PR)306作为掩膜对防反射膜(BARC)305进行蚀刻，接着，将光致抗蚀剂膜(PR)306和防反射膜(BARC)305作为掩膜，对作为蚀刻对象膜的SiO2膜304和Low-k膜303进行蚀刻。
对防反射膜(BARC)305进行蚀刻时的处理条件为压力20.0Pa(150mT)、上部高频功率400W、下部高频功率400W、处理气体和流量CF4＝200mL/min(标准状态换算值(sccm))，使得向上部电极施加的直流电压在0V和-500V变化，处理时间为50sec。
另外，对SiO2膜304进行蚀刻时的处理条件为压力6.7Pa(50mT)、上部高频功率300W、下部高频功率600W、处理气体和流量CF4/CHF3/Ar＝30/15/1000mL/min(标准状态换算值(sccm))，不进行直流电压的施加，处理时间为90sec。
更进一步，对Low-k膜303进行蚀刻时的处理条件为压力6.7Pa(50mT)、上部高频功率1000W、下部高频功率600W、处理气体和流量CF4/Ar/N2＝30/1000/40mL/min(标准状态换算值(sccm))，不进行直流电压的施加，处理时间为20sec。
在任一种的蚀刻中，温度为下部电极/上部电极/晶片＝20/60/60℃，中心和边缘的He气体导入压力分别为2000Pa和6000Pa。并且，电极间间隙为35mm。
观察对防反射膜(BARC)305进行蚀刻时不施加直流电压的情况和施加-500V直流电压的情况下的中心和边缘的截面和灰化后的平面，结果发现在对防反射膜(BARC)305进行蚀刻时，向上部电极施加-500V电压，与不施加直流电压的情况相比，中心的抗蚀剂剩余膜量从145nm增加到159nm，边缘的抗蚀剂剩余膜量也从113nm增加到151nm。并且，通过灰化，除去光致抗蚀剂膜306和防反射膜305之后，关于不施加直流电压的情况，中心的最大(top)CD和最小(bottom)CD分别是117nm和107nm，边缘的最大(top)CD和最小(bottom)CD分别是115nm和102nm，与此相对，关于施加了-500V电压的情况，在中心的最大(top)CD和最小(bottom)CD分别是97nm和85nm，在边缘的最大(top)CD和最小(bottom)CD分别是95nm和79nm，CD收缩了20nm左右。
由以上内容可确认通过在对防反射膜305进行蚀刻时施加直流电压，能够大幅度收缩(shrink)CD。并且也可确认通过施加直流电压，供给聚合物强化了PR，抗蚀剂的剩余膜量也增加，同时，纵条纹也得到改善。
而且，本发明不限于上述实施方式，能够进行各种变形。例如，在上述实施方式中，作为蚀刻对象膜，表示了Low-k膜或SiO2膜等，但不限于此。
另外，关于适用本发明的装置，也不限于图1的装置，能够使用以下所示的各种装置。例如，如图11所示，也能够使用这样的等离子体蚀刻装置，即从第一高频电源48′向作为下部电极的基座16施加等离子体生成用的例如60MHz的高频电力，同时，从第二高频电源90′施加离子引入用的例如2MHz的高频电力的下部施加2个频率类型的等离子体蚀刻装置。如图所示，将可变直流电源166与上部电极234连接，施加规定的直流电压，由此，能够得到与上述实施方式同样的效果。
另外，在这种情况下，也可以如图12所示，将直流电源168与作为下部电极的基座16连接，向基座16施加直流电压。
更进一步，如图13所示，将上部电极234′通过腔室10接地，将高频电源170与作为下部电极的基座16连接，从该高频电源170施加等离子体形成用的例如13.56MHz的高频电力的类型的等离子体蚀刻装置，也能够适用，在这种情况下，如图所示，将可变直流电源172与作为下部电极的基座16连接，施加规定的直流电压，由此，可得到与上述实施方式相同的效果。
更进一步，如图14所示那样，将与图13同样的上部电极234′通过腔室10接地，将高频电源170与作为下部电极的基座16连接，从该高频电源170施加等离子体形成用的高频电力的类型的蚀刻装置中，从可变直流电源174向上部电极234′施加也可以。
权利要求
1.一种等离子体蚀刻方法，用于对在被处理体上形成的防反射膜进行等离子体蚀刻，其特征在于，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；将处理气体导入处理容器内的工序；向所述第一电极和第二电极中的任一个施加高频电力，生成等离子体的工序；和向所述任一个电极施加直流电压的工序。
2.根据权利要求1所述的等离子体蚀刻方法，其特征在于，所述直流电压为-200～-1500V的范围。
3.一种等离子体蚀刻方法，用于对在被处理体上形成的防反射膜进行等离子体蚀刻，其特征在于，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；将处理气体导入处理容器内的工序；向所述第一电极和第二电极中的任一个施加高频电力，生成等离子体的工序；和在生成所述等离子体时，向所述任一个电极施加规定的直流电压，使得在其后对基底的蚀刻对象膜进行蚀刻时能得到希望的CD分布的工序。
4.根据权利要求3所述的等离子体蚀刻方法，其特征在于，所述直流电压为-200～-1500V的范围。
5.根据权利要求3所述的等离子体蚀刻方法，其特征在于，针对试验用的被处理体，预先求出在对基底的蚀刻对象膜进行蚀刻时能得到希望的CD分布的直流电压值，向所述任一个电极施加此时的直流电压值，从而实施施加所述规定的直流电压的工序。
6.一种等离子体蚀刻方法，用于对在被处理体上形成的防反射膜进行等离子体蚀刻，其特征在于，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；将处理气体导入处理容器内的工序；向所述第一电极和第二电极中任一个施加高频电力，生成等离子体，将所述光致抗蚀剂膜作为掩膜，对所述防反射膜进行蚀刻的工序；和在所述蚀刻时，向任一个电极施加规定值的直流电压，使得所述防反射膜的蚀刻图案尺寸比所述光致抗蚀剂膜的图案尺寸小规定量的工序。
7.一种等离子体蚀刻方法，其特征在于，包括在相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；将处理气体导入处理容器内的工序；向所述第一电极和第二电极中任一个施加高频电力，生成等离子体进行蚀刻的工序；在所述蚀刻时，向任一个电极施加规定值的直流电压，使得所述防反射膜的蚀刻图案尺寸比所述光致抗蚀剂膜的图案尺寸小规定量的工序；和将形成有比所述抗蚀剂膜的图案尺寸小的蚀刻图案的防反射膜作为蚀刻掩膜，以比所述光致抗蚀剂的图案尺寸小的图案尺寸，对所述蚀刻对象膜进行蚀刻的工序。
8.根据权利要求6所述的等离子体蚀刻方法，其特征在于，所述直流电压为-200～-1500V的范围。
9.根据权利要求6所述的等离子体蚀刻方法，其特征在于，针对试验用的被处理体，预先求出使所述防反射膜的图案尺寸成为希望的尺寸的直流电压值，向所述任一个电极施加此时的直流电压值。
10.根据权利要求1所述的等离子体蚀刻方法，其特征在于，所述第一电极是上部电极，所述第二电极是载置被处理体的下部电极，向所述第一电极施加用于生成所述等离子体的高频电力和所述直流电压。
11.根据权利要求6所述的等离子体蚀刻方法，其特征在于，所述第一电极是上部电极，所述第二电极是载置被处理体的下部电极，向所述第一电极施加用于生成所述等离子体的高频电力和所述直流电压。
12.根据权利要求10所述的等离子体蚀刻方法，其特征在于，向所述第二电极施加离子引入用的高频电力。
13.一种计算机可读取的存储介质，存储有在计算机上运行的控制程序，其特征在于，所述控制程序在运行时，使计算机控制等离子体处理装置，进行权利要求1到12中任一项所述的等离子体蚀刻方法。
14.一种等离子体蚀刻装置，具备控制进行下述等离子体蚀刻方法的控制单元，和计算机可读取的存储介质，所述等离子体蚀刻方法用于对在被处理体上形成的防反射膜进行等离子体蚀刻，包括在上下相对设置有第一电极和第二电极的处理容器内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；将处理气体导入处理容器内的工序；向所述第一电极和第二电极中的任一个施加高频电力，生成等离子体的工序；和向所述任一个电极施加直流电压的工序，其中，所述第一电极是上部电极，所述第二电极是载置被处理体的下部电极，向所述第一电极施加用于生成所述等离子体的高频电力和所述直流电压，向所述第二电极施加离子引入用的高频电力，所述计算机可读取的存储介质，存储有在计算机上运行的控制程序，所述控制程序在运行时，使计算机控制等离子体处理装置，进行权利要求1到12中任一项所述的等离子体蚀刻方法。
全文摘要
本发明提供一种等离子体蚀刻方法，在对防反射膜进行蚀刻时，能够在宽范围控制等离子体，由此可控制蚀刻特性的分布，因此在之后的蚀刻对象膜的蚀刻中能够控制CD分布。本发明的等离子体蚀刻方法用于对在被处理体(W)上形成的防反射膜进行等离子体蚀刻，包括在上下相对设置有第一电极(34)和第二电极(16)的处理容器(10)内，配置在基板上依次形成有蚀刻对象膜、防反射膜和被图案化的光致抗蚀剂膜的被处理体的工序；向处理容器(10)内导入处理气体的工序；向第一电极(34)和第二电极(16)中的任一个施加高频电力，生成等离子体的工序；向任一个电极施加直流电压的工序。
文档编号H01L21/3213GK101030527SQ20071008478
公开日2007年9月5日 申请日期2007年2月28日 优先权日2006年2月28日
发明者广津信, 内藤和香子, 铃木敬纪 申请人:东京毅力科创株式会社