专利名称：Cmos晶体管及其制作方法
技术领域：
本发明涉及半导体技术领域，尤其涉及CMOS晶体管及其制作方法。
背景技术：
互补式金属氧化物半导体(CMOS )晶体管是现代逻辑电路中的基本单元， 其中包含PMOS与NMOS,而每一个PMOS (NMOS )晶体管都位于掺杂井上， 且都由栅极(Gate)两侧基底中p型(n型)极/漏极区以及源极区与漏极区间 的通道(Channel)构成。
目前在制作金属氧化物半导体晶体管时，为了要提升通道移动率(channel mobility),通常会在硅化金属层形成后移除间隙壁。之后，可依照元件是n 型或p型来选择在半导体衬底上形成可当作接触窗腐蚀阻挡层的高张力或高 压力的介电层。
现有形成CMOS的工艺如图l至图4，参考图l,首先提供半导体衬底IOO, 所述半导体衬底100内包括n型掺杂阱102、 p型掺杂阱104与隔离结构106,其 中位于n型4参杂阱102上方与隔离结构106相邻的区域为PMOS有源区108,位于 p型掺杂阱104上方与隔离结构106相邻的区域为NMOS有源区110。接着于 PMOS有源区108与NMOS有源区1 IO上形成冲册介电层112,再于PMOS有源区 108与NMOS有源区110的栅介电层112上的形成栅极114a、 114b;用化学气相 沉积法在半导体衬底100上形成氮化硅层116。
参考图2，用干法刻蚀法刻蚀氮化石圭层116，在栅才及114a、 114b两侧形成偏 移间隙壁116a。
参考图3，接下来于NMOS有源区110上形成第一光刻胶层118,再以栅极114a与光刻胶层118为掩膜，向PMOS有源区108的半导体衬底100中注入p型离 子，于4册极114a两侧的n型掺杂井102中形成p型^[氐纟参杂漏才及120。
请参照图4，于PMOS有源区108上形成第二光刻胶层122,再以栅极114b 与光刻胶层122为掩膜注入n型离子，于栅极114b两侧的p型掺杂井104中形成n 型低掺杂漏极124。
请参照图5，于栅极114a、 114b的侧壁形成侧墙126,以形成栅极结构127a、 127b;接着于NMOS有源区110上形成第三光刻胶层(未图示)，再以栅极结 构127a与第三光刻胶层为掩膜注入p型离子，于4册极结构128a两侧的n型掺杂井 102中形成p型源极/漏极区128a;于PMOS有源区108上形成第四光刻胶层(未 图示)，再以栅极结构127b与第四光刻胶层为掩模注入n型离子，于栅极结构 128b两侧的p型掺杂井104中形成n型源极/漏极区128b。
在中国专利申请200510108839还可以发现更多与上述技术方案相关的信 息，在形成p型/n型低掺杂漏极时，NMOS有源区和PMOS有源区的栅极两侧都 有偏移间隙壁116。
现有技术在形成p型低掺杂漏极和n型低掺杂漏极时，由于在PMOS有源区 与NMOS有源区掺杂的离子类型不同，在NMOS有源区掺杂离子在半导体衬底 内的扩散速率慢，而在PMOS有源区掺杂离子在半导体衬底内扩散速率快，因 此，会导致PMOS有源区与NMOS有源区的栅漏间电容值差距增大。
发明内容
本发明解决的问题是提供一种CMOS晶体管及其制作方法，使PMOS有 源区与NMOS有源区的栅漏间电容值差距减小。
为解决上述问题，本发明提供一种CMOS晶体管的制作方法，包括提 供半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS 有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻，其中，PMOS
5有源区与NMOS有源区的半导体衬底上带有栅极，半导体衬底及栅极上形成 有氮化硅层；在PMOS有源区的氮化硅层上形成第一光刻胶层后，以第一光 刻胶层为掩膜，去除NMOS有源区的氮化硅层；去除第一光刻胶层；在NMOS 有源区的半导体衬底上形成第二光刻胶层后，以第二光刻胶层为掩膜，刻蚀 PMOS有源区的氮化石圭层，在棚4及两侧形成偏移间隙壁；去除第二光刻月交层 后，在NMOS有源区的半导体衬底内形成n型低掺杂漏极，在PMOS有源区 的半导体衬底内形成p型低掺杂漏极；于栅-极两侧形成侧墙后，在NMOS有 源区的半导体衬底内形成n型源/漏极，在PMOS有源区的半导体衬底内形成 p型源/漏才及。
可选的，形成氮化硅层的方法为化学气相沉积法。所述氮化硅层的厚度 为100埃 150埃。
可选的，去除NMOS有源区的氮化硅层的方法为干法刻蚀法。所述干法 刻蚀选用的气体为CF4、 CHF3、 Ar和02。所述CF4的流量为25sccm 200sccm, CHF3的流量为10sccm 100sccm, Ar的流量为50sccm 200sccm, 02的5充量为 10sccm 1 OOsccm。所述干法刻蚀时间为1分钟~5分钟。
可选的，刻蚀PMOS有源区的氮化硅层，在4册极两侧形成偏移间隙壁的 方法为回蚀法。所述回蚀法选用的气体为CF4、 CHF3、 Ar和02。所述CF4的 流量为25sccm 200sccm, CHF3的流量为1 Osccm 1 OOsccm, Ar的流量为 50sccm 200sccm， 02的;克量为10sccm 1 OOsccm。所述回々虫时间为20秒、~1 分钟。
本发明提供一种CMOS晶体管，包括半导体衬底，所述半导体衬底包 括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有 源区与NMOS有源区相邻；栅极，位于PMOS有源区与NMOS有源区的半 导体衬底上；NMOS有源区栅极两侧的半导体衬底内形成有n型低掺杂漏极 和n型源/漏极；PMOS有源区栅极两侧的半导体衬底内形成有p型低掺杂漏极和p型低源/漏极，PMOS有源区的栅极两侧有偏移间隙壁及位于偏移间隙
壁上的侧墙，NMOS有源区的栅4及两侧有侧墙。
与现有技术相比，上述方案具有以下优点去除NMOS有源区的氮化硅 层，在NMOS有源区的栅极两侧没有偏移侧墙，而在PMOS有源区的栅极两 侧则形成有偏移侧墙，这样在形成p型低掺杂漏才及和n型低掺杂漏极时，能 使NMOS有源区的离子掺杂表面积增大，使NMOS有源区的掺杂离子在半导 体衬底内的扩散速率增大，进而使NMOS有源区和PMOS有源区的不同掺杂 离子扩散速率差距减小，达到PMOS有源区与NMOS有源区的栅漏间电容值 差距减小。
图1至图5是现有工艺形成COMS晶体管的示意图； 图6是本发明形成COMS晶体管的具体实施方式
流程图； 图7至图11是本发明形成COMS晶体管的实施例示意图。
具体实施例方式
本发明去除NMOS有源区的氮化硅层，在NMOS有源区的栅极两侧没有 偏移侧墙，而在PMOS有源区的栅-才及两侧则形成有偏移侧墙，这样在形成p 型低掺杂漏极和n型低掺杂漏极时，能使NMOS有源区的离子掺杂表面积增 大，使NMOS有源区的掺杂离子在半导体衬底内的扩散速率增大，进而使 NMOS有源区和PMOS有源区的不同掺杂离子扩散速率差距减'J、，达到PMOS 有源区与NMOS有源区的栅漏间电容值差距减小。
下面结合附图对本发明的具体实施方式
做详细的说明。 图6是本发明形成COMS晶体管的具体实施方式
流程图。如图6所示， 执行步骤S101,提供半导体衬底，所述半导体衬底包括隔离结构、位于隔离 结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻，其中，PMOS有源区与NMOS有源区的半导体衬底上带有栅极，半导 体衬底及栅极上形成有氮化硅层；执行步骤S102，在PMOS有源区的氮化硅 层上形成第一光刻胶层后，以第一光刻胶层为掩膜，去除NMOS有源区的氮 化硅层；执行步骤S103,去除第一光刻胶层；执行步骤S104,在NMOS有 源区的半导体衬底上形成第二光刻胶层后，以第二光刻胶层为掩膜，刻蚀 PMOS有源区的氮化硅层，在栅极两侧形成偏移间隙壁；执行步骤S105，去 除第二光刻胶层后，在NMOS有源区的半导体衬底内形成n型低掺杂漏极， 在PMOS有源区的半导体衬底内形成p型低掺杂漏极；执行步骤S106，于栅 极两侧形成侧墙后，在NMOS有源区的半导体衬底内形成n型源/漏极，在 PMOS有源区的半导体衬底内形成p型源/漏极。
基于上述实施方式形成的CMOS晶体管，包括半导体衬底，所述半导 体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区， PMOS有源区与NMOS有源区相邻；栅极，位于PMOS有源区与NMOS有 源区的半导体衬底上；NMOS有源区栅极两侧的半导体衬底内形成有n型低 掺杂漏极和n型源/漏极；PMOS有源区栅极两侧的半导体衬底内形成有p型 低掺杂漏极和p型源/漏极，PMOS有源区的栅极两侧有偏移间隙壁及位于偏 移间隙壁上的侧墙，NMOS有源区的冲册;玟两侧有侧墙。
图7至图ll是本发明形成COMS晶体管的实施例示意图。如图7所示，首先 提供半导体衬底200，所述半导体衬底200内包括n型掺杂阱202、 p型掺杂阱 204、位于n型掺杂阱202和p型掺杂阱204之间的隔离结构206，其中位于n型掺 杂阱202上方与隔离结构206相邻的区域为PMOS有源区208，位于p型掺杂阱 204上方与隔离结构206相邻的区域为NMOS有源区210;接着于PMOS有源区 208与NMOS有源区210的半导体衬底200上形成栅介电层212，栅介电层212的 材料可以是氧化硅等，所述形成栅介电层212的方法为热氧化法或化学气相沉 积法或物理气相沉积法等；再于PMOS有源区208与NMOS有源区210的4册介电层212上的形成栅极214a、 214b，其中，形成4册极214a、 214b的工艺为用化学 气相沉积或等离子体增强化学气相沉积法在栅介电层212上形成多晶硅层，再 于多晶硅层上旋涂图案化光刻胶层，定义栅极图形，以图案化光刻胶层为掩 膜，刻蚀多晶硅层和^"介电层212至露出半导体衬底200，形成栅极214a、 214b;
用化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法在半导 体村底200上形成厚度为100埃 150埃的氮化vf圭层216,用以形成后续偏移间隙壁。
本实施例中，所述氮化硅层216的厚度具体例如100埃、IIO埃、120埃、130 埃、140埃或150埃等,优选110埃。
参考图8，用旋涂法在PMOS有源区208的半导体衬底200上形成第一光刻 胶层217,且第一光刻胶层217覆盖栅极214a;以第一光刻胶层217为掩膜，用 干法刻蚀法去除NMOS有源区210的氮化硅层216 。
本实施例中，所述干法刻蚀法去除NMOS有源区210的氮化^眭层216所 选用的气体可以是CF4、 CHF3、 Ar和02。所述CF4的流量为25sccm 200sccm, 具体流量例如25sccm、 50sccm、 80sccm、 100sccm、 120sccm、 140sccm、 160sccm、 180sccm或200sccm等；CHF3的流量为10sccm 100sccm，具体流量例如 10sccm、 20sccm、 30sccm、 40sccm、 50sccm、 60sccm、 70sccm、 80sccm、 90sccm 或100sccm等；Ar的;危量为50sccm 200sccm,具体;危量例如50sccm、 80sccm、 100sccm、 120sccm、 140sccm、 160sccm、 180sccm或200sccm等；02的^危量 为l'0sccm 100sccm,具体流量例如10sccm、 20sccm、 30sccm、 40sccm、 50sccm、 60sccm、 70sccm、 80sccm、 90sccm或100sccm等。刻蚀时间为1分4中~5分4中， 具体刻蚀时间例如l分钟、2分钟、3分钟、4分钟或5分钟等；刻蚀采用的 偏移功率为0瓦。
去除NMOS有源区210的氮化硅层216，在NMOS有源区210的栅极2Mb两侧没有偏移侧墙，而在PMOS有源区208的4册极214a两侧则形成有偏移侧 墙，这样在形成p型低掺杂漏极和n型低掺杂漏极时，能使NMOS有源区的 离子掺杂表面积增大，使NMOS有源区的掺杂离子在半导体衬底内的扩散速 率增大，进而使NMOS有源区和PMOS有源区的不同掺杂离子扩散速率差距 减小，达到PMOS有源区与NMOS有源区的栅漏间电容值差距减小。
参考图9，用灰化法去除第一光刻胶层217;于NMOS有源区210上形成第 二光刻胶层218,以第二光刻胶层218为掩膜，用干法刻蚀法的回蚀工艺刻蚀 氮化硅层216，在4册极214a两侧形成偏移间隙壁216a，所述偏移间隙壁的作用 是防止源极和漏极产生短接；接着，继续以第二光刻胶层218及栅极214a为掩 膜，向PMOS有源区208的半导体衬底200中注入p型离子，于栅极214a两侧的n 型掺杂井202中形成p型低掺杂漏极220。
本实施例中，所述p型离子可以是硼离子，但不局限于此。
本实施例中，所述刻蚀氮化硅层216形成偏移间隙壁216a所选用的气体 可以是CF一 CHF3、 Ar和02。所述CF4的流量为25sccm 200sccm，具体流 量例如25sccm、 50sccm、 80sccm、 100sccm、 120sccm、 140sccm、 160sccm、 180sccm或200sccm等；CHF3的流量为10sccm 100sccm，具体流量例如 10sccm、 20sccm、 30sccm、 40sccm、 50sccm、 60sccm、 70sccm、 80sccm、 90sccm 或100sccm等；Ar的5充量为50sccm 200sccm,具体;危量例嗦口 50sccm、 80sccm、 100sccm、 120sccm、 140sccm、 160sccm、 180sccm或200sccm等；02的流量 为10sccm 100sccm，具体流量例如10sccm、 20sccm、 30sccm、 40sccm、 50sccm、 60sccm、 70sccm、 80sccm、 90sccm或100sccm等。刻蚀时间为20秒~1分钟， 具体刻蚀时间例如20秒、30秒、40秒、50秒或1分钟等；刻蚀采用的偏移 功率为30瓦 500瓦，具体偏移功率例如30瓦、50瓦、100瓦、150瓦、200 瓦、250瓦、300瓦、350瓦、400瓦、450瓦或500瓦等。去除NMOS有源区210的氮化硅层216 ，在NMOS有源区210的栅极214b 两侧没有偏移侧墙，而在PMOS有源区208的4册才及214a两侧则形成有偏移侧 墙216a，这样在形成p型低摻杂漏极和n型低掺杂漏极时，能使NMOS有源 区210的离子掺杂表面积增大，使NMOS有源区210的掺杂离子在半导体衬 底200内的扩散速率增大，进而使NMOS有源区210和PMOS有源区208的 不同掺杂离子扩散速率差距减小，达到PMOS有源区208与NMOS有源区210 的栅漏间电容值差距减小。
请参照图IO,用灰化法去除第二光刻胶层218;于PMOS有源区208上形成 第三光刻胶层222,再以栅极214b与第三光刻胶层222为掩膜向NMOS有源区 210的半导体衬底200内注入n型离子，于栅极214b两侧的p型掺杂阱204中形成 n型低掺杂漏极224。
本实施例中，所述n型离子可以是砷离子，但不局限于此。
请参照图ll,用化学气相沉积法于半导体衬底200及偏移间隙壁216a、栅 极214a、 214b上形成掩膜层(未图示)，用于形成后续的侧墙，所述掩膜层 的材料可以是氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅等；用干法刻 蚀法的回蚀工艺刻蚀掩膜层，在栅极214a、 214b侧壁形成侧墙226,用以保护 冲册才及214a、 214b,所述栅极214a、偏移间隙壁216a和侧墙226构成栅极结构227a, 栅极214b与侧墙226构成栅极结构227b;接着于NMOS有源区210上形成第四光 刻胶层(未图示)，再以栅极结构227a与第四光刻胶层为掩膜注入p型离子， 于PMOS有源区208的栅极结构227a两侧的n型掺杂井202中形成p型源极/漏极 区228a;于PMOS有源区208上形成第五光刻胶层(未图示)，再以栅极结构 227b与第五光刻胶层为掩膜注入n型离子，于栅极结构227b两侧的p型掺杂阱 204中形成n型源极/漏才及区228b。
基于上述实施例形成的CMOS晶体管，包括半导体衬底200,所述半导体衬底200内包括n型掺杂阱202、 p型掺杂阱204与隔离结构206,其中 位于n型#^杂阱202上方与隔离结构206相邻的区域为PMOS有源区208, 位于p型掺杂阱204上方与隔离结构206相邻的区域为NMOS有源区210; 栅介电层212,位于半导体衬底200上；栅极214a，位于PMOS有源区208 的栅介电层212上，栅极214b，位于NMOS有源区210的4册介电层212上； 偏移间隙壁216a,位于PMOS有源区208的栅极214a两侧；侧墙226,位于 PMOS有源区208的偏移间隙壁216a两侧，以及位于NMOS有源区210栅 极214b两侧；在NMOS有源区210栅极214b两侧的半导体衬底200内形成 有n型低掺杂漏极224和n型源/漏极228b; PMOS有源区208栅极214a两 侧的半导体衬底200内形成有p型低掺杂漏极220和p型源/漏极228a。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1. 一种CMOS晶体管的制作方法，其特征在于，包括提供半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻，其中，PMOS有源区与NMOS有源区的半导体衬底上带有栅极，半导体衬底及栅极上形成有氮化硅层；在PMOS有源区的氮化硅层上形成第一光刻胶层后，以第一光刻胶层为掩膜，去除NMOS有源区的氮化硅层；去除第一光刻胶层；在NMOS有源区的半导体衬底上形成第二光刻胶层后，以第二光刻胶层为掩膜，刻蚀PMOS有源区的氮化硅层，在栅极两侧形成偏移间隙壁；去除第二光刻胶层后，在NMOS有源区的半导体衬底内形成n型低掺杂漏极，在PMOS有源区的半导体衬底内形成p型低掺杂漏极；于栅极两侧形成侧墙后，在NMOS有源区的半导体衬底内形成n型源/漏极，在PMOS有源区的半导体衬底内形成p型源/漏极。
2. 根据权利要求1所述CMOS晶体管的制作方法，其特征在于，形成氮化硅 层的方法为化学气相沉积法。
3. 根据权利要求2所述CMOS晶体管的制作方法，其特征在于，所述氮化硅 层的厚度为100埃 150埃。
4. 根据权利要求1所述CMOS晶体管的制作方法，其特征在于，去除NMOS 有源区的氮化硅层的方法为干法刻蚀法。
5. 根据权利要求4所述CMOS晶体管的制作方法，其特征在于，所述干法刻 蚀选用的气体为CF4、 CHF3、 Ar和02。
6. 根据权利要求5所述CMOS晶体管的制作方法，其特征在于，所述CF4的 流量为25sccm 200sccm, CHF3的流量为10sccm 100sccm, Ar的流量为50sccm 200sccm， 02的;危量为10sccm 100sccm。
7. 根据权利要求5所述CM0S晶体管的制作方法，其特征在于，所述干法刻 蚀时间为1分钟~5分钟。
8. 根据权利要求1所述CMOS晶体管的制作方法，其特征在于，刻蚀PMOS 有源区的氮化硅层，在栅极两侧形成偏移间隙壁的方法为回蚀法。
9. 根据权利要求8所述CMOS晶体管的制作方法，其特征在于，所述回蚀法 选用的气体为CF4、 CHF3、 Ar和Cb。
10. 根据权利要求9所述CMOS晶体管的制作方法，其特征在于，所述CF4的 ;危量为25sccm 200sccm, CHF3的流量为10sccm 100sccm， Ar的-充量为 50sccm 200sccm, 02的流量为10sccm 100sccm。
11. 根据权利要求8所述CMOS晶体管的制作方法，其特征在于，所述回蚀时 间为20秒 1分钟。
12. —种CMOS晶体管，包括半导体衬底，所述半导体衬底包括隔离结构、 位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与 NMOS有源区相邻；冲册^L,位于PMOS有源区与NMOS有源区的半导体 衬底上；NMOS有源区栅极两侧的半导体衬底内形成有n型低掺杂漏极和 n型源/漏极；PMOS有源区棚-极两侧的半导体衬底内形成有p型低掺杂漏 极和p型源/漏极，其特征在于，PMOS有源区的栅极两侧有偏移间隙壁及 位于偏移间隙壁外的侧墙，NMOS有源区的栅极两侧有侧墙。
全文摘要
一种CMOS晶体管，包括半导体衬底，所述半导体衬底包括隔离结构、位于隔离结构之间的PMOS有源区和NMOS有源区，PMOS有源区与NMOS有源区相邻；栅极，位于PMOS有源区与NMOS有源区的半导体衬底上；NMOS有源区栅极两侧的半导体衬底内形成有n型低掺杂漏极和n型源/漏极；PMOS有源区栅极两侧的半导体衬底内形成有p型低掺杂漏极和p型源/漏极，PMOS有源区的栅极两侧有偏移间隙壁及位于偏移间隙壁上的侧墙，NMOS有源区的栅极两侧有侧墙。本发明还提供一种CMOS晶体管的制作方法。使PMOS有源区与NMOS有源区的栅漏间电容值差距减小。
文档编号H01L21/8238GK101459136SQ20071009446
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者乒 刘, 张海洋, 马擎天 申请人:中芯国际集成电路制造(上海)有限公司