专利名称：通孔形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种通孔形成方法。
背景技术：
在半导体制程中，为了使半导体器件与外部电路有效地联系起来，通 常在半导体器件和金属连线之间形成欧姆接触。在理想的欧姆接触中，
欧姆接触的接触电阻(Rc)应当尽可能地低。此外，为了将尽可能多的 电流从器件传输给电路中的各种电容充电，接触电阻占器件电阻的比例 也必须尽可能地小。
实际生产中，半导体器件的接触电阻主要体现在金属前介质层 (PMD)内的通孔填充后与器件基底间的连接处。传统技术中，为减小 器件的接触电阻，通常在所述通孔与器件基底间形成接触层；即，形成 通孔的步骤通常包括在半导体基底上形成接触层，所述半导体基底内 已形成掺杂扩散区；在所述接触层上形成介质层；图形化所述介质层， 以暴露部分所述接触层，以形成通孔。
然而，实际生产发现，如图l所示，填充应用上述方法形成的通孔， 以形成金属连线后，对具有N型掺杂半导体器件，其接触电阻11相比于P 型掺杂半导体器件的接触电阻12,阻值明显增加。如何减小所述接触电 阻的阻值成为本领域技术人员亟待解决的问题。
2005年5月11日/>告的公告号为"CN 1201393C"的中国专利^是供了一 种通孔形成方法，可降低半导体器件的接触电阻。如图2所示，形成所述 通孔的步骤包括在半导体衬底1上形成导电层3;在导电层3的表层形成 的硅化钴膜4;在硅半导体衬底1上形成层间绝缘膜5;有选择地刻蚀层间 绝纟彖膜5，以形成通孔6;以及填充所述通孔6;在所述通孔6内形成钴膜； 执行退火操作，以形成硅化钴膜7，使位于通孔6底部的硅化钴膜4和7的 膜厚厚于位于其它区域的硅化钴膜4的膜厚；去除未反应的钴膜。即，上述方法通过使位于通孔底部的硅化钴膜的膜厚厚于位于其它区域的硅化 钴膜的膜厚以减小接触电阻。 .
但是，为减小接触电阻，应用上述方法形成通孔时，需包含两次形成 硅化钴膜的步骤，以使位于通孔底部的硅化钴膜的膜厚厚于位于其它区
域的硅化钴膜的膜厚；操作繁杂。
发明内容
本发明提供了一种通孔形成方法，可减小接触电阻，且操作筒单。
本发明提供的一种通孔形成方法，包括
在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散
区；
在所述接触层上形成介质层；
图形化所述介质层，以形成暴露部分接触层的接触孔；
去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满 足产品要求的厚度；
填充所述4^触孔，以形成通孔。
可选地，所述接触层包含CoSi、 NiSi或TiSi。
可选地，在所述接触层上形成介质层的步骤包括
在所述接触层上形成刻蚀停止层；
在所述刻蚀停止层上形成介质层。
可选地，图形化所述介质层，以暴露部分所述接触层的步骤包括 图形化所述介质层，并暴露部分刻蚀停止层； 去除所述部分刻蚀停止层，以暴露部分所述"t妄触层。 可选地，所述刻独停止层为氮化硅或氮氧化硅；可选地，执行去除 部分所述接触层的操作时采用等离子体工艺；可选地，执行去除部分所 述接触层的操作时包含反应气体，所述反应气体包括Ar;可选地，所述，Ar的流量范围为10 - 300sccm;可选 地，02的流.量范围为10-100sccm;可选地，03的流量范围为10 ~ 100sccm;可选地，执行去除部分所述接触层的才喿作时，反应功率范围 为100 500W;可选地，执行去除部分所述接触层的操作时，反应压力 范围为10 100mW。
本发明提供的一种通孔形成方法，包括
在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散 区，所述接触层具有高于产品要求的厚度；
在所述接触层上形成介质层；
图形化所述介质层，以形成暴露部分接触层的接触孔；
去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满 足产品要求的厚度；
填充所述4妄触孔，以形成通孔。
可选地，所述4妄触层为CoSi、 NiSi或TiSi。
可选地，在所述4妄触层上形成介质层的步骤包括
在所述接触层上形成刻蚀停止层；
在所述刻蚀停止层上形成介质层。
可选地，图形化所述介质层，以暴露部分所述接触层的步骤包括 图形化所述介质层，以暴露部分刻蚀停止层； 去除所述部分刻蚀停止层，以暴露部分所述接触层。 可选地，所述刻蚀停止层为氮化石圭或氮氧化硅；可选地，执行去除 部分所述接触层的操作时采用等离子体工艺；可选地，执行去除部分所 述接触层的操作时包含反应气体，所述反应气体包括Ar;可选地，所述 反应气体还包括02或03;可选地，Ar的流量范围为10~ 300sccm;可选 地，02的流量范围为10 100sccm;可选地，03的流量范围为10-所述接触层的操作时，反应功率范围 为100 - 500W;可选地，执行去除部分所述接触层的操作时，反应压力 范围为10~100mW。
与现有技术相比，上述技术方案具有以下优点
上述技术方案提供的通孔形成方法，通过去除部分所述接触层，以去 除经历为形成所述接触层时引入的热处理操作后，形成的所述接触层与 扩散至其表层的掺杂扩散层中的掺杂粒子形成的高阻相，可减小接触电 阻；
上述技术方案提供的通孔形成方法，通过预先形成厚度高于产品要求 的接触层，再去除部分所述接触层，以获得接触层的厚度满足产品要求 的通孔，可在不改变金属连线结构的基础上，减小接触电阻。
图1为说明现有技术中接触电阻阻值偏大的检测结果示意图； 图2为说明现有技术中应用为减小接触电阻而采用的方法形成的通 孔的结构示意图3为说明本发明第一实施例的通孔形成方法的流程示意图； 图4为说明本发明第一实施例的在半导体基底形成接触层后的结构 示意图5为说明本发明第一实施例的在所述接触层上形成介质层后的结 构示意图6为说明本发明第一实施例的图形化所述介质层后的结构示意
图7为说明本发明第一实施例的形成通孔后的结构示意图； 图8为说明本发明第一实施例的N型掺杂半导体器件的接触电阻的 检测结果示意图9为说明本发明第一实施例的P型掺杂半导体器件的接触电阻的
8;险测结果示意图10为说明本发明第二实施例的通孔形成方法的流程示意图11为说明本发明第二实施例的在半导体基底形成接触层后的结 构示意图12为说明本发明第二实施例的在所述接触层上形成介质层后的 结构示意图13为说明本发明第二实施例的图形化所述介质层后的结构示意
图14为说明本发明第二实施例的形成通孔后的结构示意图。
具体实施例方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明 而仍然实现本发明的有利效果。因此，下列的描述应当^^皮理解为对于本 领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实 现开发者的特定目标，例如^l要照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和 耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列 说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均^f吏用非精准的比率，l叉用以方i"更、明晰地辅助 说明本发明实施例的目的。
如图3所示，作为本发明的第一实施例，应用本发明提供的方法形 成通孔的具体步骤包括
9步骤301:结合图3和图4，在半导体基底100上形成接触层140， 所述半导体基底100内已形成掺杂扩散区120。 .
在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、 继而形成栅极结构(图中均为示出)及掺杂扩散区120后形成半导体基底 100。所述半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、 多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所 述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可 包含覆盖所述栅;fe和侧墙的阻挡层。
所述掺杂扩散层120可利用传统的离子注入工艺获得，所述离子注 入工艺包含离子注入操作完成后执行的退火工艺；所述掺杂扩散层120 中掺入的杂质包括但不限于硼(B)、氟化亚硼(BF2)、砷(As)、磷(P) 或其它可掺杂材料中的一种。
所述接触层140包含CoSi、 NiSi或TiSi;用以减少后续形成的金 属连线与半导体基底间的接触电阻。形成所述接触层140的步骤包括 在所述半导体基底100上形成接触金属层；对具有接触金属层的所述半 导体基底100执行退火操作。
执行上述退火操作的步骤包括对具有接触金属层的所述半导体基 底100执行第一退火过程，形成接触基层；对所述第一接触层执行第二 退火过程，形成接触层。具体地，所述第一退火过程温度范围为250 ~ 350摄氏度，所述第一退火过程持续时间范围为10~30秒；所述第二退 火过程温度范围为350 - 500摄氏度，所述第二退火过程持续时间范围 为10~30秒。
步骤302:结合图3和图5，在所述^t矣触层140上形成介质层160。
可采用PECVD (等离子体增强化学气相淀积)、SACVD (亚常压化学气 相淀积)或LPCVD (低压化学气相淀积)等工艺形成所述介质层160。所 述介质层160材料包含但不限于未掺杂的二氧化硅(Si02)、磷硅玻璃
10(phosphosilicate glass, PSG)、硼硅玻璃(borosilicate , BSG)、 硼磷硅玻璃(bor.ophosphosilicate , BPSG)、氟硅玻璃(FSG)或具有 低介电常数材料中的一种或其组合。所述具有低介电常数材料包括但不 限于黑钻石(Black Diamond, BD)或coral等。
在所述接触层上形成介质层的步骤可包括在所述接触层上形成刻 蚀停止层；在所述刻蚀停止层上形成介质层。所述刻蚀停止层为氮化硅 或氮氧化;圭。
步骤303:结合图3和图6，图形化所述介质层160,以形成暴露部分接 触层140的^t妄触孔180。
执行所述图形化操作时可釆用刻蚀工艺，如湿式刻蚀工艺或等离子体 刻蚀工艺。
图形化所述介质层160，以形成暴露部分接触层140的接触孔180 的步骤可包括图形化所述介质层160，并暴露部分刻蚀停止层；去除 所述部分刻蚀停止层，以暴露部分所述接触层140。所述刻蚀停止层为 氮化硅或氮氧化硅。
实践中，图形化部分所述刻蚀停止层可为所述刻蚀停止层的主刻蚀 操作；作为示例，若需执行所述图形化的钝化层的厚度为100nm，可先 图形化80nm的所述刻蚀停止层，再对剩余的厚度为20nm的所述刻蚀停 止层完成图形化操作。可增强去除所述部分刻蚀停止层的效果。
传统工艺中，完成步骤303后即形成接触孔。继而，填充所述接触孔、 并继续执行后续步骤，以形成通孔；进而，经历后续操作形成金属连线。
然而，对形成金属连线后的半导体器件进行性能检测后发现，对具有 N型掺杂半导体基底的器件，其接触电阻的阻值增加。而为了使半导体器 件与外部电路有效地连接，半导体器件和金属连线之间形成的接触电阻 (Rc)应当尽可能地低，且接触电阻占器件电阻的比例也必须尽可能地 小。如何减小所述接触电阻的阻值成为本发明解决的主要问题。
ii明人分析后认为，接触电阻的阻值增加的原因在于在半 导体基底上形成所述接触层时，需引入热处理操作，而所述半导体基底 包含掺杂扩散层，即所述半导体基底内包含注入杂质离子，经历所述热 处理操作时，所述注入杂质离子将发生扩散，发生扩散的所述注入杂质 离子进入所述接触层，并在所述接触层中进一步扩散至其表层，在所述 热处理操作中，扩散至所述接触层表层的注入杂质离子与所述接触层发 生反应形成了高阻相。
如何去除所述高阻相成为减小所述接触电阻的阻值的指导方向。 步骤304:结合图3和图7，去除暴露的所述部分接触层140的表层，剩 余的所述部分接触层140具有满足产品要求的厚度。
具体地，以产品要求所述接触层140的厚度为50士2nm为例，若在半导 体基底上形成的所述接触层140的厚度为51nm,则去除的暴露的所述部分 接触层140的厚度应小于或等于3nm。实践中，通过控制去除操作持续的 时间控制被去除的所述表层的厚度。作为示例，去除厚度为3nm的暴露的 所述部分接触层14O的表层，所述去除操作持续的时间可为10秒。
去除暴露的所述部分接触层140的表层，用以去除扩散至所述接触层 14 O表层的注入杂质离子与所述接触层l 4 O发生反应形成的高阻相。
执行去除部分所述接触层的操作时釆用等离子体工艺。执行去除部分 所述接触层的操作时包含反应气体，所述反应气体包括Ar; Ar的流量范 围为10 ~ 300sccm, 如50sccm、 100sccm、 150sccm或200sccm; 所述反应 气体还包括02或03; 02的流量范围为10~ 100sccm，如20sccm、 50sccm或80 sccm; 03的流量范围为10 ~ 100sccm,如20sccm、 50sccm或80 sccm; 执行 去除部分所述接触层的操作时，反应功率范围为IOO ~ 500W，如200W、 300W 或400W;执行去除部分所述接触层的操作时，反应压力范围为10-100mT, 如20mT、 50mT或80mT。作为示例，对于90nm工艺节点，Ar的流量为100sccm、 02的流量为 40sccm、反应功率为300W、反应压力为50Mt，且去除部分所述接触层的 操作持续时间为15秒时，测得的N型掺杂半导体器件的接触电阻l3与应用 传统工艺获得的N型掺杂半导体器件的接触电阻11的对比关系如图8所 示。可采用Agilent 4700执行所述接触电阻的检测。获得的4企测曲线中 的横坐标为接触电阻的阻值，单位为欧姆；纵坐标为测得的数据中超过 对应阻值的接触电阻的百分率，即获得的4全测曲线为测得接触电阻的分 布函数。
如图8所示，去除部分所述接触层后，接触电阻的端值由约15. 5欧降 为约12. 5欧，所述接触电阻的检测范围由约15. 5 ~ 35. O欧减小至约 12. 5 ~ 16. 0欧。
此外，应用相同条件，测得的P型掺杂半导体器件的接触电阻14与应 用传统工艺获得的P型掺杂半导体器件的接触电阻12的对比关系如图9所 示。如图9所示，去除部分所述接触层后，接触电阻的端值由约13. 5欧降 为约12. 0欧，所述接触电阻的4企测范围由约13. 5 ~ 15. O欧减小至约 12, 0~ 13. 5欧。
即应用本发明提供的技术方案形成通孔时，通过去除部分所述接触 层，以去除经历为形成所述接触层时引入的热处理操作后，形成的所述 接触层与扩散至其表层的掺杂扩散层中的掺杂粒子形成的高阻相，可减 小接触电阻。
步骤305:填充所述接触孔180，以形成通孔。
填充所述接触孔180的材料可包含W或Cu。可釆用PVD(物理气相沉积) 或MOCVD (金属化学气相沉积)工艺填充所述接触孔180。
如图10所示，作为本发明的第二实施例，应用本发明提供的方法 形成通孔的具体步骤包括步骤1001:结合图10和图11,在半导体基底200上形成接触层240,所 述半导体基底200内已形成掺杂扩散区220，所述接触层24Q具有高于产品 要求的厚度。
在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、 继而形成栅极结构(图中均为示出)及掺杂扩散区220后形成半导体基底 200。所述半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、 多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所 述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可 包含覆盖所述栅极和侧墙的阻挡层。
所述掺杂扩散层220可利用传统的离子注入工艺获得，所述离子注 入工艺包含离子注入操作完成后执行的退火工艺；所述掺杂扩散层220 中掺入的杂质包括但不限于硼(B)、氟化亚硼(BF2)、砷(As)、磷(P) 或其它可掺杂材料中的一种。
所述接触层240包含CoSi、 NiSi或TiSi;用以减少后续形成的金 属连线与半导体基底间的接触电阻。形成所述接触层240的步骤包括 在所述半导体基底200上形成接触金属层；对具有接触金属层的所述半 导体基底2QQ执行退火操作。
执行上述退火操作的步骤包括:对具有接触金属层的所述半导体基底 200执行第一退火过程，形成接触基层；对所述第一接触层执行第二退火 过程，形成接触层。具体地，所述第一退火过程温度范围为250 350摄 氏度，如300摄氏度，所述第一退火过程持续时间范围为10 30秒，如15 秒或20秒；所述第二退火过程温度范围为350 500摄氏度，如400摄氏度 或450摄氏度，所述第二退火过程持续时间范围为10~30秒，如15秒或20 秒。
具体地，以产品要求所述接触层140的厚度为50士2nm为例，在半导体 基底上形成的所述接触层140的厚度应大于52nm。步骤1002:结合图10和图12,在所述接触层240上形成介质层260。
可采用PECVD (等离子体增强化学气相淀积)、SACVD (亚常压化学气 相淀积)或LPCVD (低压化学气相淀积)等工艺形成所述介质层260。所 述介质层260材料包含但不限于未掺杂的二氧化硅(Si02)、磷硅玻璃 (phosphosilicate glass, PSG)、硼硅玻璃(borosilicate , BSG)、 硼磷珪玻璃(borophosphosilicate , BPSG)、氟硅玻璃(FSG)或具有 低介电常数材料中的一种或其组合。所述具有低介电常数材料包括但不 限于黑钻石(Black Diamond, BD)或coral等。
在所述接触层上形成介质层的步骤可包括在所述接触层上形成刻 蚀停止层；在所述刻蚀停止层上形成介质层。所述刻蚀停止层为氮化硅 或氮氧化硅。
步骤1003:结合图10和图13，图形化所述介质层260，以形成暴 露部分接触层240的接触孔280。
图形化所述介质层260，以暴露部分所述接触层240的步骤可包括 图形化所述介质层260，并暴露部分刻蚀停止层；去除所述部分刻独停 止层，以暴露部分所述接触层。所述刻蚀停止层为氮化硅或氮氧化硅。
步骤1004:结合图10和图14，去除暴露的所述部分接触层240的表层， 剩余的所述部分接触层240具有满足产品要求的厚度。
具体地，以产品要求所述接触层140的厚度为50士2nm为例，若在半导 体基底上形成的所述接触层140的厚度为55nm,则去除的暴露的所述部分 接触层140的厚度应大于或等于3nm。实践中，通过控制去除操作持续的 时间控制被去除的所述表层的厚度。作为示例，去除厚度为3nm的暴露的 所述部分接触层14O的表层，所述去除操作持续的时间可为10秒。执行去除部分所述接触层的操作时采用等离子体工艺。执行去除部分
所述接触层的操作时包含反应气体，所述反应气体包括Ar; Ar的流量范 围为IO ~ 300sccm,如50sccm、 100sccm、 150sccm或200sccm; 所述反应 气体还包括02或03; 02的流量范围为10 100sccm，如20sccm、 50sccm或80 sccm; 03的流量范围为10 ~ 100sccm，如20sccm、 50sccm或80 sccm;执行 去除部分所述接触层的操作时，反应功率范围为100 500W,如MOW、 300W 或400W;执行去除部分所述接触层的操作时，反应压力范围为10 100mT, 如20mT、 50mT或80mT。
步骤1005:填充所述4妄触孔180,以形成通孔。
填充所述接触孔18 0的材料可包含W或Cu。可釆用PVD (物理气相沉积) 或MOCVD (金属化学气相沉积)工艺填充所述接触孔180。
应用上述技术方案提供的方法形成通孔，通过预先形成厚度高于产品 要求的接触层，再去除部分所述接触层，以获得接触层的厚度满足产品 要求的通孔，可在不改变金属连线结构的基础上，减小接触电阻。
本文件中，术语"等于"意指比较双方的差值在工艺允许范围内。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工 艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描 述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种 细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因 此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和 方法和说明性例子。因此，可以偏
权利要求
1. 一种通孔形成方法，其特征在于，包括在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散区；在所述接触层上形成介质层；图形化所述介质层，以形成暴露部分接触层的接触孔；去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满足产品要求的厚度；填充所述接触孔，以形成通孔。
2. 根据权利要求1所述的通孔形成方法，其特征在于所述接触 层包含CoSi、 NiSi或TiSi。
3. 根据权利要求1所述的通孔形成方法，其特征在于在所述接 触层上形成介质层的步骤包括在所述接触层上形成刻蚀停止层； 在所述刻蚀停止层上形成介质层。
4. 根据权利要求3所述的通孔形成方法，其特征在于图形化所 述介质层，以暴露部分所述接触层的步骤包括图形化所述介质层，并暴露部分刻蚀停止层； 去除所述部分刻蚀停止层，以暴露部分所述接触层。
5. 根据权利要求3所述的通孔形成方法，其特征在于所述刻蚀 停止层为氮化硅或氮氧化硅。
6. 根据权利要求1所述的通孔形成方法，其特征在于执行去除 部分所述接触层的操作时采用等离子体工艺。
7. 根据权利要求1所述的通孔形成方法，其特征在于执行去除 部分所述接触层的操作时包含反应气体，所述反应气体包括Ar。
8. 根据权利要求7所述的通孔形成方法，其特征在于所述反应气体还包括02或03。
9. -根据权利要求7所述的通孔形成方法，其特征在于Ar的流量 范围为10 - 300sccm。
10. 根据权利要求8所述的通孔形成方法，其特征在于02的流量 范围为10~ 100sccm。
11. 根据权利要求8所述的通孔形成方法，其特征在于03的流量 范围为10~ 100sccm。
12. 根据权利要求l所述的通孔形成方法，其特征在于执行去除 部分所述接触层的操作时，反应功率范围为100~ 500W。
13. 4艮据权利要求1所述的通孔形成方法，其特征在于执行去除 部分所述接触层的操作时，反应压力范围为10~100mW。
14. 一种通孔形成方法，其特征在于，包括在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散 区，所述接触层具有高于产品要求的厚度；在所述接触层上形成介质层；图形化所述介质层，以形成暴露部分接触层的接触孔；去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满 足产品要求的厚度；填充所述4妻触孔，以形成通孔。
15. 根据权利要求14所述的通孔形成方法，其特征在于所述接 触层为CoSi、 NiSi或TiSi。
16. 根据权利要求14所述的通孔形成方法，其特征在于在所述 接触层上形成介质层的步骤包括在所述接触层上形成刻蚀停止层；在所述刻蚀停止层上形成介质层。
17. 根据权利要求16所述的通孔形成方法，其特征在于图形化 所述介质层，以暴露部分所述接触层的步骤包括图形化所述介质层，以暴露部分刻蚀停止层；去除所述部分刻蚀停止层，以暴露部分所述接触层。
18. 根据权利要求14所述的通孔形成方法，其特征在于所述刻 蚀停止层为氮化硅或氮氧化硅。
19. 根据权利要求14所述的通孔形成方法，其特征在于执行去 除部分所述接触层的操作时采用等离子体工艺。
20. 根据权利要求14所述的通孔形成方法，其特征在于执行去 除部分所述接触层的操作时包含反应气体，所述反应气体包括Ar。
21. 根据权利要求20所述的通孔形成方法，其特征在于所述反 应气体还包括02或03。
22. 根据权利要求20所述的通孔形成方法，其特征在于Ar的流 量范围为10 - 300sccm。
23. 根据权利要求21所述的通孔形成方法，其特征在于02的流量 范围为10~ 100sccm。
24. 根据权利要求21所述的通孔形成方法，其特征在于03的流量 范围为10~ 100sccm。
25. 根据权利要求14所述的通孔形成方法，其特征在于执行去 除部分所述接触层的操作时，反应功率范围为100~ 500W。
26. 根据权利要求14所述的通孔形成方法，其特征在于执行去 除部分所述接触层的操作时，反应压力范围为10~100mW。
全文摘要
一种通孔形成方法，包括在半导体基底上形成接触层，所述半导体基底内已形成掺杂扩散区；在所述接触层上形成介质层；图形化所述介质层，以形成暴露部分接触层的接触孔；去除暴露的所述部分接触层的表层，剩余的所述部分接触层具有满足产品要求的厚度；填充所述接触孔，以形成通孔。可减小接触电阻，且操作简单。
文档编号H01L21/768GK101459122SQ200710094499
公开日2009年6月17日 申请日期2007年12月13日 优先权日2007年12月13日
发明者何德飚, 韩宝东, 韩秋华 申请人:中芯国际集成电路制造(上海)有限公司