专利名称：用于半导体封装的引线框的制作方法
技术领域：
本发明涉及半导体封装领域，尤其是但不限于四侧无引脚扁平(quad flat non-leaded) ( QFN )封装。
技术背景半导体封装使用引线框(引线架)定位引线以将半导体电路小片 (die,晶粒，棵芯片)或集成电路(IC)和其相应的用于连接到印刷 电路板(PCB)的外侧端子、管脚或接触焊垫电耦合。传统的引线框 形成在金属条上，金属条可以被锯或铸造以形成一些对应于外侧电接 点的引线(引脚lead)。半导体电路小片或IC和由所述引线框保持 在位的引线相邻布置。半导体电路小片上的接点和各自的引线比如通 过引线接合电耦合。然后将半导体电路小片和引线框封入塑料封装材 料中，之后锯或切割所述引线框来使各引线独立，以形成最后的半导 体封装。所迷引线可以伸出封装材料外侧，或者，在表面贴装芯片的 情况下，在该半导体封装的底部暴露引线的表面用于电连接到PCB。 一个表面贴装芯片封装的例子为四侧无引脚扁平(QFN)封装，其包 括在矩形半导体封装的下面和四侧上暴露的接触焊垫或端子。持续增加的小型化要求更大的接点或端子密度，这一般要求更小 的引线和端子宽度和间距。但是这样的小尺寸引线可能导致制造问题。 在一种类型的QFN引线框中，使用从同侧伸出内侧和外侧引线的连 接条(tie bar)。这些内侧和外侧引线沿引线框交错或交替排列以在封装 的半导体下面和每一侧上提供两行引线接点。这样的布置避免了对用于将连接条从引线分离的半切割工艺(half-saw process )的需要，同 时避免了切割到外侧引线的接合线。但是，所述内侧引线倾向于长而 薄，因此在完全切割或分割工艺期间更易受到移动(dislodging)影响。在另一种类型的用于QFN封装的引线框中，连接条形成为具有从连 接条的相对侧伸出内侧和外侧引线。尽管这样缩短了引线的长度，但 是必须半切割连接条以避免切割接合引线。在尺寸越来越小的半导体 封装中很难成功地实施这种半切割工艺。
为了说明本发明，所示的附图实施方式为当前优选实施方式。但 应当理解，本发明不受限于所示的具体布置和结构。图中的元件的绘 制为了简洁和明晰，不一定是按比例绘制的。附图中图1为根据本发明的一种实施方式的引线框的放大的俯视图； 图2为图1中的引线框的一部分的放大的局部俯视图； 图3为图1中的引线框的一部分的放大的横截面图； 图4为图1中的引线框的一部分的放大的透视图； 图5为根据本发明的另 一种实施方式的引线框的一部分的放大的 横截面图；图6为图5中的引线框的一部分的放大的俯视图；图7为根据本发明的一种实施方式在包封(encapsulation)和切割之前的芯片封装的放大的横截面图；图8为图7中的芯片封装在包封(encapsulation)和切割之后的放大的横截面图；图9为图7中的芯片封装的放大的底面图；以及图10为根据本发明的一种实施方式的制造芯片封装的方法的流程图。
具体实施方式
一般而言，本发明为用于四侧无引脚扁平(QFN)半导体封装的 引线框。所述引线框一般形成为引线框阵列。但是，如本领域普通技 术人员所知，有时也可以形成为条形引线框。因此，本发明不限于条 形或阵列。在一种实施方式中，本发明为用于四侧无引脚扁平(QFN)6半导体封装的引线框，包括连接条；具有第一长度并从该连接条横向 伸出的第 一组引线；具有第二长度并从该连接条橫向伸出的第二组引 线，其中所述第二长度比所述第一长度长。来自所述第一和第二组的 引线在沿连接条的纵向上交替，使得所述第一和第二组引线交错排列。 此外，第二组引线在同时垂直于横向和纵向的Z方向上相对于第一组 引线移位。第一和第二组引线中的每一个在其末端具有各自的接触端 子。所述每一个接触端子具有在接触平面中的接触面。在当前优选的实施方式中，通过半蚀刻全部两组引线来实现Z方向位移，其中在第一侧半蚀刻第一组，而在和第一侧相对的第二侧半 蚀刻第二组。通过在Z方向使相邻引线交错和位移，可以围绕电路小片布置更 多的引线而不会使引线强度受到影响。也就是，在引线间距加长的同 时，单个引线的宽度不用缩短。相邻引线之间在Z方向上的位移还降 低了在这些引线之间短路的可能性。现在参见附图，其中相似的数字表示相似的元件。图1图示了金 属引线框IO。引线框IO包括多个连接条12，其使引线框10总体上为 方形或矩形。如上所述，引线框10可以形成为引线框阵列，比如3x3 或4x4阵列。每一个引线框10适用于封装一个或多个半导体电路小 片。也就是，虽然引线框10—般用来封装单个电路小片，但是多个电 路小片可以互相叠起，所以引线框10也可以用于层叠的电路小片。连接条12形成带孔洞14的平面或者二维(2D)矩形，如图所示。 孔洞14可以是空孔洞或包括路小片垫或者电路小片托板(die pad or flag)16用来接纳电路小片。如本领域普通技术人员所知，在空孔洞设 计中，完成的封装的电路小片是暴露的，而在有电路小片托板(flag) 的设计中，该电路小片托板被暴露。引线框10具有从其角部伸到电路 小片托板16的支承条20，用于相对于引线框10保持电路小片托板16 的位置。引线框10具有第一组引线22 (在此也称作第一引线22)，其附 接在连接条12上并从连接条12垂直地伸出。也就是，第一引线22在朝向孔洞14的横向上伸出。第一引线22具有第一长度。第二组引 线24 (在此也称作第二引线24)也从连接条12横向伸出。第二引线 24具有比第一长度长的第二长度。第一引线22对应于完成的半导体 封装的外侧引线或接触端子，第二引线24对应于完成的半导体封装的 内侧引线或接触端子。由于第二引线24比第一引线22长，因此第二 引线24更接近电路小片18。如随后要具体说明的一样，在装配期间， 第 一和第二引线22和24将从连接条12分离， 一般是通过切割(sawing， 锯切)。图1图示了被称作切割道(saw street)的两条线A-A和B-B， 沿着这两条线进行切割以将引线22和引线24从连接条12上分离。在 分割(锯切)之后，引线22和24互相电绝缘。现在参见图2，图中图示了其中一个连接条12，从该连接条横向 (Y方向)伸出第一和第二引线22和24。第一和第二引线22和24 在沿连接条12的纵向上(X方向)交替，使得第一和第二引线22和 24交错排列。第一和第二引线22和24具有整体形成在其末端的各自的接触端 子26和28。尽管所示的接触端子26和28的形状为矩形，但接触端 子26和28可以具有其它形状，比如圆形、半圆形或弓形。另外，第 一引线22的接触端子26具有在横向(X方向)上向外伸出的边片 (flashing) 30。该边片30有利于帮助将模塑化合物(mold compound) 或塑料封装材料固定到引线22。第一和第二引线22和24中的相邻引 线的接触端子26和28可以在纵向(X)上互相交叠，如交叠32所示。 交叠32使得在完成的半导体封装上的接触端子26和28的密度更大或 间距更小。因此更多的给定尺寸的接触端子26和28可以被包括在引 线框10的给定纵向长度(X)中。这有助于这样的芯片的进一步小型 化。如箭头34所示，第一和第二引线22和24在纵向(X )仍彼此分开。 图2还图示了切割道A-A。图3图示了图2所示的引线框10的一部分的沿线3-3的横截面 图。图中示有连接条12、第一引线22中的一个和第二引线24中的一 个。第一和第二引线22和24在Z方向相互偏移，如Z方向位移36所示。Z方向同时垂直于引线框10的横向(Y)和纵向(X)方向。 第一和第二引线22和24的Z方向位移36确保了在进行使引线22、 24从连接条12分离的分割之后相邻的外侧和内侧引线22和24互相 电绝缘。引线22、 24的接触端子26和28包括在接触平面44中的各自的 接触面或侧40和42。接触面40和42对应于在对完成的半导体封装 进行装配和切割之后的暴露端子或接触垫。接触面40和42使得半导 体电路小片18能够电连接到其要装配到上面的印刷电路板。可以通过任何合适的制造步骤比如预形成金属条或优选地通过 半蚀刻引线22、 24来形成Z方向位移36。半蚀刻(HalfEtching)方法 是一种蚀刻掉金属区的一部分以降低该区域厚度的工艺。半蚀刻法可 以将金属区域的厚度减小 一半或者介于原始金属厚度和零厚度之间的 其他分数厚度。在所示的实施方式中，在Z方向对两组引线22、 24 执行半蚀刻工艺，但是是从相对侧蚀刻。更具体地，第一或外侧引线 22包括在Z方向的第一侧46,而第二或内侧引线24包括在Z方向的 第二侧48。第二侧48和第一侧46相反。对相邻引线22和24的相对 侧46、 48进行半蚀刻，如半蚀刻方向箭头50和52所示。这样对第一 或外侧引线22的第一侧46进行第一半蚀刻50以减薄其厚度。然后对 第二或内侧引线24的第二侧48进行第二半蚀刻52以减薄其厚度。半 蚀刻形成了所示的Z方向的位移36。半蚀刻的次序可以颠倒。图4为图2中的引线框10的一部分的放大的透视图，其图解了 第一和第二引线22和24的半蚀刻。如图所示，第一引线22的第一侧 46被半蚀刻且第二引线24的第一侧48被半蚀刻。第二引线24的第 一侧48面对第一引线22的第一侧46。注意引线22的24的宽度Wi 小于接触端子26和28的宽度。接触端子的附加宽度的一半被表示为 W2。 34表示引线间距。图4还图示了本发明的重要特征，也就是，第一和第二引线22 和24的接触端子26和28位于同一平面上。接触端子26和28位于同 一平面允许接触端子26和28接合到带(tape)54。接触端子26和28位于同 一平面还允许引线框10用于各种无引线封装类型，比如QFN、 QPFN和MLF。在装配期间，所有接触端子26和28坐落在带54上， 使得能够进行引线接合(wire bonding)。此外，在模塑(molding)之 后，所有的接触面40和42暴露在封装的底部且位于一个平面中。图5和图6分别图示了根据本发明的另一种实施方式的引线框60 的一部分的截面图和俯视图。引线框60和图1至4中的引线框10相 似，但是内侧和外侧引线62和64具有与其各自的接触端子66和68 相同的纵向(X)宽度。另外，在相邻的引线62和64之间没有纵向 (X)偏移(例如图2中的34)。此外，在相邻的引线62和64的接 触端子66和68之间没有纵向(X)交叠(例如图2中的32)。在Z方向已经执行了箭头70 (图5)所示的另外的半蚀刻工艺以 将外侧引线62的底部或第二侧从引线62和64的接触端子66和68 的各自的接触面74和76的接触平面72中蚀刻掉。这限制了从完成的 芯片封装到接触面74和76的金属暴露。和引线框10—样，引线62 和64从连接条78向外伸出。箭头80和82分别表示在引线62和64 上进行的半蚀刻。本领域普通技术人员将理解变动引线12和14及其接触端子16 的半蚀刻和/或相应的尺寸的各种其它布置。图7图示了图1中的引线框10的局部横截面图，包括连接条12， 在Z方向相互偏移的第一和第二引线22、 24， 电路小片托板(flag) 16和半导体电路小片18。用本领域普通技术人员所知的粘合剂将半导 体电路小片18粘合到电路小片托板16上。如图所示，电路小片18 的顶面上的焊垫通过接合引线90和第一和第二引线22、 24的接触端 子26和28电连接。切割道由箭头92表示。所述切割道使得引线22 和24从连接条12上分离。但是，在此分割操作之前，第一和第二引 线22和24、接合引线90、电路小片托板16和半导体电路小片18被 塑料或其它绝缘封装材料(模塑化合物)94包泉或包封(图8),图8图示了在用封装材料94包封和分割之后的完成的芯片或半 导体封装96。从图中可以看到已经通过锯切分割工艺去除连接条12，第一和第二引线22和24的接触端子26和28的接触面40和42从半 导体封装或芯片96的底部的封装材料94暴露。图9图示了完成的芯片96的底面图。沿封装96的四侧可以看见 内侧和外侧接触面40和42的交错行。对应于内侧引线22的内侧接触 面40和外侧引线24的外侧接触面42是分开的。引线22、 24留在封 装96内但通过图3-5所示的Z方向位移互相电隔离。可以看出通过在 封装96的每一侧的纵向(X)方向上没有分隔的内侧和外侧接触面40 和42，每个封装的接触面的密度增加了，类似地，接触面间距缩小了。 在其他实施方式中，相邻的内侧和外侧接触面或焊垫40和42在纵向 (X)交叠，获得更大的接触面密度同时仍能增加接触面40和42的 尺寸以更好地电连接到PCB。图10图示了根据本发明的一种实施方式的制造芯片或半导体封 装(96)的方法。在该方法100中，在步骤102，从棵露金属片比如 通过切割、冲压和/或蚀刻形成引线框阵列，如本领域普通技术人员所 知的一样。单个引线框通过连接条(12)相互连接。引线框为如前所述的内侧和外侧交错的QFN类型。每一个引线 框(10)具有多个连接条(12)，所述连接条具有从其伸出的和第一 和第二组引线(22、 24)，其中第一引线从连接条横向(Y)伸出第 一长度，第二引线从连接条横向(Y)伸出笫二长度，第二长度比第 一长度长。来自所述第一和第二组引线的引线(22、 24)在沿连接条 (12)的纵向上交替，使得第一和第二组引线交错排列。引线在其末 端具有接触端子(26和28)。接触端子(26和28)的每一个在接触 平面(44)中具有接触面(40和42)。此外，接触端子(26和28) — 般和其各自的引线(22、 24)是整体的，且可以具有相同或不同的纵 向(X)宽度。在形成引线框后，在步骤104，在一侧上在Z方向半蚀刻第一组 引线(22) 。 Z方向垂直于引线框和金属条(XY)平面的纵向(X) 和横向(Y)。 一般，半蚀刻使得保留这些外侧引线的(Z)方向深度 剩下不到一半。然后，在步骤106，在另一侧在Z方向上半蚀刻第二组引线(24 )。 这些内侧引线的该另 一侧和在步骤104中半蚀刻的外侧引线的所述侧 相对。 一般，半蚀刻使得这些内侧引线的(Z)方向深度留下不到一 半。这样，内侧和外侧引线22和24在Z方向相互偏移，如图3所示。 注意，蚀刻的是引线22和24，而不是所述引线的接触端子26和28， 这允许接触面40和42位于相同的平面44内(且在装配期间被接合到 带54)。之后，在步骤108，在由引线框的四个连接条(12)形成的孔洞 (14)内放置半导体电路小片(18)。本领域普通技术人员知道，在 引线框包括电路小片垫(16)的情况下，半导体电路小片被安装并接 合到该电路小片垫上。然后，在步骤110，使半导体电路小片上的焊垫电连接到接触端 子(26和28)。本领域普通技术人员知道，这一般是通过金接合线将 半导体电路小片焊垫连接到各自的接触端子(26和28)来实现的。然后，在步骤112，将包括第一和第二引线22、 24，电路小片垫 16、芯片18和引线90的引线框10封入封装材料中(94)中。控制所 述包封或模塑工艺，使得接触面40和42从所述封装暴露。例如，在 装配工艺期间，引线框10可以搁在带上，在切割步骤114之前或之后 去除所述带。封装材料一般是塑料材料，本领域普通技术人员知道包 封工艺，也称为模塑。然后，在步骤114，切割包封的引线框阵列。此切割操作一般包 括沿数个切割道锯切以将内侧和外侧引线从其各自的连接条分开，从 而形成单个半导体器件、芯片或封装，如图8所示。锯切完全地切过 引线和封装材料(94 )的金属部分。半蚀刻引线22和24的好处是锯 子不用切得很深，切的金属较少，这样锯片的寿命会比彻底切割未蚀 刻的引线的锯片的寿命长。尽管所描述的实施方式是关于半蚀刻第一和第二组引线(22、 24 ) 之间的Z方向位移，但可以使用其它制造步骤代替。类似地，本领域 普通技术人员将会理解，尽管这里描述的接触端子与其各自的引线是整体的，但可以执行其它制造步骤代替。
普通技术人员还会理解各种实施方式和关于它们所描述的具体 特征可以自由地结合总体上根据上面讲授的其它实施方式或它们的具 体描述的特征。普通技术人员还会理解可以对所说明的具体例子进行 各种改动和修改而不脱离所附权利要求所限定的本发明的范围。
权利要求
1.一种用于四侧无引脚扁平(QFN)半导体封装的引线框，包括连接条；第一组引线，其从连接条横向伸出第一长度；第二组引线，其从连接条横向伸出第二长度，第二长度比第一长度长；其中来自第一和第二组引线中的引线在沿连接条的纵向上交替，使得第一和第二组引线交错排列；其中，在同时垂直于横向和纵向的Z方向上，第二组引线相对于第一组引线偏移；第一和第二组引线中的每一个引线在其末端处具有各自的接触端子，所述接触端子各具有位于接触平面中的接触面。
2. 如权利要求1所述的引线框，其中第一组引线在其第一侧在Z 方向上被半蚀刻，第二引线在其第二侧在Z方向上被半蚀刻，所述第 二侧和所述第一侧相反。
3. 如权利要求1所述的引线框，其中第一和第二组引线中的相 邻引线的接触端子在纵向上交叠。
4. 如权利要求1所述的引线框，其中第一和第二组引线中的相 邻引线在纵向上相互分离。
5. 如权利要求1所述的引线框，其中所述接触端子的纵向长度 比其各自的引线的纵向长度长。
6. 如权利要求1所述的引线框，其中第一组引线包括边片，其从接触端子横向伸出。
7. —种制造用于四侧无引脚扁平(QFN)半导体封装的引线框 的方法，该方法包括在金属条中形成连接条，所述连接条具有从连接条横向伸出第一 长度的第一组引线和从连接条横向伸出笫二长度的第二组引线，第二 长度比第一长度长；其中来自第一和第二组引线中的引线在沿连接条的纵向上交替， 使得第一和第二组引线交错排列；其中，第一和第二组引线中的每一个引线在其末端处具有各自的 接触端子，所述接触端子各具有位于接触平面中的接触面；在第一组引线的第一侧上在Z方向上半蚀刻第一组引线，所述Z 方向同时垂直于所述横向和所述纵向；以及在第二组引线的第二侧上在Z方向上半蚀刻第二组引线，所述第 二侧和所述第一侧相反。
8. 如权利要求7所述的制造引线框的方法，其中，第一和第二 组引线在所述半蚀刻之前在Z方向上具有相同的尺寸。
9. 如权利要求7所述的制造引线框的方法，其中，所述接触端 子与其各自的引线整体形成。
10. —种制造半导体封装的方法，该方法包括 形成引线框，其具有连接条、从该连接条横向伸出第一长度的第一组引线、从该连接条横向伸出第二长度的笫二组引线，第二长度比 第一长度长，其中来自第一和第二组引线中的引线在沿连接条的纵向 上交替，使得第一和第二组引线交错排列，并且，其中，在同时垂直 于横向和纵向的Z方向上，第二组引线相对于第一组引线偏移，第一 和第二组引线中的每一个引线在其末端处具有各自的接触端子，所述接触端子各具有位于接触平面中的接触面，其中，连接条和引线的位置被布置为形成孔洞；在所述孔洞中放置半导体电路小片；电连接半导体电路小片的端子到所述引线框的相应的接触端子； 将所述半导体电路小片和引线框包封到封装材料中；以及 执行切割操作，将引线从其各自的连接条上分离。
11. 如权利要求10所述的制造半导体封装的方法，其中，形成 引线框的步骤包括在第一组引线的第一侧上在Z方向上半蚀刻第一组 引线，以及在第二组引线的第二侧上在Z方向上半蚀刻第二组引线， 所述第二侧和所述第一侧相反，从而在Z方向使第一和第二组引线产 生偏移。
12. 如权利要求10所述的制造半导体封装的方法，其中在所述 包封期间，接触端子的接触面保持从封装材料中暴露出来。
13. 如权利要求10所述的制造半导体封装的方法，其中，形成 引线框的步骤还包括在所述孔洞中形成电路小片垫，所述电路小片放 置步骤包括将半导体电路小片置于所述电路小片垫上。
14. 如权利要求10所述的制造半导体封装的方法，其中通过完 全锯过所述引线框和封装材料来执行所述切割操作。
全文摘要
本申请涉及一种用于半导体封装的引线框，尤其是用于四侧无引脚扁平半导体封装(606)的引线框(10)，包括连接条(12)、从该连接条(12)在横向(Y)上伸出第一长度的第一组引线(22)、从该连接条(12)再横向(Y)上伸出第二长度的第二组引线(24)。第二长度比第一长度长，其中来自第一和第二组引线中的引线(22、24)在沿连接条(12)的纵向(X)上交替，使得第一和第二组引线交错排列。在同时垂直于横向(Y)和纵向(X)的Z方向上，第二组引线(24)相对于第一组引线(22)偏移。第一和第二组引线中的每一个引线(22、24)在其末端处具有各自的接触端子(26和28)。所述接触端子(26和28)分别具有位于接触平面(44)中的接触面(40和42)。
文档编号H01L21/48GK101308830SQ20071010501
公开日2008年11月19日 申请日期2007年5月18日 优先权日2007年5月18日
发明者刘立威, 红 朱, 王志杰, 白志刚, 园 臧, 伟 高 申请人:飞思卡尔半导体(中国)有限公司