专利名称：一种分裂槽栅快闪存储器及其制备方法
技术领域：
本发明属于超大规模集成电路中的非挥发性半导体存储器技术领域，具体涉及一种分 5裂槽栅快闪存储器及其制备方法。
背景技术：
半导体存储器是半导体产业的重要组成部分，随着各种移动设备中对数据存储要求的 日益增大，对能在断电情况下仍然保存数据的非挥发性半导体存储器的需求也越来越大。
10快闪存储器(Flash Memory,可以简称为闪存)是发展最快的非挥发性半导体存储器。从 二十世纪八十年代第一个闪存产品问世以来，随着技术的发展，它被广泛用于手机、笔记 本电脑、掌上电脑和U盘等移动通讯设备和个人电脑中。如今闪存已经占据了非挥发性半 导体存储器的大部分市场份额。研制高存储密度、高可靠性和低功耗、低工作电压的闪存， 都是闪存技术发展的重要推动力。
15浮栅闪存(Floating Gate Flash Memory)是现在实际应用最广的闪存技术，因为和传 统CMOS工艺兼容、结构简单等优点得到迅猛发展。但是随着闪存单元尺寸的急剧縮小， 浮栅闪存的等比例縮小面临巨大挑战，特别是65nm技术节点后，浮栅闪存越来越难于满 足低功耗、低电压、高可靠性要求，其中最重要的制约因素是可靠性要求。浮栅闪存的存 储电荷在多晶硅浮栅中连续分布，当隧穿氧化层中有泄漏通道时，浮栅所有存储电子都可
20从这个通道丢失；因此，隧穿氧化层不能按等比例縮小要求持续减薄。为保证至少10年 数据保持能力，隧穿氧化层最薄为8~9nm。厚的隧穿氧化层限制了工作电压的降低，也降 低了栅控能力、导致短沟道效应恶化、限制了尺寸的縮小和存储密度的进一步提高。
在这种情况下，分离陷阱(DiscreteTrap)闪存受到越来越多的关注和研究。与浮栅闪 存不同，分离陷阱闪存利用电荷存储层一氮化硅中的分离陷阱来存储电荷。由于陷阱的能
25级在电荷存储层中是分离且受限的，因此存储电荷不能自由移动；当电荷存储层周围的氧 化层中有泄漏通道时，只有附近陷阱的电荷才能泄漏。因此，分离陷阱闪存的保持能力有 很大提高；可采用更薄的隧穿氧化层，降低工作电压和提高其等比例縮小能力。为了进一 步提高分离陷阱闪存的存储密度，利用氮化硅的分离陷阱这一特性，电荷可区域化存储在 氮化硅陷阱层的两端，即形成每单元可存两位数据的NROM闪存，如文献1所示(B. Eitan，
30 R Pavan, I. Bloom, et al.， "NROM: A novel localized trapping, 2-bit nonvolatile memory cell," DeWce vol. 21, Nov. 2000， pp. 543-545)。
然而，文献1的这种常规平面NROM闪存，如图1所示，其栅长的等比例縮小仍然受 到两个方面的限制(1)为了抑制电荷存储层一氮化硅两端的存储数据之间的串扰、使两 位数据有效分开，栅长不能太小；(2)为了抑制沟道热电子编程注入(Channel Hot Electron Injection, CHEI)可能导致的同一位线非选中单元的源漏穿通效应，也会限制栅长的縮小。 5这两个因素限制了 NROM闪存单元面积的縮小，即限制了存储密度的进一步提高；根据 2006年的国际半导体技术发展蓝图(ITRS'2006)，即使到了 35nm技术节点，NROM闪存 的栅长的要求仍然大于140nm (对应的有效沟道长度约110nm)。同时，常规平面NROM 闪存的CHEI编程的注入效率差、编程功耗大的缺点，也限制了NROM闪存在低功耗方面 的应用。
10
发明内容
针对上述NROM闪存的问题，为了提高分离陷阱闪存的编程注入效率、降低功耗， 提高栅长的等比例縮小的能力，进一步提高存储密度，本发明提出了一种分裂槽栅快闪存 储器。
15 —种分裂槽栅快闪存储器，该快闪存储器基于平面结构，沟道的上面为包括隧穿氧化
层、氮化硅陷阱层和阻挡氧化层的栅堆栈结构，栅堆栈结构的上面为多晶硅控制栅，n+源 和漏的表面与沟道中间的表面平行，沟道的两端与n+源和漏之间，各有一个完全相同的沟 槽，沟槽的正下方包括一部分的沟道和一部分的n+源或漏；在沟道的区域形成分裂槽栅结 构，器件的沟道由两端的与沟槽对应的两个非平面沟道和中间的平面沟道组成，多晶硅控 20制栅和栅堆栈结构完全覆盖沟槽和沟道，多晶硅控制栅有两个与沟槽对应的突出部。 所述的沟槽的宽度为30nm 40nm、深度为30nm 60nm。 所述n+源和漏的结深与沟槽的深度相同。
所述的分裂槽栅结构的沟道，可以使得有效沟道长度增大、比栅长大30nm 60nm。 所述的隧穿氧化层的厚度为3nm 4nm，所述的氮化硅陷阱层的厚度为4nm 5nm，所 25述的阻挡氧化层的厚度为5nm 6nm。
本发明的另一目的是提供一种上述的分裂槽栅快闪存储器的制备方法。该制备方法， 包括下列步骤
1)淀积二氧化硅、磷硅玻璃和氮化硅三层结构；栅版光刻；刻蚀氮化硅、磷硅玻璃 和二氧化硅，形成三层硬掩膜。 30 2)采用第一种选择腐蚀液一氢氟酸溶液、氟化氨溶液和水的混合液，同速率横向腐
蚀磷硅玻璃和二氧化硅，形成自对准的硬掩膜凹陷结构。
3) 淀积、刻蚀多晶硅，填充凹陷结构；淀积、刻蚀氮化硅，形成侧墙；有源区版光 亥IJ，刻蚀场区，淀积二氧化硅并平坦化形成浅槽隔离。
4) 湿法腐蚀氮化硅硬掩膜；刻蚀填充凹陷结构的多晶硅，再刻蚀衬底硅，自对准形 成沟槽。
5 5)采用第二种选择腐蚀液一氢氟酸溶液和水的稀释液，腐蚀磷硅玻璃和下面的二氧
化硅，形成分裂槽栅结构的沟道。
6) 热生长隧穿氧化层，淀积氮化硅陷阱层和阻挡氧化层，形成栅堆栈结构；淀积多 晶硅，掺杂注入磷、快速热退火激活，平坦化，形成多晶硅控制栅。
7) 腐蚀二氧化硅，源漏注入砷、退火激活，形成n+源和漏。
10所述的步骤2)中，横向腐蚀磷硅玻璃和二氧化硅的尺寸为30nm 40nm，这个尺寸定 义了沟槽的宽度。
所述的步骤4)中，刻蚀衬底硅的尺寸为30nm 60nm，这个尺寸定义了沟槽的深度。 所述的步骤6)中，热生长的隧穿氧化层的厚度为3nm 4nm，淀积的氮化硅陷阱层的 厚度为4nm 5nm,淀积的阻挡氧化层的厚度为5nm 6nm。
15 其中，本发明的分裂槽栅快闪存储器的一些关键结构参数，如分裂槽栅结构的沟槽的 深度H和宽度W、栅长Lg和有效沟道长度Leff、沟道掺杂浓度和分布、n+源和漏的结深， 都可以根据设计的需要而对工艺参数作出调整。本发明的制备方法，采用常规平面NROM 闪存的制备工艺，如氧化、淀积、刻蚀和腐蚀等，并首次采用不同腐蚀液对PSG和Si02 不同选择腐蚀性的工艺，通过新的工艺集成(ProcessIntegration),可以自对准实现分裂槽
20栅结构的沟槽和沟道、多晶硅控制栅等，从而实现分裂槽栅快闪存储器。该制备方法，与 常规平面NORM闪存的制备方法完全兼容。
相比于文献1的常规平面NROM闪存，本发明的分裂槽栅快闪存储器的优点在于:(l) 在相同版图的条件下(即栅长Lg相同)，分裂槽栅闪存可以使得有效沟道长度增大、且比 栅长大30nm 60nm (而常规平面NROM的有效沟道长度比栅长小30nm 40nm); (2)有
25效沟道长度的增大，可以抑制源漏穿通效应，同时也可以抑制两位存储数据之间的串扰， 提高栅长的等比例縮小能力，分裂槽栅闪存的栅长可以缩小到80nm甚至更小，而常规平 面NROM闪存的栅长最小只能縮小到130nm; (3)采用分裂槽栅结构，可以使得CHEI 编程时在沟槽拐角的电场增大，因而使得编程注入效率提高5 10倍，同时有效沟道长度 的增大可以使得编程电流减小、编程功耗可以降低2~3倍。
30因此，本发明所提出的分裂槽栅闪存，可以提高栅长的等比例縮小能力，实现更高存 储密度，并提高编程注入效率、减小编程功耗，在高密度、高速和低功耗的存储应用中，
有着明显优势和广泛的应用前景。
图1为文献l中的常规平面NROM闪存的剖面示意图，其中 5 101—体硅衬底(p-惨杂) 102 —沟道(常规的平面沟道)
103 —多晶硅栅控制栅(Poly-Si Control-Gate)
104 —阻挡氧化层 105 —氮化硅陷阱层 106 —隧穿氧化层 〗07—氮化硅侧墙 108—氧化硅侧墙
109—n+源 110—n+漏 10 lll—栅长Lg 112—有效沟道长度Uff
图2为本发明所提供的分裂槽栅快闪存储器的剖面示意图，其中
201 —体硅衬底(p-掺杂)
202 —分裂槽栅结构的沟道(分为三部分，两端各有一个与沟槽对应的非平面沟道，中间 为平面沟道)
15 203 —多晶硅栅控制栅(有两个与沟槽对应的突出部)
204 —阻挡氧化层 205—氮化硅陷阱层206 —隧穿氧化层
207 —氮化硅侧墙 208—氧化硅侧墙
209—n+源 210—n+漏
211—栅长Lg 212—有效沟道长度L祖 20 213 —沟槽的宽度W 214—沟槽的深度H
图3(a)和(b)为本发明提供的分裂槽栅闪存的编程注入效率和漏端电流、以及源漏穿通
电压和两位存储数据的串扰特性，与现有的常规平面NROM闪存的比较图表。
图4(a)-(h)是本发明提供的分裂槽栅闪存的制备方法的工艺流程及其各步骤所对应产
品结构的示意图。图4(a)-(h)中，相同的标号表示相同的部件 25 401—体硅衬底(p-掺杂)
402—Si02/PSG/Si3N4三层硬掩膜中的二氧化硅
403 — Si(VPSG/Si3N4三层硬掩膜中的磷硅玻璃
404— SiO2/PSG/Si3N4三层硬掩膜中的氮化硅
405— 硬掩膜凹陷结构(横向尺寸为W) 406—填充凹陷结构的多晶硅
30 407—氮化硅侧墙 408 —浅槽隔离的场区上的二氧化硅
409—浅槽隔离的源漏上的二氧化硅 410—分裂槽栅结构的沟槽(宽度W、深度H)
411一分裂槽栅结构的沟道
412—二氧化硅侧墙
413 —隧穿氧化层(Tunnel Oxide)
414一氮化硅陷阱层(Trapping Nitride) 416 —多品硅栅控制栅
415 —阻挡氧化层(BlockOxide)
417—n+源
418—n+漏
具体实施例方式
以下结合附图详细描述本发明所提供的分裂槽栅快闪存储器及其制备方法，但不构成 对本发明的限制。
如图2所示，为本实施例的分裂槽栅快闪存储器。该快闪存储器基于平面结构。该快 10闪存储器，沟道202的两端与n+源209和n+漏210之间，各有一个完全相同的沟槽，沟 槽的宽度214即W为30nm 40nm、深度213即H为30nm 60nm，沟槽的正下方包括一部 分的沟道和一部分的n+源或漏沟道202分为三个部分，沟道的两端各有一个与沟槽对应 的非平面沟道，沟道的中间为平面沟道，在沟道的区域形成分裂槽栅结构 (Split-Recess-Channel);沟道202的上面为栅堆栈结构，包括厚度为3nm 4nm的隧穿氧 15化层206、厚度为4nm 5nm的氮化硅陷阱层205和厚度为5nm 6nm的阻挡氧化层204; 栅堆栈结构的上面为多晶硅控制栅203;多晶硅控制栅203和栅堆栈结构完全覆盖沟槽和 沟道202，多晶硅控制栅203有两个与沟槽对应的突出部；n+源209和n+漏210的表面与 沟道202中间的表面平行，n+源和漏的结深与沟槽的深度相同。
在本实施例中，沟槽的宽度214即W为35nm、深度213即H为40nm，隧穿氧化层 20 206为4nm、氮化硅陷阱层205为4nm和阻挡氧化层204为6nm， n+源209和n+漏210 的结深都为40nm。该分裂槽栅闪存的有效沟道长度212即Leff比栅长211即Lg大30nm， 而相同版图的常规平面NROM闪存的Lf比Lg小30nm。
本实施例中的分裂槽栅快闪存储器，与文献1的常规平面NROM闪存的比较，如图 3(a)和(b)所示。两种闪存的版图相同即栅长相同，沟槽的结构、栅堆栈结构、源漏结深、 25沟道掺杂分布等相同；本发明的分裂槽栅快闪存储器的结构参数如上段所述。图3(a)为栅 长130mn的两种闪存的编程注入效率和漏端电流的比较图中横坐标为栅电压(Vg)，左 边的纵坐标为编程注入效率(栅电流Ig与漏端电流Id的比值)，右边的纵坐标为漏端电流 (Id);在漏压5V (伏特)时，可以看出，本发明的分裂槽栅闪存的编程注入效率可以提 高5 10倍，而编程功耗(漏端电流与漏端电压之积)可以降低2 3倍。图3(b)为两种闪 30存的源漏穿通电压和两位存储数据的串扰特性的比较图中横坐标为栅长Lg的变化，从 250nm縮小到80nm，左边的纵坐标为，右边的纵坐标为；可以看出，本发明的分裂槽栅
闪存，由于分裂槽栅结构的沟槽可以增大有效沟道长度，因此可以抑制源漏穿通效应和两 位数据的串扰问题，提高栅长等比例縮小能力，分裂槽栅闪存的栅长可以縮小到80nm甚 至更小，而常规平面NROM的栅长最小只能缩小到130nm。因此，本发明所提出的分裂 槽栅闪存，在高密度、高速和低功耗的存储应用中，有着明显优势和广泛的前景。 5本发明制备分裂槽栅快闪存储器的方法，包括下列步骤
步骤1:在p型体硅衬底上，沟道硼注入；淀积5nm 15nm 二氧化硅(Si02)、 100nm 200nm磷硅玻璃(PSG)和20nm 30nm氮化硅(Si3N4);栅版光刻，栅长为80 300nrn; 刻蚀形成Si3N4/PSG/Si02三层硬掩膜。
步骤2:首次采用第一种选择腐蚀液(40%HF的氢氟酸溶液、40%NH4F的氟化氨溶 10液和水的混合溶液，这种溶液对PSG和Si02的腐蚀速率相同，而对硅和Si3N4近似不腐蚀)， 横向腐蚀PSG和SiO2 30nm 40nm，形成自对准的PSG/Si02硬掩膜凹陷结构。凹陷结构的 横向尺寸定义了沟槽的宽度。
步骤3:淀积多晶硅30nm 50nm，刻蚀多晶硅填充凹陷结构；再淀积Si3N4 15nm 20nm， RIE刻蚀形成侧墙；有源区版光刻，刻蚀场区；淀积Si02并平坦化形成浅槽隔离。 15 歩骤4:湿法腐蚀Si3N4硬掩膜，刻蚀填充凹陷结构的多晶硅，再衬底硅30 60nm (这
个尺寸定义了沟槽的深度)，自对准形成沟槽。
步骤5:首次采用第二种选择腐蚀液(氢氟酸溶液40y。HF和水的稀释液，这种溶液对 PSG的腐蚀速率很快，对Si02的腐蚀速率较慢，而对硅和Si3N4近似不腐蚀)，腐蚀PSG
和下面的薄Si02，形成分裂槽栅结构的沟道。同时源漏区和场区上的Si02腐蚀很少。
20步骤6:牺牲氧化改善沟道表面质量，形成栅堆栈结构(热生长隧穿氧化层3nm 4nm， 淀积氮化硅陷阱层4nm 5nm，淀积阻挡氧化层5nm 6nm);淀积多晶硅150nm 200nm， 掺杂注入磷、快速热退火(RTP)激活，CMP平坦化，形成多晶硅控制栅。
歩骤7:腐蚀SiO2剩下约20nm作为注入的缓冲层，源漏注入砷，RTP退火激活杂质, 形成n+源和漏；去掉缓冲层。 25如图4所示。图4(a)—(h)所示的各剖面结构与该制备方法中的各步骤对应。 以下结合各附图对该制备方法进行详细说明-
歩骤h在p型体硅衬底上，沟道硼注入；淀积10nm的Si02、 150nrn的PSG和20nm
的SbN4;栅版光刻，版图的栅长为80nm到250nm变化；刻蚀形成Si3N4/PSG/Si02三层硬
掩膜。形成的剖面结构如图4(a)所示。
30步骤2:采用第一种选择腐蚀液(40%HF的氢氟酸溶液、40%NH4F的氟化氨溶液和
水的混合溶液，这种溶液对PSG和Si02的腐蚀速率相同，而对硅和Si3N4近似不腐蚀)，
横向腐蚀PSG和Si02约35nm，形成自对准的PSG/Si02硬掩膜凹陷结构。凹陷结构的横 向尺寸定义了沟槽的宽度W。形成的剖面结构如图4(b)所示。
步骤3:淀积多晶硅40nm，刻蚀多晶硅填充凹陷结构；再淀积Si3N4 15nm，刻蚀形成 侧墙；形成的剖面结构如图4(c)所示。有源区版光刻，刻蚀场区；淀积Si02并平坦化形成 5浅槽隔离；形成的剖面结构如图4(d)所示。
步骤4:湿法腐蚀Si3N4硬掩膜，刻蚀填充凹陷结构的多晶硅，再刻蚀衬底硅40nm(沟 槽的深度H)，自对准形成沟槽。形成的剖面结构如图4(e)所示(在这及以后的工艺流程的 剖面结构图，只是画出有源区的部分)。
步骤5:釆用第二种选择腐蚀液(氢氟酸溶液40。/。HF和水的稀释液，这种溶液对PSG 10的腐蚀速率很快，对和Si02的腐蚀速率较慢，而对硅和Si3N4近似不腐蚀)，腐蚀150nm 的PSG和下面的10nm的Si02，形成分裂槽栅结构的沟道。同时源漏区和场区上的Si02 腐蚀很少。形成的剖面结构如图4(f)所示。
步骤6:牺牲氧化改善沟道表面质量；热生长隧穿氧化层4nm，淀积氮化硅陷阱层4nm， 淀积阻挡氧化层6nm，形成栅堆栈结构；淀积多晶硅150nm，掺杂注入磷，快速热退火(RTP) 15激活，平坦化，形成多晶硅控制栅。形成的剖面结构如图4(g)所示。
步骤7:腐蚀SiO2剩下约20nm作注入缓冲层，源漏注入砷、RTP退火激活，形成结 深40nm的n+源和漏；去掉Si02缓冲层。形成的剖面结构如图4(e)所示。
步骤8:进一步进行常规后续工艺，淀积低氧层，退火致密，刻蚀引线孔，淀积金属， 光刻、刻蚀形成金属线，合金，钝化。 20最后得到可以用于测试的分裂槽栅快闪存储器，其沟槽的宽度为35rnn、深度为40mn， 隧穿氧化层为4nm、氮化硅陷阱层为4nm和阻挡氧化层为6nm， n+源和漏的结深为40nm; 其有效沟道长度Leff比栅长Lg大30nm。
以上通过详细实施例描述了本发明所提供的分裂槽栅快闪存储器及其制备方法，本领 域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的结构做一定的变 25形或修改；其制备方法也不限于实施例中所公开的内容。
权利要求
1、一种分裂槽栅快闪存储器，该快闪存储器基于平面结构，沟道的上面为包括隧穿氧化层、氮化硅陷阱层和阻挡氧化层的栅堆栈结构，栅堆栈结构的上面为多晶硅控制栅，n+源和漏的表面与沟道中间的表面平行，其特征在于沟道的两端与n+源和漏之间各有一个完全相同的沟槽，沟槽的正下方包括一部分的沟道和一部分的n+源或漏，在沟道的区域形成分裂槽栅结构，器件的沟道由两端的与沟槽对应的两个非平面沟道和中间的平面沟道组成，多晶硅控制栅和栅堆栈结构完全覆盖沟槽和沟道，多晶硅控制栅有两个与沟槽对应的突出部。
2、 如权利要求1所述的分裂槽栅快闪存储器，其特征在于所述的沟槽的宽 度为30nm 40nm、深度为30nm 60nm。
3、如权利要求1或2所述的分裂槽栅快闪存储器，其特征在于所述n+源和 漏的结深与沟槽的深度相同。
4、如权利要求1所述的分裂槽栅快闪存储器，其特征在于所述的隧穿氧化层的厚度为3nm 4nm，所述的氮化硅陷阱层的厚度为4nm 5nm，所述的阻挡氧化 层的厚度为5nm 6nm。
5、 一种制备如权利要求1所述的分裂槽栅快闪存储器的方法，其特征在于-包括以下步骤1) 淀积二氧化硅、磷硅玻璃和氮化硅三层结构；栅版光刻；刻蚀氮化硅、磷 硅玻璃和二氧化硅，形成三层硬掩膜；2) 釆用第一种选择腐蚀液一氢氟酸溶液、氟化氨溶液和水的混合液，同速率 20横向腐蚀磷硅玻璃和二氧化硅，形成自对准的硬掩膜凹陷结构；3) 淀积、刻蚀多晶硅，填充凹陷结构；淀积、刻蚀氮化硅，形成侧墙；有源 区版光刻，刻蚀场区，淀积二氧化硅并平坦化形成浅槽隔离；4) 湿法腐蚀氮化硅硬掩膜；刻蚀填充凹陷结构的多晶硅，再刻蚀衬底硅，自 对准形成沟槽； 5)釆用第二种选择腐蚀液一氢氟酸溶液和水的稀释液，腐蚀磷硅玻璃和下面的二氧化硅，形成分裂槽栅结构的沟道；6) 热生长隧穿氧化层，淀积氮化硅陷阱层和阻挡氧化层，形成栅堆栈结构； 淀积多晶硅，掺杂注入磷、快速热退火激活，平坦化，形成多晶硅控制栅；7) 腐蚀二氧化硅，源漏注入砷、退火激活，形成n+源和漏。
6、 如权利要求5所述的制备方法，其特征在于，所述的步骤2)中，横向腐蚀 磷硅玻璃和二氧化硅的尺寸为30nm 40nm。
7、 如权利要求5所述的制备方法，其特征在于，所述的步骤4)中，刻蚀衬底 硅的尺寸为30nm 60nm。
8、 如权利要求5所述的制备方法，其特征在于，所述的步骤6)中，热生长的 隧穿氧化层的厚度为3nm 4nm，淀积的氮化硅陷阱层的厚度为4mn 5nm，淀积的 阻挡氧化层的厚度为5nm 6nm。
全文摘要
本发明提供了一种分裂槽栅快闪存储器及其制备方法，属于超大规模集成电路中的非挥发性半导体存储器技术领域。该快闪存储器基于平面结构，其沟道的两端与n+源和漏之间，各有一个完全相同的沟槽，沟槽的正下方包括一部分的沟道和一部分的n+源或漏；沟道分为三个部分，沟道的两端各有一个与沟槽对应的非平面沟道，沟道的中间为平面沟道，在沟道的区域形成分裂槽栅结构；多晶硅控制栅和栅堆栈结构完全覆盖沟槽和沟道，多晶硅控制栅有两个与沟槽对应的突出部；n+源和漏的结深与沟槽的深度相同。本发明可以提高栅长的等比例缩小能力，并提高编程注入效率、减小编程功耗。本发明制备方法与常规平面NORM闪存的制备方法完全兼容。
文档编号H01L29/423GK101110449SQ20071010596
公开日2008年1月23日 申请日期2007年6月5日 优先权日2007年6月5日
发明者吴大可, 周发龙, 兴 张, 如 黄 申请人:北京大学