多介质复合隧穿层的纳米晶浮栅存储器及其制作方法

专利名称：多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
技术领域：
本发明涉及微电子技术领域，尤其涉及一种多介质复合隧穿层的纳米 晶浮栅存储器及其制作方法。
背景技术：
浮栅结构存储器是目前被大量使用和普遍认可的主流存储器类型，是 一种十分重要的半导体元器件，被广泛应用于电子和计算机行业。传统的 浮栅结构存储器由于其自身结构与材料选择的要求，具有快速写入/擦除操 作和长时间高稳定性存储相冲突的局限性，且随着技术节点的縮小，这一 矛盾并没有得到明显改善，进而限制了浮栅存储器的发展。
随着特征尺寸进入到纳米级，如何适应工艺的发展，在减小存储单元 尺寸的同时提高存储数据写入、读取、擦除和保持性能，已经成为目前浮 栅存储器发展面临的关键问题，这就要求从材料或结构上对传统浮栅存储 器进一步改进。
基于SONOS (Poly-Si/Si02/Si3N4/Si02/Si)结构非易失存储器而提出 来的具有纳米晶浮栅结构的非易失存储器，利用纳米晶颗粒作为电荷存储 介质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子，从而实 现了分立电荷存储，降低了隧穿介质层上由于缺陷而形成的致命的放电通 道的危害性，只可能引起局部的纳米晶颗粒上的电荷泄漏，从而使电荷的 保持特性更加稳定。
纳米晶颗粒材料的选择，对纳米晶浮栅结构存储器的存储性能起着至 关重要的决定作用。未来具有纳米晶浮栅结构的非易失存储器极有潜力为 应用存储设备提供更高的集成密度、更低的写入/擦除电压、更快的写入/ 擦除速度、更高的耐受性、更强的数据保持特性和多位存储能力。
自1996年提出了在室温下工作的采用硅纳米晶浮栅结构的金属氧化 物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,
MOSFET)存储器以来，纳米晶浮栅结构非易失存储器引起了广泛的研究
兴趣，并已经在这一方面做了大量的研究工作。
为了进一步改善现有传统的浮栅结构存储器所固有的编程效率和数 据保持率之间的矛盾，并同时提高存储器性能，对浮栅结构存储器的隧穿 介质层进行结构设计和材料选择，己经开始成为众多以改进存储器综合性 能和提高半导体存储器件集成度为目的的研究的方向和重点。而近年来，
高k介质材料由于其可以综合性提高存储器性能和稳定性，已经开始引起
业界大量关注。
在纳米晶材料浮栅结构非易失存储器的栅介质层中引入高k材料可以
很大程度上提高存储器的存储性能和稳定性。相比较于传统的Si02介质，
高k材料介质的能带势垒高度比较低，有利于加快存储器数据的写入/擦除 速度，从而縮短存储器的编程操作工作时间，同时为降低写入/擦除工作电 压提供了可能性。
此外，高k材料介质可以提供数倍于Si02介质的物理厚度，即相比较
于具有相同等效氧化层厚度(Equivalent Oxide Thickness, EOT)的Si02 介质，高k介质的物理厚度要大的多，这有利于延长数据保存的时间，增 强存储器的数据保持特性；同时这也为解决了传统的浮栅结构非易失存储 器所固有的栅介质层厚度的限制问题，提供了一个可行的研究方向，为减 小存储器尺寸和提高存储器集成密度带来了希望，并有助于解决存储器的 尺寸和集成密度相对于目前半导体工艺技术节点縮小滞后的问题。
基于对高k材料在浮栅结构非易失性存储器中作为隧穿层介质应用的 研究，在对浮栅结构非易失性存储器中隧穿介质层结构的研究方面，使用 单一高k材料层替代传统Si02材料隧穿介质层的方法正逐步扩展，目前很
多研究试图使用具有不对称势垒结构的多介质复合隧穿层结构，以期在传 统的单一Si02材料隧穿介质层结构和单一的高k材料隧穿介质层结构之间
实现折衷，以求进一步对隧穿层的势垒结构和高度、物理厚度和等效厚度 进行优化，实现综合的提高浮栅结构非易失性存储器的写入/擦除速度、编 程操作工作时间等存储性能和数据保持特性。
申请号为02130478.5的中国发明专利提供了一种具有量子点的存储器 及其制造方法、..其^iit层采用氧化硅、氧化铝、氧氮化硅、氧化钜、氧
化铪、氧化锆、STO (SrTi03);浮栅采用量子点材料，包括硅、氮化硅、 金属；量子点的形成过程为先沉积模板层，接着氧化形成多孔模板，淀积 量子点材料，刻蚀并平坦化。
申请号为20060125027的美国发明专利提供了一种采用HfD2纳米晶 作为浮栅的非易失存储器，通过共溅射Hf、 Si形成含Hf的硅酸盐，然后 在Ar/02中快速退火形成Hf02纳米晶，隧穿介质采用Si02、 Si3N4、 Hf02、 Zr02、 A1203、 La203。
申请号为20060166452的美国发明专利及申请号为2006080999的世 界发明专利提供了一种非易失纳米晶存储器及其制造方法，采用Si、 Ge 及金属纳米晶浮栅，采用Si02、 Hf02、 La203、八1203隧穿介质，采用SiONx 控制栅介质，其中N的含量从纳米晶浮栅到控制栅逐渐降低。
申请号为200410091126.0的中国发明专利提供了一种基于纵向双势 垒共振隧穿结构的量子点存储器，采用SiGe量子点浮栅层、双势垒共振 隧穿层，通过S-K生长模式自组织生长SiGe量子点，交替生长SiGe和 Si形成多层异质结构的双势垒遂穿层。
采用上述方法利用高k介质和纳米晶材料制作浮栅结构非易失存储器
一般都可以获得纳米晶颗粒，纳米晶材料被用作浮栅层，其中制备纳米晶 颗粒的方法包括模板法、混合材料退火法、多层退火、氧化加刻蚀、S-K 自组织生长法等；高k材料被用作介质层；单一介质材料或者多层介质材 料被用作隧穿介质层。
但是利用上述方法制备纳米晶颗粒， 一般存在制作工艺复杂、制作成 本高、制作效率低，或者纳米晶颗粒较大，或者制作过程中工艺控制困难， 或者可行性差与传统CMOS工艺兼容性差的缺点。

发明内容
(一)要解决的技术问题 有鉴于此，本发明的一个目的在于提供一种多介质复合隧穿层的纳米 晶浮栅存储器，以减小浮栅结构非易失存储器的编程/擦除(P/E)电压， 降低浮栅结构非易失存储器的操作时间和操作功耗，提高浮栅结构非易失 存,器的编程/擦除(P/E)速度、数据保持特性(retention)、编程/擦除(P/E)
耐受性等存储性能，同时折衷考虑浮栅结构非易失存储器中编程/擦除效率 和数据保持特性，以适应半导体存储器件尺寸缩小的需要，提高器件的集 成度。
本发明的另一个目的在于提供一种制作多介质复合隧穿层的纳米晶 浮栅存储器的方法，以简化制作工艺，降低制作成本，提高制作效率，提 高兼容性。
(二)技术方案
为达到上述一个目的，本发明提供了一种多介质复合隧穿层的纳米晶 浮栅存储器，该存储器包括
硅衬底1、硅衬底上重掺杂的源导电区8和漏导电区9、源漏导电区
之间载流子沟道上覆盖的Si02材料介质2/高k材料介质3/高k或&02材 料介质4复合隧穿层，复合隧穿层上覆盖的纳米晶浮栅层5、纳米晶浮栅 层上覆盖的高k材料或Si02材料控制栅介质层6，以及控制栅介质层上覆 盖的栅材料层7。
上述方案中，所述Si02材料介质2/高k材料介质3/高k或Si02材料 介质4复合隧穿层由第一层Si02材料的隧穿介质2、第二层高k材料的隧 穿介质3和第三层高k或Si02材料的隧穿介质4，按一定厚度比例自Si 衬底表面起由下至上堆叠而成，所述Si02材料介质/高k材料介质/高k 或Si02材料介质复合隧穿层的总厚度为3nm至30nm。
上述方案中，所述复合隧穿层中的第一层Si02材料的隧穿介质2由 SiCb材料制作而成，所述第一层Si02材料的隧穿介质2厚度为lnm至5nm。
上述方案中，所述复合隧穿层中的第二层高k材料的隧穿介质3由高 k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON 中的任意一种或几种的组合；所述第二层高k材料的隧穿介质3的厚度为 lnm至20nm。
上述方案中，所述复合隧穿层中的第三层高k或Si02材料的隧穿介质 4由高k或Si02材料制作而成，该第三层为Si02材料的隧穿介质时厚度为 lnm至5nm，该第三层为高k材料的隧穿介质时厚度为lnm至10nm，所 述高k材料包括Hf02、 A1203、 Zr02、 Ta205、 La203、 Hf^\10和HfTaON
中的任意一种。
上述方案中，所述纳米晶浮栅层5的材料选用金属纳米晶，或化合物
纳米晶，或半导体纳米晶，或异质复合纳米晶；所述纳米晶的直径为lnm 至10nm，密度为lxl0"cm-2至lxio12cm_2。
上述方案中，所述金属纳米晶材料为W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金属中的任意一种；所述化合物纳米晶材料为HfD2、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WSi2和HfSiOx 二元、多元化合物中的 任意一种；所述半导体纳米晶材料为Si或Ge;所述异质复合纳米晶材料 为Si/Ge、 TiSVSi复合材料中的任意一种。
上述方案中，所述控制栅介质层6由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La2C>3、 HfAlO、 HfTaON中的任意一种；或者由Si02 材料制作而成；所述控制栅介质层6的厚度为10nm至50nm。
上述方案中，所述的栅材料层7采用多晶硅栅，或采用金属栅，所述 金属栅包括TaN、 Ir02或金属硅化物；所述多晶硅材料或者金属材料的栅 材料层的厚度至少为100nm。
为达到上述另一个目的，本发明提供了一种制作多介质复合隧穿层的 纳米晶浮栅存储器的方法，该方法包括
A、 在硅衬底上生长一层Si02材料的隧穿介质；
B、 在Si02材料的隧穿介质上生长一层高k材料的隧穿介质；
C、 在高k材料的隧穿介质上再生长一层高k或Si02材料的隧穿介质；
D、 在高k或Si02材料的隧穿介质上生长纳米晶浮栅层；
E、 在纳米晶浮栅层上沉积高k材料或Si02材料的控制栅介质层；
F、 在控制栅介质层上沉积多晶硅材料或者金属材料的栅材料层；
G、 光刻，在栅材料层上的抗蚀剂中形成栅线条图形；
H、 以栅线条图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅 层、高k或Si02材料介质/高k材料介质/Si02材料介质复合隧穿层，形 成栅堆结构；
I、 光刻、离子注入，在栅线条两侧:硅衬底中形成源导电区和漏导电区； J、生长绝缘介质、光刻、—腐蚀、蒸发金属、剥离、退火，形成源电
极、漏电极和栅电极，并封装。
上述方案中，步骤A中所述生长Si02材料的隧穿介质的方法为热 氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射;
所述Si02材料的隧穿介质的厚度为lnm至5nm。
上述方案中，步骤B中所述生长高k材料的隧穿介质的方法为化学 气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射。所述高k 材料的隧穿介质的厚度为lnm至20nm。
上述方案中，步骤C中所述生长高k或Si02材料的隧穿介质的方法 为原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射； 所述Si02材料的隧穿介质的厚度为lnm至5nm，所述高k材料的隧穿介 质的厚度为lnm至10nm。
上述方案中，步骤A、步骤B和步骤C中所述的Si02材料的隧穿介 质/高k材料的隧穿介质/高k或Si02材料的隧穿介质按一定厚度比例堆叠 组成所述的多介质复合隧穿层，所述多介质复合隧穿层的总厚度为3nm至 30nm。
上述方案中，步骤D中所述生长纳米晶浮栅层的方法为采用溅射或 蒸发在高k或Si02材料隧穿介质上镀膜，然后对形成的薄膜材料进行高温 快速热处理，使薄膜材料结晶，从而形成纳米晶颗粒。
上述方案中，步骤E中所述沉积高k材料或者Si02材料的控制栅介 质层的方法为化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者 磁控溅射；所述沉积的高k材料或者Si02材料的控制栅介质层的厚度为 10nm至50nm。
上述方案中，步骤F中所述沉积多晶硅材料或者金属材料的栅材料层 的方法为化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控 溅射；所述沉积的多晶硅材料或者金属材料的栅材料层的厚度至少为 100nm。
上述方案中，步骤G中所述光刻为光学光刻或者电子束光刻，光刻后 形成的栅线条图形的宽度即栅长为20nm至2000nm;
所述光学光刻的具体工艺步骤包括在栅材料层表面涂敷一层厚度为 1.5pm的AZ5211负性光学抗蚀剂，对所涂敷的AZ5214负性光学抗蚀剂
采用热板在IO(TC下前烘100秒，接着对光学抗蚀剂AZ5214采用光刻机 利用光掩模版按所设计的栅图形进行30秒的曝光，然后用热板在115t:下 烘烤70秒，接着泛曝，不用光掩模版而直接裸曝60秒，最后用AZ5214 专用显影液1Microposit35h 5H20或1AZ400K: 4H20，在室温下显影50 秒，只在待形成的栅堆上方留下AZ5214光学抗蚀剂，最后采用去离子水 在室温下定影30秒，完成在AZ5214负性光学抗蚀剂中形成栅线条图形； 采用光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至 2000nm;
所述电子束光刻的具体工艺步骤包括在栅材料表面涂敷一层厚度为 500mn的SAL601负性电子抗蚀剂，对所涂敷的SAL601负性电子抗蚀剂 用热板在105'C下前烘2分钟，接着采用电子束直写光刻系统按栅图形进 行曝光，然后对曝光后的SAL601负性电子抗蚀剂用热板在105'C下后烘 2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，再采用去 离子水在室温下定影30秒，完成在SAL601负性电子抗蚀剂中形成栅线 条图形；采用电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为 20nm至500nm。
上述方案中，所述步骤H包括将栅表面上覆盖的AZ5214负性光学 抗蚀剂或者SAL601负性电子抗蚀剂栅线条图形作为掩模，采用高密度电 感耦合等离子ICP刻蚀方法或者反应离子刻蚀RIE方法依次刻蚀栅材料 层、控制栅介质层、纳米晶浮栅层、高k或Si02材料介质/高k材料介质/ Si02 材料介质复合隧穿层，再去胶，形成栅堆结构；所述去胶方法为湿法去胶， 采用浓H2S04+H202煮胶去胶。
上述方案中，所述步骤I包括在表面涂敷一层厚度为1.5pm的 AZ9912正性光学抗蚀剂，采用热板在IO(TC下前烘100秒，在光刻机上采 用光刻掩模版掩蔽在栅线条两侧的源、漏区域进行曝光，然后用AZ9912 专用显影液在室温下显影50秒，最后用去离子水在室温下定影30秒，完 成在AZ9912正性光学抗蚀剂中形成源、漏区域图形；再向所形成的源、 漏区域的硅衬底中注入P"+离子，注入能量为50keV，注入剂量为 lxio18cm_2，再在浓H2S04+H202中煮胶去胶；然后在IIO(TC温度下在N2 气氛中快速退火10秒，从而在栅线条两侧硅衬底中形成源导电区和漏导电区。
上述方案中，步骤J中所述生长绝缘介质、光刻、腐蚀、蒸发金属、 剥离、退火，形成源电极、漏电极和栅电极包括
首先，在表面淀积一层绝缘介质，材料包括Si02、磷硅玻璃PSG或
硼磷硅玻璃BPSG;然后在该绝缘介质层上涂敷一层厚度为1.5pm的 AZ9912正性光学抗蚀剂，采用热板在IO(TC下前烘100秒、在光刻机上采 用光刻掩模版掩蔽进行曝光；接下来用AZ9912正性光学抗蚀剂的专用显 影液在室温下显影50秒；最后用去离子水在室温下定影30秒，完成在源、 漏、栅上方形成接触孔图形；
下一步，利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓 冲液HF+NH4F+H20在常温下腐蚀绝缘介质层；
再下一步，在露出的源、漏、栅材料表面及未去除的AZ9912正性光 学抗蚀剂上蒸发一层厚度小于AZ9912正性光学抗蚀剂厚度的Al-l%Si薄 膜作为金属电极材料，所述Al-l。/。Si薄膜的厚度为lpm;
然后，采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金 属电极材料；
最后，对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电 极；所述对剥离后剩余的金属电极材料进行退火处理的条件为在40(TC 温度下在N2气氛中退火处理5分钟；然后在40(TC温度下在N2/H2混合气 体中退火20分钟；最后在400。C温度下在N2气氛中退火5分钟。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果
(1) 本发明提供的这种多介质复合隧穿层的纳米晶浮栅存储器及其 制作方法，制作在体硅衬底上，不需要昂贵的衬底材料，既节约了成本， 同时又有利于散热。
(2) 本发明提供的这种多介质复合隧穿层的纳米晶浮栅存储器及其 制作方法，其结构和制作工艺十分简单，在硅衬底上依次生长一层Si02 材料的隧穿介质薄膜、 一层高k材料的隧穿介质薄膜、 一层高k或Si02 材料的隧穿介质薄膜、纳米晶颗粒、 一层高k材料或者SA02材料的控制栅介质薄膜、 一层多晶硅或者金属栅材料薄膜后，利用光刻、刻蚀、源漏离 子注入、退火等工艺即可制备出本发明所述的多介质复合隧穿层的纳米晶 浮栅存储器。
(3) 由于采用了多介质复合隧穿层结构、高k介质材料和纳米晶材
料，可以使器件的集成密度和稳定性得到提高；同时存储器的存储性能， 特别是存储窗口、编程/擦除(P/E)速度、编程/擦除(P/E)工作电压、操作时 间、操作功耗、数据保持特性、编程/擦除(P/E)耐受性等性能指标，能 够获得综合提高。
(4) 各种纳米晶浮栅材料、介质层材料、栅材料均可采用磁控溅射、 电子束蒸发或化学气相沉积(CVD)这些传统方法制备，因此所需材料的 制备工艺和制作存储器的完整工艺过程均与传统CMOS工艺完全兼容。
(5) 采用本发明提供的多介质复合隧穿层的纳米晶浮栅存储器的制 作方法，制作工艺简单，制作效率高和工艺的稳定性高，制作成本低，有 利于本发明的推广和应用。


图1为本发明提供的多介质复合隧穿层的纳米晶浮栅存储器的结构示 意图2为本发明提供的多介质复合隧穿层的纳米晶浮栅存储器的制作方 法的总体技术方案的实现流程图3-1为依照本发明实施例在硅衬底上沉积一层Si02材料的隧穿介质 的示意图3-2为依照本发明实施例在Si02材料的隧穿介质上沉积一层高k材
料的隧穿介质的示意图3-3为依照本发明实施例在高k材料的隧穿介质上再沉积一层高k 或Si02材料的隧穿介质的示意图3-4为依照本发明实施例在高k或Si02材料的隧穿介质上生长一层 纳米晶颗粒作为浮栅层的示意图3-5为依照本发明实施例在纳米晶浮栅层上沉积一层控制栅介质层 的示意图3-6为依照本发明实施例在控制栅介质层上沉积一层栅材料层的示
意图3-7为依照本发明实施例在栅材料表面涂敷一层负性抗蚀剂并前烘 的示意图3-8为依照本发明实施例对所涂敷的负性抗蚀剂进行曝光、显影和 定影形成栅线条图形的示意图3-9为依照本发明实施例利用负性抗蚀剂图形为掩模刻蚀栅材料 层、控制栅介质层、纳米晶浮栅层、高k或Si02材料介质/高k材料介质/ Si02 材料介质复合隧穿层的示意图3-10为依照本发明实施例去胶形成栅堆结构的示意图3-11为依照本发明实施例在完成上述步骤的衬底表面涂敷一层正 性光学抗蚀剂并前烘的示意图3-12为依照本发明实施例对所涂敷的正性光学抗蚀剂进行光学曝 光、显影和定影形成源、漏区域图形的示意图3-13为依照本发明实施例对所形成的源、漏区域的硅衬底离子注入 形成源、漏导电区的示意图3-14为依照本发明实施例去胶并进行快速退火的示意图3-15为依照本发明实施例在完成以上步骤后的结构表面淀积一层 绝缘介质的示意图3-16为依照本发明实施例在绝缘介质层上涂敷一层正性光学抗蚀 剂并前烘的示意图3-17为依照本发明实施例对所涂敷的正性光学抗蚀剂进行曝光、显 影和定影在源、漏、栅上方形成接触孔图形的示意图3-18为依照本发明实施例利用正性光学抗蚀剂图形作为掩模在常 温下腐蚀绝缘层薄膜露出源、漏、栅材料的示意图3-19为依照本发明实施例在露出的源、漏、栅材料表面及未去除的 正性光学抗蚀剂上蒸发一层Al-l%Si薄膜作为金属电极材料的示意图3-20为依照本发明实施例剥离正性光学抗蚀剂及其上方蒸发的金 属电极材料，并对剥离后剩余的金属电极材料进行退火处理形成源、漏、 栅电极的示意图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1为本发明提供的多介质复合隧穿层的纳米晶浮栅存 储器的结构示意图，该多介质复合隧穿层的纳米晶浮栅存储器包括硅衬 底1、硅衬底上重掺杂的源导电区8和漏导电区9、源漏导电区之间载流
子沟道上覆盖的Si02材料介质2/高k材料介质3/高k或Si02材料介质 4复合隧穿层，复合隧穿层上覆盖的纳米晶浮栅层5、纳米晶浮栅层上覆 盖的高k材料或Si02材料控制栅介质层6，以及控制栅介质层上覆盖的栅 材料层7。
硅衬底1 、 Si02材料介质2 /高k材料介质3 /高k或Si02材料介质 4复合隧穿层、纳米晶浮栅层5、控制栅介质层6、栅材料层7构成栅堆结 构，源导电区8和漏导电区9位于栅堆结构两侧的硅衬底1中。
其中，硅衬底l为p型，用于支撑整个多介质复合隧穿层的纳米晶浮 栅存储器。
所述Si02材料介质2/高k材料介质3/高k或Si02材料介质4复合隧 穿层由第一层Si02材料的隧穿介质2、第二层高k材料的隧穿介质3和第 三层高k或Si02材料的隧穿介质4，按一定厚度比例自Si衬底表面起由
下至上堆叠组成，所述Si02材料介质/高k材料介质/高k或Si02材料介
质复合隧穿层的总厚度为3nm至30nm。
所述复合隧穿层中的第一层Si02材料的隧穿介质2由Si02材料制作 而成，所述第一层Si02材料的隧穿介质2的厚度为lrmi至5nm。
所述复合隧穿层中的第二层高k材料的隧穿介质3由高k材料制作而 成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任 意一种或几种的组合；所述第二层高k材料的隧穿介质3的厚度为lnm至 20nm。
所述复合隧穿层中的第三层高k或Si02材料的隧穿介质4由高k或 Si02材料制作而成，该第三层为Si02材料的隧穿介质时厚度为lnm至 5nm，该第三层为高k材料的隧穿介质时厚度为lnm至10nm，所述高k— 材料包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON中的任,
意一种。
所述纳米晶浮栅层5用作电荷存储介质，其材料选用金属纳米晶、化 合物纳米晶、半导体纳米晶或异质复合纳米晶。所述金属纳米晶材料为W、
Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金属中的任意一种；所述化 合物纳米晶材料为Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WS^和HfSiOx 二元、多元化合物中的任意一种；所述半导体纳米晶材料为Si或Ge;所 述异质复合纳米晶材料为Si/Ge、 TiSb/Si复合材料中的一种。所述纳米晶 的直径为lnm至10nm，密度为lxl0"cm'2至lxl012cm-2。
所述控制栅介质层6由高k材料制作而成，包括H幻2、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的任意一种；或者由Si02材料制作而 成；所述控制栅介质层6的厚度为10nm至50nm。
所述的栅材料层7采用多晶硅栅或金属栅，所述金属栅材料包括TaN、 Ir02或金属硅化物；所述多晶硅材料或者金属材料的栅材料层的厚度至少 为IOO謹。
基于图1所示的多介质复合隧穿层的纳米晶浮栅存储器的结构示意 图，图2示出了本发明制作多介质复合隧穿层的纳米晶浮栅存储器的总体 技术方案的实现流程图，该方法包括以下步骤-
步骤201:在硅衬底上生长一层Si02材料的隧穿介质； 步骤202:在Si02材料的隧穿介质上生长一层高k材料的隧穿介质； 步骤203:在高k材料的隧穿介质上再生长一层高k或Si02材料的隧 穿介质；
步骤204:在高k或Si02材料的隧穿介质上生长纳米晶浮栅层； 步骤205:在纳米晶浮栅层上沉积高k材料或Si02材料的控制栅介质
层；
步骤206:在控制栅介质层上沉积多晶硅材料或者金属材料的栅材料
层；
步骤207:光刻，在栅材料层上的抗蚀剂中形成栅线条图形； 步骤208:以抗蚀剂上的栅线条图形为掩模刻蚀栅材料层、控制栅介 质层、纳米晶浮栅层、高k或Si02材料介质/高k材料介质/Si02材料介质
复合隧穿层，形成栅堆结构；
步骤209:光刻、离子注入，在栅线条两侧硅衬底中形成源导电区和 漏导电区；
步骤210:生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形 成源电极、漏电极和栅电极，并封装。
与上述步骤201所述在硅衬底上生长一层SiO2材料的隧穿介质对应的
工艺流程如图3-1所示，图3-1为依照本发明实施例在硅衬底301上生长 一层Si02材料的隧穿介质302的示意图。步骤201中所述硅衬底为p型硅 衬底；所述生长Si02材料的隧穿介质的方法为热氧化、原子层沉积ALD、 化学气相淀积CVD、电子束蒸发或者磁控溅射；所述Si02材料的隧穿介 质的厚度为lnm至5nm。
与上述步骤202所述在Si02材料的隧穿介质上生长一层高k材料的隧 穿介质对应的工艺流程如图3-2所示，图3-2为依照本发明实施例在Si02 材料的隧穿介质302上生长一层高k材料的隧穿介质303的示意图。步骤 202中所述生长高k材料的隧穿介质的方法为利用磁控溅射、电子束蒸发、 化学气相淀积CVD或原子层淀积ALD;所述高k材料的隧穿介质的厚度 为lnm至20nm。
与上述步骤203所述在高k材料的隧穿介质上再生长一层高k或Si02 材料的隧穿介质对应的工艺流程如图3-3所示，图3-3为依照本发明实施 例在高k材料的隧穿介质303上再生长一层高k或Si02材料的隧穿介质 304的示意图。步骤203中所述生长高k或Si02材料的隧穿介质的方法为 原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁控溅射；所述 Si02材料的隧穿介质的厚度为lnm至5nm，所述高k材料的隧穿介质的厚 度为lnm至10nm。
与上述步骤201、 202和203中所述在硅衬底301上生长一层Si02材 料的隧穿介质302，再在Si02材料的隧穿介质302上生长一层高k材料的 隧穿介质303，再在高k材料的隧穿介质303上再生长一层高k或Si02材 料的隧穿介质304的目的是形成复合隧穿层，用于隔离硅衬底和用作电荷 存储层的浮栅层，同时综合提高存储器的写入/擦除速度、写入/擦除电压、
保持时间、稳定性、集成密度等存储性能指标。所述生长的第一层Si02 材料的隧穿介质、第二层高k材料的隧穿介质和第三层高k或Si02材料的 隧穿介质按一定厚度比例自Si衬底表面起由下向上堆叠组成所述多介质 复合隧穿层，所述Si02材料介质/高k材料介质/高k或Si02材料介质复
合隧穿层的总厚度为3nm至30nm。
与上述步骤204所述在SiO2材料的隧穿介质上生长一层纳米晶浮栅层 对应的工艺流程如图3-4所示，图3-4为依照本发明实施例在Si02材料的 隧穿介质304上生长一层纳米晶颗粒305的示意图。步骤204中所述在SiO2 材料的隧穿介质上生长一层纳米晶颗粒的目的是用作电荷存储介质；所述 形成纳米晶颗粒的方法为利用溅射或蒸发的方法在Si02材料介质表面生 长一层1到10nm厚度的金属、化合物或者硅、锗薄膜，再根据不同薄膜 材料的高温特性，在相应不同的温度快速退火5秒至90秒，使薄膜材料 在Si02介质表面结晶，从而形成纳米晶颗粒作为浮栅层。
与上述步骤205所述在纳米晶浮栅层上沉积一层控制栅介质层对应的 工艺流程如图3-5所示，图3-5为依照本发明实施例在纳米晶颗粒305上 沉积一层控制栅介质层306的示意图。步骤205中所述在纳米晶浮栅层上 沉积控制栅介质层的方法为利用化学气相淀积CVD、原子层沉积ALD、 电子束蒸发或磁控溅射；所述沉积的高k材料或者Si02材料控制栅介质层 的厚度为10nm至50nm。
与上述步骤206所述在控制栅介质层上沉积一层栅材料层对应的工艺 流程如图3-6所示，图3-6为依照本发明实施例在控制栅介质层306上沉 积一层栅材料层307的示意图。步骤206中所述在控制栅介质层上沉积栅 材料的方法为用化学气相淀积CVD、原子层沉积ALD、电子束蒸发或
磁控溅射等方法在控制栅介质薄膜表面生长一层多晶硅或者金属薄膜；所 述薄膜的厚度至少为100nm。
上述歩骤207—中所述光刻，在栅材料层上的抗蚀剂中形成栅线条图形
还可以进一步包括在栅材料表面涂敷一层抗蚀剂并前烘，对所涂敷的抗 蚀剂进行曝光、显影和定影形成栅线条图形
与上述在栅材料表面涂敷一层抗蚀剂并前烘对应的工艺流程如图3-7
所示，图3-7为依照本发明实施例在栅材料307表面涂敷一层抗蚀剂308 并前烘的示意图。所述抗蚀剂308为AZ5214负性光学抗蚀剂或SAL601 负性电子抗蚀剂，所述AZ5214负性光学抗蚀剂的厚度为1.5pm，对应的 前烘条件为采用热板在0(TC下烘烤IOO秒；所述SAL601负性电子抗 蚀剂的厚度为500nm，对应的前烘条件为采用热板在105。C温度下烘烤 2分钟。
与上述对所涂敷的抗蚀剂进行曝光、显影和定影形成栅图形对应的工 艺流程如图3-8所示，图3-8为依照本发明实施例对所涂敷的抗蚀剂308 进行曝光、显影和定影形成栅线条图形309的示意图。光刻后形成的栅结 构的线条宽度即栅长为20nm至2000nm。
所述对所涂敷的AZ5214负性光学抗蚀剂308进行曝光、显影和定影 形成栅线条图形309的具体工艺步骤包括对AZ5214负性光学抗蚀剂308 利用光掩模版用光刻机按所设计的栅线条图形曝光30秒，然后用热板在 115。C下烘烤70秒，接着泛曝(即不用光掩模版而直接裸曝)60秒，最后 用AZ5214专用显影液(1Microposit35h 5H20或1AZ400K: 4H20)在 室温下显影50秒，只在待形成的栅堆上方留下AZ5214光学抗蚀剂，最后 采用去离子水在室温下定影30秒，完成在AZ5214光学抗蚀剂中形成栅线 条图形。采用光学光刻形成的AZ5214光学抗蚀齐」栅线条图形的宽度为 500nm至2000nm。
所述对所涂敷的SAL601负性电子束抗蚀剂308进行曝光、显影和定 影形成栅线条图形309的具体工艺步骤包括对SAL601负性电子抗蚀剂 308采用电子束直写光刻系统按所设计的栅线条图形进行曝光，然后对曝 光后的SAL601负性电子抗蚀剂用热板在105。C下后烘2分钟，接着采用 MF CD-26显影液在室温下显影1至10分钟，最后采用去离子水在室温下 定影30秒，完成在SAL601电子抗蚀剂中形成栅线条图形。采用电子束 光刻形成的SAL601电子抗蚀剂栅线条图形的宽度为20nm至500nm。
上述步骤208中所述以栅线条图形为掩模刻蚀栅材料层、控制栅介质 层、纳米晶浮栅层、高k或Si02材料介质/高k材料介质/ Si02材料介质复 合隧穿层，形成栅堆结构还可以进一步包括利用抗蚀剂图形为掩模依次 刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k或Si02材料介质/高k 材料介质/Si02材料介质复合隧穿层，去胶形成栅堆结构。
与上述利用抗蚀剂图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶
浮栅层、高k或Si02材料介质/高k材料介质/ Si02材料介质复合隧穿层对 应的工艺流程如图3-9所示，图3-9为依照本发明实施例利用抗蚀剂图形 309为掩模刻蚀栅材料层307、控制栅介质层306、纳米晶浮栅层305、高 k或Si02材料介质304/高k材料介质303/SiO2材料介质302复合隧穿层的 示意图。图3-9中，310、 311、 312、 313、 314、 315分别为被刻蚀后的第 一层Si02材料的隧穿介质、第二层高k材料的隧穿介质、第三层高k或 Si02材料的隧穿介质、纳米晶浮栅层、控制栅介质层、栅材料层。所述利 用抗蚀剂图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k 或Si02材料介质/高k材料介质/Si02材料介质复合隧穿层形成栅堆结构的 工艺过程包括将栅表面上覆盖的AZ5214光学抗蚀剂或SAL601电子抗 蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或反 应离子刻蚀RIE方法依次刻蚀多晶硅或者金属栅材料层、高k材料或者 Si02材料控制栅介质层、纳米晶浮栅层、高k或Si02材料介质/高k材料 介质/Si02材料介质复合隧穿层。
与上述去胶形成栅堆结构对应的工艺流程如图3-10所示，图3-10为 依照本发明实施例去除抗蚀剂309形成栅堆结构的示意图。所述去胶的方
法为湿法去胶，采用浓H2S04+H202煮胶去胶。
上述步骤209中所述光刻、离子注入，在栅线条两侧硅衬底中形成源 导电区和漏导电区还可以进一步包括在表面涂敷一层AZ9912正性光学 抗蚀剂并前烘；对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影 和定影形成源、漏区域图形；对源、漏区域的硅衬底离子注入形成源、漏 导电区；去胶，并快速退火。
与上述涂敷一层AZ9912正性光学抗蚀剂并前堪对应的工艺流程如图
3-11所示，图3-11为依照本发明实施例涂敷一层AZ9912正性光学抗蚀剂 316并前烘的示意图。所述所涂敷AZ9912正性光学抗蚀剂316的厚度为 1.5pm;所述前烘的条件为采用热板在IO(TC下前烘100秒。
与上述对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定 影形成源、漏区域图形对应的工艺流程如图3-12所示，图3-12为依照本 发明实施例对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定 影形成源、漏区域图形的示意图。图3-12中，317为曝光后的AZ9912正 性光学抗蚀剂，318、 319分别为曝光形成的源、漏区域图形。所述对所涂 敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影的方法为在光 刻机上采用光刻掩模版掩蔽按所设计的在栅线条两侧的源、漏区域图形进 行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离子 水在室温下定影30秒，完成在AZ9912正性光学抗蚀剂中形成源、漏区域 图形。
与上述对所形成的源、漏区域的硅衬底离子注入形成源、漏导电区对 应的工艺流程如图3-13所示，图3-13为依照本发明实施例对所形成的源、 漏区域的硅衬底离子注入形成源、漏导电区的示意图。图3-13中，320、 321分别为离子注入所形成的源、漏。所述对所形成的源、漏区域的硅衬 底离子注入的具体条件为向所形成的源、漏区域的硅衬底中注入P"+离 子，注入能量为50keV，注入剂量为lxlOl8cm—2。
与上述去胶、并快速退火对应的工艺流程如图3-14所示，图3-14为 依照本发明实施例去除抗蚀剂317并快速退火的示意图。所述去胶的方法 为湿法去胶，即采用浓H2S04+H202煮胶；所述快速退火的目的是激活 杂质、减少缺陷，从而在栅线条两侧硅衬底中形成源、漏导电区；所述快 速退火的具体条件为在N2气氛中在110(TC温度下快速退火10秒。
上述步骤210中所述生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、
退火，形成源电极、漏电极和栅电极，并封装还可以进一步包括
淀积一层绝缘介质；
在绝缘介质层上涂敷一层AZ9912正性光学抗蚀剂并前烘； 对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影和定影，在
源、漏、栅区域上方形成接触孔图形；
利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘介质薄 膜露出源、漏、栅材料；
在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗蚀剂上
蒸发一层Al-l%Si薄膜作为金属电极材料；
剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料，并对剥 离后剩余的金属电极材料进行退火处理形成源、漏、栅电极。
与上述淀积一层绝缘介质层对应的工艺流程如图3-15所示，图3-15 为依照本发明实施例淀积一层绝缘介质层322的示意图。所述绝缘介质材 料包括Si02、磷硅玻璃PSG、硼磷硅玻璃BPSG等；所述绝缘介质的沉积 方法为化学气相淀积CVD、电子束蒸发或磁控溅射。
与上述在绝缘介质上涂敷一层AZ9912正性光学抗蚀剂并前烘对应的 工艺流程如图3-16所示，图3-16为依照本发明实施例涂敷AZ9912正性 光学抗蚀剂323并前烘的示意图。所述AZ9912正性光学抗蚀剂的厚度为 1.5pm，对所涂敷的AZ9912正性光学抗蚀剂进行前烘的条件为采用热 板在IO(TC下前烘100秒。
与上述在对所涂敷的AZ9912正性光学抗蚀剂进行光学曝光、显影、 定影，在源、漏、栅上方形成接触孔图形对应的工艺流程如图3-17所示， 图3-17为依照本发明实施例对所涂敷的AZ9912正性光学抗蚀剂进行光学 曝光、显影和定影的示意图。图3-17中，324、 325、 326中分别为在栅、 源、漏上方形成的接触孔图形。所述对所涂敷AZ9912正性光学抗蚀剂进 行光学曝光、显影和定影的具体条件为在光刻机上采用光刻掩模版掩蔽 进行曝光，然后用AZ9912的专用显影液在室温下显影50秒，最后用去离 子水在室温下定影30秒，完成在源、漏、栅上方形成接触孔图形。
与上述利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐蚀绝缘 介质薄膜露出源、漏、栅材料对应的工艺流程如图3-18所示，图3-18为 依照本发明实施例利用AZ9912正性光学抗蚀剂图形作为掩模在常温下腐 蚀绝缘介质薄膜的示意图。图3-18中，327为被腐蚀后的绝缘介质层薄膜， 328、 329、 330分别为腐蚀绝缘介质层薄膜后露出的栅、源、漏材料。所 述腐蚀绝缘介遞薄膜的方法为利用AZ9912正性光学抗蚀剂图形作为掩
模，采用氢氟酸缓冲液(HF+NH4F+H20)在常温下腐蚀绝缘层薄膜。
与上述在露出的源、漏、栅材料表面及未去除的AZ9912正性光学抗 蚀剂上蒸发一层Al-l。/。Si薄膜作为金属电极材料对应的工艺流程如图3-19 所示，图3-19为依照本发明实施例在露出的源、漏、栅材料表面及未去除 的AZ9912正性光学抗蚀剂上蒸发一层Al-l%Si薄膜331作为金属电极材 料的示意图。所述Al-P/。Si薄膜的厚度为l[rni，该厚度应小于AZ9912正 性光学抗蚀剂的厚度。
与上述剥离AZ9912正性光学抗蚀剂及其上方蒸发的金属电极材料， 并对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电极对应的 工艺流程如图3-20所示，图3-20为依照本发明实施例剥离并对对剩余的 金属电极进行退火处理的示意图。图3-20中，332、 333、 334分别为剥离 后形成的栅、源、漏电极。所述剥离的方法为采用丙酮超声剥离AZ9912 正性光学抗蚀剂及其上方蒸发的金属电极材料；所述退火处理的具体条件 为在400。C下在N2气氛中退火处理5分钟；然后在400。C下在N2/H2混 合气体中退火20分钟；最后在40(TC下在N2气氛中退火5分钟。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果迸行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、一种多介质复合隧穿层的纳米晶浮栅存储器，其特征在于，该存储器包括硅衬底(1)、硅衬底上重掺杂的源导电区(8)和漏导电区(9)、源漏导电区之间载流子沟道上覆盖的SiO2材料介质(2)/高k材料介质(3)/高k或SiO2材料介质(4)复合隧穿层，复合隧穿层上覆盖的纳米晶浮栅层(5)、纳米晶浮栅层上覆盖的高k材料或SiO2材料控制栅介质层(6)以及控制栅介质层上覆盖的栅材料层(7)。
2、 根据权利要求1所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述Si02材料介质(2) /高k材料介质(3) /高k或Si02 材料介质(4)复合隧穿层由第一层Si02材料的隧穿介质(2)、第二层高 k材料的隧穿介质(3)和第三层高k或Si02材料的隧穿介质(4)，按一 定厚度比例自Si衬底表面起由下至上堆叠组成，所述Si02材料介质(2) /高k材料介质(3) /高k或Si02材料介质(4)复合隧穿层的总厚度为 3nm至30nm。
3、 根据权利要求2所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述复合隧穿层中的第一层Si02材料的隧穿介质(2)由Si02 材料制作而成，所述第一层Si02材料的隧穿介质(2)的厚度为lnm至5nm。
4、 根据权利要求2所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述复合隧穿层中的第二层高k材料的隧穿介质(3)由高k 材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO和H汀aON 中的任意一种或几种的组合；所述第二层高k材料的隧穿介质(3)的厚 度为lnm至20nm。
5、 根据权利要求2所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述复合隧穿层中的第三层高k或Si02材料的隧穿介质(4) 由高k材料或Si02材料制作而成，该第三层为Si02材料隧穿介质时厚度 为lnm至5nm，该第三层为高k材料隧穿介质时厚度为lnm至10nm，所 述高k材料包括HfD2、 A1203、 Zr02、 Ta205、 La203、 HfAlO和HfTaON 中的任意一种。
6、 根据权利要求1所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述纳米晶浮栅层(5)的材料选用金属纳米晶，或化合物 纳米晶，或半导体纳米晶，或异质复合纳米晶；所述纳米晶的直径为lnm 至10nm，密度为lxl0"cm—2至lxl012cm-2。
7、 根据权利要求6所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述金属纳米晶材料为W、 Al、 Ni、 Co、 Cr、 Pt、 Ru、 Sn、 Ti、 Au和Ag金属中的任意一种；所述化合物纳米晶材料为Hf02、 WN、 CdSe、 CoSi2、 NiSi、 TaSi2、 WSi2和HfSiOx 二元、多元化合物中的任意一 种；所述半导体纳米晶材料为Si或Ge;所述异质复合纳米晶材料为Si/Ge、 TiSi2/Si复合材料中的任意一种。
8、 根据权利要求1所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述控制栅介质层(6)由高k材料制作而成，包括Hf02、 A1203、 Zr02、 Ta205、 La203、 HfAlO、 HfTaON中的任意一种；或者由Si02 材料制作而成；所述控制栅介质层的厚度为10nm至50nm。
9、 根据权利要求1所述的多介质复合隧穿层的纳米晶浮栅存储器， 其特征在于，所述的栅材料层(7)采用多晶硅栅，或者采用金属栅，所 述金属栅包括TaN、 Ir02或金属硅化物。
10、 一种多介质复合隧穿层的纳米晶浮栅存储器的制作方法，其特征 在于，该方法包括A、 在硅衬底上生长一层Si02材料的隧穿介质；B、 在Si02材料的隧穿介质上生长一层高k材料的隧穿介质；C、 在高k材料的隧穿介质上再生长一层高k或Si02材料的隧穿介质；D、 在高k或Si02材料的隧穿介质上生长纳米晶浮栅层；E、 在纳米晶浮栅层上沉积高k材料或Si02材料的控制栅介质层；F、 在控制栅介质层上沉积多晶硅材料或者金属材料的栅材料层；G、 光刻，在栅材料层上的抗蚀剂中形成栅线条图形；H、 以栅线条图形为掩模刻蚀栅材料层、控制栅介质层、纳米晶浮栅 层、高k或Si02材料介质/高k材料介质/Si02材料介质复合隧穿层，形成栅堆结构；I、 光刻、离子注入，在栅线条两侧硅衬底中形成源导鬼区和漏导电区； J、生长绝缘介质、光刻、腐蚀、蒸发金属、剥离、退火，形成源电 极、漏电极和栅电极，并封装。
11、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤A中所述生长Si02材料的隧穿介质的方法为热氧化、原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者 磁控溅射；所述Si02材料的隧穿介质的厚度为lnm至5nm。
12、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤B中所述生长高k材料的隧穿介质的方法 为化学气相淀积CVD、原子层沉积ALD、电子束蒸发或者磁控溅射； 所述高k材料的隧穿介质的厚度为lnm至20nm。
13、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤C中所述生长高k或Si02材料的隧穿介 质的方法为原子层沉积ALD、化学气相淀积CVD、电子束蒸发或者磁 控溅射；所述Si02材料的隧穿介质的厚度为lnm至5nm，所述高k材料 的隧穿介质的厚度为lnm至10nm。
14、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤A、步骤B和步骤C中所述的Si02材料 的隧穿介质/高k材料的隧穿介质/高k或Si02材料的隧穿介质按一定厚度 比例堆叠组成所述的多介质复合隧穿层，所述多介质复合隧穿层的总厚度 为3nm至30nm。
15、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器的制作方法，其特征在于，步骤D中所述生长纳米晶浮栅层的方法为采用溅射或蒸发在高k或Si02材料隧穿介质上镀膜，然后对形成的薄膜材料 进行高温快速热处理，使薄膜材料结晶，形成纳米晶颗粒。
16、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤E中所述沉积高k材料或者Si02材料的 控制栅介质层的方法为化学气相淀积CVD、原子层沉积ALD、电子束 蒸发或者磁控溅射；所述沉积的高k材科或者Si02材料的控制栅介质层的 厚度为10nm至50nm。
17、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤F中所述沉积多晶硅材料或者金属材料的栅材料层的方法为化学气相淀积CVD、原子层沉积ALD、电子束蒸发 或者磁控溅射；所述沉积的多晶硅材料或者金属材料的栅材料层的厚度至 少为100nm。
18、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤G中所述光刻为光学光刻或者电子束光刻， 光刻后形成的栅线条图形的宽度即栅长为20nm至2000nm;所述光学光刻的具体工艺步骤包括在栅材料层表面涂敷一层厚度为 1.5(im的AZ5214负性光学抗蚀剂，对所涂敷的AZ5214负性光学抗蚀剂 采用热板在IO(TC下前烘100秒，接着对光学抗蚀剂AZ5214采用光刻机 利用光掩模版按所设计的栅图形进行30秒的曝光，然后用热板在115。C下 烘烤70秒，接着泛曝，不用光掩模版而直接裸曝60秒，最后用AZ5214 专用显影液1Microposit351: 5H20或1AZ400K: 4H20，在室温下显影50 秒，只在待形成的栅堆上方留下AZ5214光学抗蚀剂，最后采用去离子水 在室温下定影30秒，完成在AZ5214负性光学抗蚀剂中形成栅线条图形； 采用光学光刻形成的AZ5214负性光学抗蚀剂栅线条的宽度为500nm至2000誰；所述电子束光刻的具体工艺步骤包括在栅材料表面涂敷一层厚度为500nm的SAL601负性电子抗蚀剂，对所涂敷的SAL601负性电子抗蚀剂 用热板在105。C下前烘2分钟，接着采用电子束直写光刻系统按栅图形进 行曝光，然后对曝光后的SAL601负性电子抗蚀剂用热板在105。C下后烘 2分钟，接着采用MF CD-26显影液在室温下显影1至10分钟，再采用去 离子水在室温下定影30秒，完成在SAL601负性电子抗蚀剂中形成栅线 条图形；采用电子束光刻形成的SAL601负性电子抗蚀剂栅线条的宽度为 20nm至500nm。
19、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器的制作方法，其特征在于，所述步骤H包括将栅表面上覆盖的AZ5214负性光学抗蚀剂或者SAL601负性电子抗 蚀剂栅线条图形作为掩模，采用高密度电感耦合等离子ICP刻蚀方法或者 反应离子刻蚀RIE方法依次刻蚀栅材料层、控制栅介质层、纳米晶浮栅层、高k或Si02材料介质/高k材料介质/ Si02材料介质复合隧穿层，再去胶， 形成栅堆结构；所述去胶方法为湿法去胶，采用浓H2S04+H202煮胶去胶。
20、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器的制作方法，其特征在于，所述步骤I包括在表面涂敷一层厚度为1.5|im的AZ9912正性光学抗蚀剂，采用热板 在IO(TC下前烘100秒，在光刻机上采用光刻掩模版掩蔽在栅线条两侧的 源、漏区域进行曝光，然后用AZ9912专用显影液在室温下显影50秒，最 后用去离子水在室温下定影30秒，完成在AZ9912正性光学抗蚀剂中形成 源、漏区域图形；再向所形成的源、漏区域的硅衬底中注入P"+离子，注 入能量为50keV，注入剂量为lxl018cm—2，再在浓H2S04+H202中煮胶去 胶；然后在110(TC温度下在N2气氛中快速退火10秒，从而在栅线条两侧 硅衬底中形成源导电区和漏导电区。
21、 根据权利要求10所述的多介质复合隧穿层的纳米晶浮栅存储器 的制作方法，其特征在于，步骤J中所述生长绝缘介质、光刻、腐蚀、蒸 发金属、剥离、退火，形成源电极、漏电极和栅电极包括首先，在表面淀积一层绝缘介质，材料包括Si02、磷硅玻璃PSG或 硼磷硅玻璃BPSG;然后在该绝缘介质层上涂敷一层厚度为1.5pm的 AZ9912正性光学抗蚀剂，采用热板在IO(TC下前烘100秒、在光刻机上采 用光刻掩模版掩蔽进行曝光；接下来用AZ9912正性光学抗蚀剂的专用显 影液在室L温下显影50秒；最后用去离子水在室温下定影30秒，完成在源、 漏、栅上方形成接触孔图形；下一步，利用AZ9912正性光学抗蚀剂图形作为掩模，采用氢氟酸缓 冲液HF+NH4F+H20在常温下腐蚀绝缘介质层；再下一步，在露出的源、漏、栅材料表面及未去除的AZ9912正性光 学抗蚀剂上蒸发一层厚度小于AZ9912正性光学抗蚀剂厚度的Al-l%Si薄 膜作为金属电极材料，所述Al-"/。Si薄膜的厚度为l拜；然后，采用丙酮超声剥离AZ9912正性光学抗蚀剂及其上方蒸发的金 属电极材料；最后，对剥离后剩余的金属电极材料进行退火处理形成源、漏、栅电 极;-J 述对剥离后剩余的金属电极材料进行退火处理的条件为在400°C温度下在N2气氛中退火处理5分钟；然后在40CTC温度下在N2/H2混合气 体中退火20分钟；最后在40(TC温度下在N2气氛中退火5分钟。
全文摘要
本发明涉及微电子技术领域，公开了一种多介质复合遂穿层的纳米晶浮栅存储器，包括硅衬底、硅衬底上重掺杂的源和漏导电区、源漏导电区之间载流子沟道上覆盖的SiO₂材料介质/高k材料介质/高k或SiO₂材料介质复合隧穿层、复合隧穿层上覆盖的纳米晶浮栅层、纳米晶浮栅层上覆盖的高k材料或SiO₂材料控制栅介质层、控制栅介质层上覆盖的栅材料层。本发明同时公开了一种多介质复合遂穿层的纳米晶浮栅存储器的制作方法。本发明综合改善了浮栅存储器的存储性能，提高了编程/擦除速度和耐受性、数据保持特性，降低了编程/擦除电压和操作功耗，折衷了编程/擦除效率和数据保持的矛盾，提高了集成度，且制作工艺简单。
文档编号H01L29/788GK101383379SQ200710121370
公开日2009年3月11日 申请日期2007年9月5日 优先权日2007年9月5日
发明者明 刘, 李志刚, 杨清华, 管伟华, 媛 胡, 龙世兵 申请人:中国科学院微电子研究所