专利名称：增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺的制作方法
技术领域：
本发明是一种用于在同一块IC上同时制作高压(650V)共漏的增强型和耗 尽型VDM0S的工艺方法，属于半导体制成技术领域。
背景技术：
随着半导体技术的不断发展，开关电源电路的市场应用不断拓展。人们对资 源保护意识的不断增强。对于开关电源电路的集成度和功率损耗要求越来越严 格。为了适应低功耗设计，需要在电源输出的增强型的VDMOS (垂直双扩散金属 氧化物半导体)部分设计一个可以关断的耗尽型VDMOS。当电路上电时，电路工 作电压没有建立，增强型VDM0S处于关断状态，整个电路无输出。这时耗尽型 VDM0S由于自身负开启特性，处于导通状态，为电路电源脚外围的电容充电。当 充电的电容上的电压达到工作电压后，电路内部关断耗尽型VDMOS，以降低电源 损耗，同时增强型VDMOS开始进入工作状态，电路开始有输出。同时在电路处于 待机状态的时候，增强型VDMOS处于关断状态，整个电路无输出，电路内部关断 耗尽型VDM0S，大大降低了待机时的电源损耗。目前国外直接采用工艺复杂、难度高、成本高的BCD工艺直接实现集成，跳 过这个过程。在国内，BCD工艺还处以起步阶段，根本无法像国外公司那样实现。 国内在设计上只能采用外围接大电阻的方式实现供电，但是电阻的不可关断性， 致使功率损耗一直存在，并且很大。从版图上来说，就是在常规的650V高压增强型VDM0S (NM0S)的版图上， 独立一块区域用来做耗尽型的VDMOS。两个VDMOS具有共用的Drian (漏极)，独 立分开的Gate (栅极)和Source (源极)。为了提高可靠性，两个VDM0S间采用 高压终端隔开。具体版图布局如图l。为了制作耗尽管，在耗尽管区域增加了一 块阈值调节版(VT版)。这种工艺的具体实现是通过650V高压增强型VDM0S (NM0S)的传统工艺上，
调整传统的工艺步骤，并嵌入耗尽型VDMOS开启调整来实现的。650V高压VDM0S 工艺流程如图2所示，主要工艺步骤为-1. )场区氧化；2. )有源区光刻，刻蚀；3. ) JFET(结型场效应管)注入；4. ) P+硼注入；5. )栅氧化；6. )多晶淀积，掺杂；7. ) Pwell(p阱)注入，推结深；8. ) N+注入，推结深；9. )接触孔刻蚀；10. )接触孔硼注入11. )蒸铝，腐蚀铝；12. )压点刻蚀。发明内容技术问题本发明的目的是提供在同一块IC上同时制作高压(650V)共漏 的增强型和耗尽型的两个VDMOS的工艺方法，即增强型和耗尽型垂直双扩散型 场效应管单片集成制作工艺，该工艺具有光刻次数少，成本低，制成控制简单的 优点。技术方案本发明的增强型和耗尽型垂直双扩散型场效应管单片集成制作工 艺中，VDM0S的材料片是采用的N(100)掺砷衬底，电阻率小于0.005Q CM， 外延厚度55nm，外延电阻率24 Q CM。耐压可以稳定的做到650V，最高可以 做到700V。为了在增强型的VDM0S表面制作一个耗尽型VDM0S，要对耗尽区域进行独立 的开启电压调节，即增加一次用VT版的杂质。同时对于工艺过程的前后做了相 应的调整。该制作工艺具体的实现方式如下采用的N(100)掺砷衬底，1. )场区氧化:芯片整片氧化，氧化层厚度为9900A 11000A，2. )有源区光刻，腐蚀将片内要形成增强管和耗尽管的区域以及形成高压
终端的区域打开，将这些区域的氧化层去掉，3. ) JFET (结型场效应管)注入整片注入，由于场区厚氧化层的存在，构 成自对准注入，只有有源区的位置被注入；能量90kev 110kev;注入剂量 1. 1E12 1.3E12;杂质类型为磷，4. )P+光刻，硼注入在高压终端的位置注入，注入能量70kev 90kev;注 入剂量9E14 1.1E15;杂质类型为硼，要形成高压终端的P+环，5.) Pwell(p阱)光刻，注入，推结深在增强管和耗尽管的区域，注入能 量70kev 90kev;注入剂量2. 0E13 2. 2E13;杂质类型为硼，退火条件1150。C 氮气110分钟，6. )耗尽管VT光刻，注入在形成耗尽管的区域注入，注入能量130kev 150kev;注入剂量2.2E12 2.4E12;杂质类型为砷，7. )栅氧化整片氧化，在增强管和耗尽管的区域氧厚度达到990A 1100A，8. )多晶硅栅极淀积、掺杂，光刻，刻蚀栅氧后应立刻进炉管进行多晶淀 积，以免表面粘污，多晶淀积厚度5500A 6500A，9. )源极N+光刻，注入，推结深在增强管和耗尽管区域内，要形成VDMOS 的源极区域做N+，注入能量140kev 160kev;注入剂量4. 5E15 5. 5E15;杂质 类型为砷，10. )接触孔光刻，刻蚀在增强管和耗尽管以及和多晶栅极上，开出铝接 触用的接触孔，采用先干后湿的方法，先干法刻蚀2100A 2300A，然后湿法漂 净剩余的氧化层，11.)接触孔注入整片注入，由于只有孔开出来的区域是没有厚氧化层的， 实际上也就只有孔的位置会被注入，注入能量70kev 90kev;注入剂量9. 0E14 1. 1E15注入能量；杂质类型为硼，增加欧姆接触的良好性，降低反向二极管的 正向导通压降，12. )蒸铝，腐蚀铝整片蒸铝，铝厚3nm。厚铝可以提高电流能力和可靠 性，然后腐蚀掉有VDMOS源区和多晶栅极外的铝，13. )压点刻蚀在增强管和耗尽管的栅极和源极上，开出封装时用来金丝 焊接的区域，直接干法刻蚀到底，刻蚀干净保护的钝化层。有益效果在原有的传统高压VDMOS工艺平台上，通过对工艺步骤的调整， 增加了一次光刻注入，实现了在同一块IC上同时做增强型和耗尽型VDMOS。工
艺步骤简单，与传统工艺兼容性高，成本低，极其有利于推动国内开关电源类IC (集成电路)设计与产业化。
图1是常规VDM0S工艺流程示意图。图2是本发明调整过的带耗尽管的VDM0S工艺流程示意图。 图3是本发明最终形成的器件的纵向结构示意图。
具体实施方式
采用的N(100)掺砷衬底的VDM0S材料片，电阻率小于0.005Q ，CM，外延厚 度55um，外延电阻率24 Q CM。在2000*2500n m的芯片面积上，采用条形 原胞设计，多晶栅极宽度llPm，增强管包围耗尽管的布局方式，进行了相应的 试验版图设计。按照调整过的带耗尽管的VDMOS工艺流程，成功的在同一块IC 上同时做增强型和耗尽型VDMOS具体的实现方式如下-1. )场区氧化，氧化层厚度9900 11000 A。2. )有源区光刻，腐蚀。去掉有源区内的氧化层。3. ) JFET注入注入能量100kev;注入剂量1.2E12;杂质类型为磷。此注 入的目的主要是为了降低VDMOS的JFET电阻。4. ) P+光刻，硼注入注入能量80kev;注入剂量1.0E15;杂质类型为硼， 主要是要形成高压终端的P+环。5. ) Pwell(p阱)光刻，注入，推结深注入能量80kev;注入剂量2.1E13; 杂质类型为硼。退火条件115(TC氮气110分钟。6. )耗尽管VT光刻，注入注入能量140kev;注入剂量2.3E12;杂质类型 为砷。耗尽管的最终耗尽区结深最好不要超过500 A，否则耗尽管特性会变得不 够稳定。所以这里采用杂质类型为砷。7. )栅氧化栅氧厚度1000±20 A。8. )多晶硅栅极淀积、掺杂，光刻，刻蚀栅氧后应立刻进炉管进行多晶淀 积，以免表面粘污。多晶淀积6000A，最好采用注入的磷掺杂。9. )源极N+光刻，注入，推结深注入能量150kev;注入剂量5.0E15;杂
质类型为砷。用来形成VDMOS的源极。10. )接触孔光刻，刻蚀釆用干加湿的方法刻蚀，以得到良好源极欧姆接 触的表面状态。11. )接触孔注入注入能量80kev;注入剂量L0E15;杂质类型为硼。主 要的目的是为了增加欧姆接触的良好性，降低反向二极管的正向导通压降。12. )蒸铝，腐蚀铝铝厚3ym，可以提高电流能力和可靠性，。13. )压点刻蚀。按照如上工艺步骤，最终形成的器件参数如下单管耐压到达675V;增强管开启2.0V;耗尽管开启-2.0V。参数均达到设计
权利要求
1.一种增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺，其特征在于该制作工艺具体的实现方式如下采用N(100)掺砷衬底，1.)场区氧化芯片整片氧化，氧化层厚度为9900～11000，2.)有源区光刻，腐蚀将片内要形成增强管和耗尽管的区域以及形成高压终端的区域打开，将这些区域的氧化层去掉，3.)JFET注入整片注入，由于场区厚氧化层的存在，构成自对准注入，只有有源区的位置被注入；能量90kev～110kev；注入剂量1.1E12～1.3E12；杂质类型为磷，4.)P+光刻，硼注入在高压终端的位置注入，注入能量70kev～90kev；注入剂量9E14～1.1E15；杂质类型为硼，要形成高压终端的P+环，5.)Pwell光刻，注入，推结深在增强管和耗尽管的区域，注入能量70kev～90kev；注入剂量2.0E13～2.2E13；杂质类型为硼，退火条件1150℃氮气110分钟，6.)耗尽管VT光刻，注入在形成耗尽管的区域注入，注入能量130kev～150kev；注入剂量2.2E12～2.4E12；杂质类型为砷，7.)栅氧化整片氧化，在增强管和耗尽管的区域氧厚度达到990～1100，8.)多晶硅栅极淀积、掺杂，光刻，刻蚀栅氧后应立刻进炉管进行多晶淀积，以免表面粘污，多晶淀积厚度5500～6500，9.)源极N+光刻，注入，推结深在增强管和耗尽管区域内，要形成VDMOS的源极区域做N+，注入能量140kev～160kev；注入剂量4.5E15～5.5E15；杂质类型为砷，10.)接触孔光刻，刻蚀在增强管和耗尽管以及和多晶栅极上，开出铝接触用的接触孔，采用先干后湿的方法，先干法刻蚀2100～2300，然后湿法漂净剩余的氧化层，11.)接触孔注入整片注入，由于只有孔开出来的区域是没有厚氧化层的，实际上也就只有孔的位置会被注入，注入能量70kev～90kev；注入剂量9.0E14～1.1E15注入能量；杂质类型为硼，增加欧姆接触的良好性，降低反向二极管的正向导通压降，12.)蒸铝，腐蚀铝整片蒸铝，铝厚3μm。厚铝可以提高电流能力和可靠性，然后腐蚀掉有VDMOS源区和多晶栅极外的铝，13.)压点刻蚀在增强管和耗尽管的栅极和源极上，开出封装时用来金丝焊接的区域，直接干法刻蚀到底，刻蚀干净保护的钝化层。
2.根据权利要求1所述的增强型和耗尽型垂直双扩散型场效应管单片集 成制作工艺，其特征在于采用的N(100)掺砷衬底的VDM0S材料片，电阻率小于 0.005Q *CM，外延厚度55ym，外延电阻率24 Q CM。
全文摘要
增强型和耗尽型垂直双扩散型场效应管单片集成制作工艺是一种用于在同一块IC上同时制作高压(650V)共漏的增强型和耗尽型VDMOS的工艺方法，VDMOS的材料片是采用的N(100)掺砷衬底，电阻率小于0.005Ω·CM，外延厚度55μm，外延电阻率24Ω·CM。耐压可以稳定的做到650V，最高可以做到700V。为了在增强型的VDMOS表面制作一个耗尽型VDMOS，要对耗尽区域进行独立的开启电压调节，即增加一次用VT版的杂质。同时对于工艺过程的前后做了相应的调整。该工艺具有光刻次数少，成本低，制成控制简单的优点。
文档编号H01L21/70GK101127327SQ20071013152
公开日2008年2月20日 申请日期2007年9月13日 优先权日2007年9月13日
发明者易法友, 朱伟民, 聂卫东, 陈东勤 申请人:无锡市晶源微电子有限公司