专利名称：具有整合性基板的射频及/或射频识别电子卷标/装置及其制造与使用方法
技术领域：
本发明涉及传感器、商品电子防盗系统(electronic article surveillance, EAS)、射频(radio frequency, RF)及/或射频识别装置(RFID)电子巻标及装置， 特别涉及商品电子防盗系统、射频及/或射频识别装置的结构及其制造及/或 生产方法。因此，本发明可以提供一种低成本的制程，用以制造一射频识别 装置(或商品电子防盗系统)的电子巻标。该电子巻标包含一基板、 一射频前 端或一射频前端的子集(subset)、内存及逻辑电路。
疼尔伎不
时至今日，远距驱动(remotely powered)的电子装置及相关的系统已为人 所知悉。举例而言，由Geiszler等人提出并且名称为「邻近检测装置」 (proximity detecting apparatus)的美国专利(案号5，099，227)揭露一种远距驱动 装置。该远距驱动装置利用电磁耦合以从一远程源(remote source)取得电力， 之后利用电磁和静电耦合以传输储存的数据至一接收端。该接收端通常与该 远程源放在一起。这种远距驱动的沟通装置即是众所周知的射频识别装置电 子巻标。
射频识别装置电子巻标及其相关的系统具有多种用途。举例而言，射频 识别装置电子巻标经常用于自动化门户守卫(automated gate sentry)应用系统 的个人识别及防护受保全的建筑物或地区。这些电子巻标通常采用存取控制 卡(access control card)的形式。储存于射频识别装置电子巻标中的信息用以识 别试图进入受保全的建筑物或地区的该电子巻标的持有者。
旧式的自动化门户守卫应用系统通常需要有权进入受保全的建筑物的
人，将他们的识别卡或电子巻标插入或刷过用于该系统的一读取器，以由该 识别卡或电子巻标读取信息。新式的射频识别装置电子巻标系统利用射频数 据传输技术，允许该电子巻标在一短距离下被读取，借此省去将识别电子巻 标插入或刷过读取器的必要性。
最具特色的是，使用者只需持有该电子巻标并靠近一基地站台或将该电 子巻标置于该基地站台附近。该基地站台耦合至用以保护该建筑物或地区的
一保全系统。该基地站台传输一触发信号(excitation signal)至该电子巻标以驱 动该电子巻标上的电路。该电路响应于该触发信号，并将储存的信息由该电 子巻标传送至该基地站台。该基地站台接收并对该信息译码。该信息接着由 该保全系统处理以判定该存取是否恰当。并且，识别电子巻标可以通过一触 发信号被远距写入(例如，编程及/或停用(deactivated))。该触发信号通过一预 定的方法适当地调变。
某些传统的射频识别装置电子巻标及系统主要使用电磁耦合以远程驱 动该远程装置。该远程装置与一激励(exciter)系统及一接收系统耦合。该激 励系统产生一电磁触发信号以驱动该装置并且使该装置传输可能包含该储 存的信息的一信号。该接收系统接收由该远程装置产生的该信号。
在较基本的层面上，射频识别装置电子巻标电路通常执行某些或全部以 下所列的功能
(1) 由该读取器区域吸收射频能量；
(2) 将一射频信号转换成驱动该芯片的一直流信号；
(3) 对由该读取器传来的射频信号中的收入频率(incoming clock)、时序 (timing)及域指令信号解调；
(4) 产生状态机(state machine)判断及控制逻辑，用以对收入或目前的指 令作用；
(5) 由一内存数组或其它来源(例如， 一传感器的输出)读取数字形式的数 据。该数据的读取形同于一计数器或一注册机；
(6) 具有储存组件(例如内存)用以储存被读取到读取器及/或用于安全认
证的身份码或其它信息。举例而言，EAS停用类型内存(deactivation-type memory)用以计算一运输票的预定使用数及/或由一传感器传回信息至该读 取器；以及
(7)对传回电子巻标天线的编码的数据、时序信号或其它指令调变以传输 至电子巻标读取器。
另一方面，EAS电子巻标电路可以排除部分上述的步骤及/或功能。举 例而言，逻辑分频EAS以基本的射频能量驱动一内部的逻辑分除电路(logic divider)。逻辑分除电路接着调变电子巻标的天线，致使一独特的次谐波 (sub-harmonic)信号被传回读取器(例如，请见英国专利案号GB 2，017,454A)。 这种次谐波信号可以轻易地从其它噪声源(例如载体(carrier)的谐波)中区隔 出来并且产生一有效的EAS信号。在某些例子中，源于半导体装置的非线 性效应甚至更能简化事情，例如揭露于美国专利案号4,670,740中的例子。 半导体装置或变容器中的非线性效应导致次谐波信号，并且次谐波信号可以 在不需要中继的射频-直流电力转换或逻辑处理的情况下由读取器检测。
请参阅图1A。传统的射频识别装置电子巻标通过一制程形成。该制程 包含将由传统的晶圆制程制造出的晶圆10切割成数个芯片20。然后，将芯 片20放到一天线或电感器的载片上(该载片可能包含一蚀刻的、裁剪的或印 刷的金属天线、电感器线圈或其它导电结构)。或者，如图1B所示，芯片20 可被放到一承载带(interposer strap)40或承载载体(interposer carrier)40，并且 该承载带40接着可以被附着至一支撑膜50上的一电感器/天线52。
这个制程可能包含各种物理性的接合技术，像是黏着或通过打线、异方 性导电环氧树脂接合(anisotropic conductive epoxy bonding)、超音波、凸块接 合(bump-bonding)或覆晶(flip-chip)方法建立电性的内部连接。该黏着过程通 常包含使用热、时间及/或紫外光曝光。因为芯片20通常尽可能愈做愈小(小 于lmm)以降低每个芯片20的成本，故于芯片20上的用于电性连接的接点 组件(pad elements)可能相当小。这意味着芯片20的置放操作需要相当高的 准确性以供高速的机械式操作(例如，50微米内一预定位置的定位通常是必须的)。
这个制程包含挑选出一个别的芯片、将芯片以接合的方式置放于该天 线、电感器、载体或承载板上的正确的位置、并且形成物理性的或电性的内 部连接。整体来看，该制程可以是一相当缓慢并昂贵的制程。
如果该制程使用一中继的承载板，将可具有成本及生产量的优势。首先，
将芯片20附着至承载载体40的一网巻(web roll)。这个动作可以轻易地完成 并且有时是平行化运作。因为承载载体40通常以近距离分隔，所以其它新 颖的置放操作，像是流体自组装(fluidic sdf-assembly)或针床附着(pin bed attachment)制程，可以轻易地完成。承载载体40通常包含电通道34、 36。 电通道34、36的分布始于该芯片20并以相当大的及/或较广的面积分布于承 载载体40上的其它地方。电通道34、 36可以允许高产量及低解析附着(low resolution attach)的操作，像是巻型(crimping)或导电性胶黏剂附着。与用于使 一芯片与一电感器基板整合的一选放(pick-and-place)及/或打线制程比较下， 导电性胶黏剂附着在功能上类似于一传统的金属带(stmp)。
在某些例子中，用于金属带的低解析附着制程根据商用的设备或材料(M tihlbauerTMA600或更少)，可能花费$0.003美元或更少。承载载体40之后 附着至一电感器(未图示)，致使电性连接形成于这个地方。这种承载制程对 于覆晶或凸块接合方法可能也有优点。相对地，通过传统的方法(例如打线) 将需要的短柱(stubs)、凸块(bumps)或其它内部连接组件形成于较大的电感器
/载体基板上可能更贵或较不利。
为了达到每个射频识别装置电子巻标的成本约为$0.01美元的目标，并 用于单一品项的销售应用及其它低成本及大量的应用，因此能够结合(整合 最佳)一较不昂贵的基板、 一穏定且有效的天线、射频前端装置及高解析图 形化逻辑电路的一电子巻标结构及制程亟为所需。
发明内容
本发明的较佳实施例关于一 MOS射频及/或具有一整合的基板的射频识
别装置、传感器或电子巻标及其制造与使用方法。该装置大体来说包含(a)
一基板；(b)在该基板上的一天线及/或一电感器；以及(C)除了该天线及/或该
电感器外，形成于该基板上的一位置的一集成电路。该集成电路具有与该基 板的一表面接触的一最底层。
该制造方法大体来说包含下列步骤(l)形成一集成电路的一最底层于一
基板的一表面上；(2)形成该集成电路的连续层(successive layer)于该集成电 路的该最底层上；以及(3)将一导电作用层(electrically conductive functional layer)附着(attaching)至该基板。或者，该制造方法可能包含卜'列步骤(l)形 成该集成电路的该最底层于该基板的该表面上；(2)形成该集成电路的该连续 层于该集成电路的该最底层上；以及(3)由附着至该基板的一作用层形成一导 电性结构。
该使用方法大体来说包含下列步骤(i)在该识别装置中引起(causing)或 感应(inducing)—电流，该电流足够使该识别装置辐射、反射或调变一可检测 的电磁信号；(ii)检测该可检测的电磁辐射；以及选择性地(iii)处理由该电磁 辐射所传递的信息。选择性地，该使用方法进一步可能包含(iv)由该识别装 置(或传感器)传送(transporting)或发射(tmnsmitting)该信息至一读取装置。
使用单张印刷(sheet-fed)或巻筒印刷(web-fed)的印刷技术极有可能以非 常低的成本制造射频识别装置电子巻标。印刷技术具有潜在的成本优势，因 为可以增加材料的利用率(例如，添加物或半添加物(semi-additive)的处理)、 结合沉积及成形的步骤，并且降低主要的支出及设备的操作费用。此外，传 统的高产量印刷制程可以配合软性基板(例如， 一塑料片或一金属箔板)而提 高电子巻标的应用面。材料的利用率及添加物的处理方法使得每单位面积受 处理的基板(或芯片)具有较低的成本，致使被动装置与主动电路间的附着制 程及/或整合制程具有低成本。并且，不需光罩(mask-less)的制程较容易达到 射频识别装置的客制化服务。举例而言，每一个射频识别装置根据一读取器 的询问(inquiry)，提供一个唯一(unique)的识别码及/或一唯一的反应时间延遅 (response time delay)。
此外，如果电路能够直接印刷至该天线或电感器上，附着的步骤及相关 的成本则可以省去。这种方法与传统上半导体晶圆节省成本的方法相异，也 就是通过减少芯片的尺寸以降低芯片的成本(但是这种方法对于直接附着的 硅基射频识别装置电子巻标可能造成自我限制，因为芯片愈小，附着制程的 成本会增加)。然而，全部经过印刷且无区域限制的射频识别装置电子巻标 可能进一步从某些制程、工具及/或材料的发展中得利。这些制程、工具及/ 或材料可能不能广泛取得或商业上可能没有贩卖。在本说明书中指出的"整 合性基板"允许印刷技术与每单位面积具有低成本的显像制程整合。举例而
言，目前0.35微米硅芯片的处理成本为USS25/in2，传统的多晶硅显像的处 理成本为US$0.50-$0.90/in2，而印刷技术的处理成本可望远小于US$0.50/in2。 通过使用一基板(interposer-based)制程，某些或全部传统上的薄膜显像及 光电材料的制程可能的。光电材料的制程包含用于无机半导体、介电质及其 它位于金属箔板、片及/或其它软性基板上的薄膜的发展甚好的滚动条式 (roll-to-roll)制造制程。对于单一的薄膜，这种制程的成本大约在USS0.01/in2 附近或更少。因此，对于一相当小的基板(大约25mm2)，这种制程的成本并 不高。然而，若全部的电感器或电线基板必须被处理(即面积远大于100mm2)， 则成本预期会较贵。这种制程能够比低分辨率基板附着(USS0.003)大为节省 成本，并且这种制程提供一有效的方法，使得射频识别装置电子巻标与显像 及光电材料的制程结合(或者，与印刷步骤结合而致使一完整的制造过程。 该制造过程不需等到用于印刷式射频识别装置电子巻标的一完善的器具及 材料发展完成。
然而最终来看，这种制程包含线轴(spool-based)及/或滚动条式(roll-to-ro11)
的印刷制程。由于更低的支出设备成本、高产量(每小时几百平方公尺)、材 料使用率的提升及/或制程步骤的减少，这种制程可以使得制造成本更低。
本发明有利地提供一种低成本的射频及/或射频识别装置电子巻标。该射 频及/或射频识别装置电子巻标能够具有传统的射频、射频识别装置电子巻标 及/或商品电子防盗系统的设备及系统的标准的应用及操作。通过减少昂贵及/或低产量的附着步骤数目及减少制造主动电子电路的成本，一种低成本的电 子巻标可以通过直接印刷或以其它方式形成该电路于一基板上。该基板接着 以相当低的准确度及相当便宜的成本附着至一电感器/载体。
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下面将结 合附图对本发明的较佳实施例详细说明
图1A至图1C是用以制造射频识别装置电子巻标的一传统制程的步骤， 该制程包含附着一传统的半导体芯片至一基板上；
图2A及图2B是用以制造根据本发明的具有一整合性基板的射频识别 装置电子巻标/装置的一示范制程的关键步骤；以及
图3A至图3H是用以制造一集成电路在用于根据本发明的射频识别装 置电子巻标/装置的一基板上的一示范制程的关键步骤。
具体实施例方式
为求方便及简化，在文中出现的字词"耦接至"、"连接至"及"与…沟通" 意指直接或间接的耦合、连接或沟通，除非文中另有所指。这些字词通常可 交替的且可能交替实施，但一般给定其该领域所认知的意义。并且，同样为 求方便及简化，字词"射频"、"射频识别"及"识别"根据使用的目的及/或一装 置及/或电子巻标可交替的。并且，字词"电子巻标"或"装置"在此可以指任何 射频及/或射频识别传感器，电子巻标及/或装置。并且，字词"集成电路"意 指一单一的结构，该结构包含数个电性的主动装置。该等主动装置由数个导 体、半导体及绝缘体薄膜形成，但通常不包含离散的、机械式附着的组件(像 是芯片、金属线接合及引线、基板或一天线及/或电感器组件)或主要具有一 黏着功能的材料。此外，字词"品项"、"物体"及"物品"可交替使用，并且当 其中的一被使用时亦包含其它字词。在本发明中， 一结构或物体的一"主要 面"在某种程度上至少由该结构或物体的最大轴定义。例如，如果该结构是
圆的并且具有大于其厚度的一半径，该半径面[s](radial surface)该结构的该主要面。
本发明关于一射频传感器、 一射频防盗系统及/或射频识别装置，包含(a) 一基板；(b)在该基板上的一天线及/或一电感器；以及(c)除了该天线及/或该 电感器外，形成于该基板上的一位置的一集成电路。该集成电路具有与该基 板的一表面接触的一最底层。在不同的较佳实施例中，该集成电路包含薄膜 晶体管、二极管、随选(optional)电容器及/或电阻器以及金属化组件用以内部 连接这些电路组件。在其它的较佳实施例中，该集成电路中的至少一层包含 一印刷或激光图形化层。
进一步，本发明关于用以制造一射频传感器、 一射频防盗系统及/或射频 识别装置的制造方法。该制造方法大体来说包含下列步骤(l)形成一集成电 路的一最底层于一基板的一表面上；(2)形成该集成电路的连续层于该集成电 路的该最底层上；以及(3)将一导电作用层附着至该基板。或者，该制造方法 可能包含下列步骤(l)形成该集成电路的该最底层于该基板的该表面上；(2) 形成该集成电路的连续层于该集成电路的该最底层上；以及(3)由附着至该基 板的一作用层形成一导电性结构。
在不同的较佳实施例中，该集成电路的一层或更多层通过印刷或激光图 形化该层材料而形成。在一较佳实施例中，形成该集成电路的该最底层的步 骤包含印刷或激光图形化该最底层。
更进一步，本发明关于一种检测一品项或物体的方法。该方法大体来说 包含下列步骤(A)在附加上或与该品项或物体相关的该防盗系统及/或识别 装置中引起或感应一电流，该电流足够使该装置辐射、反射或调变一可检测 的电磁信号；(B)检测该可检测的电磁辐射；以及选择性地(C)处理由该电磁 辐射所传递的信息。选择性地，该方法进一步可能包含由该识别装置(或传 感器)传送或发射该信息至一读取装置。
关于本发明的不同的面向可以通过以下的示范较佳实施例得到进一步 的了解。
示范性的MOS射频识别装置电子巻标/装置
本发明的一面向关于一射频识别装置，包含(a)—基板；(b)在该基板上的 一天线及/或一电感器；以及(C)除了该天线及/或该电感器外，形成于该基板
上的一位置的一集成电路。该集成电路具有与该基板的一表面接触的一最底 层。
因此，本发明提供一种低成本的射频识别(或商品电子防盗系统)电子巻 标(该电子巻标可能也包含传感器及主动式的射频识别装置，像是具有一电 池的电子巻标)。该传感器的信号调变行为一般因为环境中的某些外部变化 (例如，温度、结构的导电性或该传感器附着的表面等)而改变。该电子巻标 包含一基板， 一天线/电感器以及一射频前端(或一射频前端的子集及逻辑电 路)。该电子巻标能够根据现今的射频识别标准而操作。
据显示，基于无机材料(例如，激光印刷的纳米晶体)的印刷式电子组件
能够形成在某些软性基板上，像是高温聚亚酰胺(polyimide)或金属箔板，前 提是如果一适当的热隔绝/阻障层插入至该基板(例如金属箔板)以及将以激 光处理的接续层之间。因此，本发朋利用此种材料作为一软性(至少部分为 软性)的印刷式商品电子防盗系统、射频、射频识别装置电子巻标或装置中 的一基板。
该基板一般具有一尺寸，并且该尺寸能够通过传统的薄膜制程及/或新颖 的或最先进的印刷制程并有成本效益地被处理，以产出低成本的射频电路。 集成电路能够形成于一软性基板上，诸如聚亚酰胺、玻璃/聚合物层板、高温 聚合物或金属箔板，并且以上所述的基板进一步可包含一或更多个阻障层。 一般而言，这种基板大致上比具有相似的尺寸的传统的硅芯片较便宜。然而， 传统的射频识别装置的基板通常具有l cn^的面积。相较之下，传统的硅芯 片基底的射频识别装置可能具有0.01 cm2的面积或更少。
举例而言，以下几种情况使用该基板有利的(l)将该基板作为电镀的铝、 铝/铜、不锈钢或类似的金属箔板；(2)将该基板作为内部连接、电极及介电 质，用于大型储存器或IC共振电容器及电感器；(3)用于二极管、MOS装置
或FET的电极；以及(4)将该基板作为WORM/OTP、停用组件(deactivation)
或其它内存储存组件。这种基板的应用例子可以在美国专利案号 10/885,283(代理人标号IDR0121)及美国专利案号11/104，375(代理人标号 IDR0312)査得。因此，在许多较佳实施例中，该天线及/或电感器将形成于 该基板的一第一表面，而该集成电路将形成于相对于该基板的该第一表面的
一第一表面o
因此，本发明关于一识别装置，该识别装置包含(a)—基板；(b)形成于该 基板的一第一表面上的一天线及/或一电感器；以及(C)形成于相对于该基板 的该第一表面的一第二表面上的一集成电路。该集成电路具有与该基板的该 第二表面物理性接触的一最底层。
在一较佳实施例中，该集成电路包含至少一印刷层。该印刷层可以包含 一半导体层、 一层间介电层(interlayer dielectric)、 一互连金属层(interconnect metal layer)及/或一 闸极金属层(gate metal layer)。
通常，该集成电路可能包含一闸极金属层、 一或更多层半导体层(例如， 一晶体管通道层、 一源极/汲极端子层及/或一或更多轻度掺杂或重度掺杂的 二极管层)、介于该闸极金属层及该半导体层之间的一闸极绝缘层、 一或更 多个电容器电极(每一个电容器电极一般耦合至另一个电容器电极。电容器 电极也可能是集成电路的一部分或者电容器电极可能与基板或天线/电感器 层整合或为其中一部分)、与该闸极金属层、该源极端子及该汲极端子及/或 一最顶层的二极管层及/或电容器电极电连接的数个金属导体及/或介于该等 金属导体及该半导体层间的一层间介电层。该集成电路可能进一步包含一或 更多个电阻器，其包含一金属及/或轻度掺杂或重度掺杂的多晶硅。
在一较佳实施例中，该集成电路包含一闸极金属层、数个半导体层(与 一源极/汲极端子层接触的一晶体管通道层)、介于该闸极金属层及该晶体管 通道层之间的一闸极绝缘层以及与该闸极金属层、该源极端子及该汲极端子 电连接的数个金属导体。根据制造一MOS射频识别装置电子巻标/装置，该 集成电路的示范(exemplary)层于以下详述。
该基板可能包含一软性材料，并且该软性材料可以抵抗相当高温的处理
(例如，温度范围从300。C、 350°C、 400°C、 450。C或更高，至500。C、 600 °<3或1000°C。该软性材料在这样的温度下，其机械及/或电性通常不会有明 显的退化或下降)。举例而言，该基板可能包含一薄玻璃片(50-200微米)或条 (slip)、 一玻璃/聚合物层板、 一高温聚合物(例如，polyimide, polyethersulfone， polyethylene naphthalate [PEN], polyether ether ketone [PEEK]等)或一金属箔 板，像是铝或不锈钢。代表性的厚度基于使用的材料，但一般来说介于25 微米至大约200微米(例如，从大约50微米至大约100微米)。
该天线及/或电感器可以包含该天线、该电感器或两者皆有，并且进一步 可以包含耦合至或整合至上述结构的一电容器电极(见美国专利申请案号 10/885,283(申请日为2004年7月6日)及美国专利申请案号11/104,375(申请 日为2005年4月11日))。通常，天线及/或电感器包含一金属。
在一较佳实施例中，该金属一可购得的一箔板(例如，铝、不锈钢、铜 或这些金属的合金)。在这些案例中(该天线及/或电感器由该金属箔板制成。 另一方面，该集成电路位于该基板的相反面)，制造一射频识别及/或商品电 子防盗装置(见以下的段落)的方法可能进一步包含由该金属箔板移除一部分 或更多部分的金属。该金属位于该主动的集成电路(例如，晶体管及二极管， 但使用该金属箔板的一部分以作为一电极或平板的电容器则非必须)之下(或 反面)。
在一较佳实施例中，若一电感器包含一天线及一电感器，该电感器可以 作为一可变电感器(例如，见美国专利申请案号11/104,375)。因此，形成该 天线及该电感器的金属可能是不连续的，并且根据本发明的一商品电子防盗 系统及/或识别装置可以包含耦接至一第一平板电容器的一第一(例如外部) 电感器、耦接至一第二平板电容器的一第二(例如内部)电感器以及形成于该 第一(外部)电感器、该第二(内部)电感器以及该第一及第二平板电容器上的 一介电质薄膜。该第一介电质薄膜具有孔洞以使该第一电感器及该第二电感 器(例如外部及内部)的末端曝露。
在另一较佳实施例中，该平板电容器可以是线性或非线性的及/或该装置 进一步可以包含形成于该介电质薄膜上的第一及第二非线性平板电容器。第 一及第二非线性平板电容器分别耦接至该第一及第二线性平板电容器。
本发明的装置进一步可能也包含一支撑及/或支持(backing)层(未图示)形 成于该电感器110的一表面上并且相对于该介电质薄膜20。该支撑及/或支 持层常见的并现有于商品电子防盗系统及射频识别装置的领域(见美国专利
发明者J·戴文·麦肯锡, 维克朗·巴菲特 申请人:高菲欧股份有限公司