专利名称：快闪存储器件的制造方法
技术领域：
本发明涉及制造快闪存储器件的方法，更具体涉及通过最小化在隔制造快闪存储器件的方法。
技术背景通常基于根据施加于控制栅极的电压而在浮置栅极中存储电荷的 原理进行快闪存储器件的"数据存储"操作。在所述浮置栅极和半导体 村底之间形成隧道绝缘层。在所述浮置栅极和控制栅极之间形成介电 层。所述隧道绝缘层用于防止存储在浮置栅极中的电荷泄漏。所述介电 层用于阻止浮置栅极和控制栅极之间的电荷转移。基于以上所述原理的 快闪存储器件的"程序存储"操作如下所述。在存储单元串中，控制栅极用作字线。字线通常连接到构成多个存 储单元串的多个存储单元。通过字线传输电压。如果电压施加于字线， 则在控制栅极内的电子重新排列，并在隧道绝缘层下的有源区形成沟 道。这导致其中电子穿过隧道绝缘层边界的隧穿现象，使得电子存储在 浮置栅极中。浮置栅极通过基于每个单元的隔离结构而分隔。在隔离结构上形成 介电层和字线。在该结构中，如果在字线和有源区之间施加用于编程操 作的高压，则不但在浮置栅极和有源区之间发生F-N(Fowle-Nordheim) 隧穿，而且在字线和有源区之间产生不希望的电流。这导致电荷捕获现 象，其中电荷捕获在构成介电层的层中，特别是氮化物层中。这引起阈 值电压改变增加，并使器件的可靠性降低。随着器件集成水平的增加，该现象变得更明显。因此，急需解决该 问题的方法。发明内容本发明涉及一种制造快闪存储器件的方法。该方法可通过移除形成
在隔离结构上的所有或部分的介电层来防止电荷存储在器件的不必要 区域中的现象。在编程和擦除操作时，该方法可防止单元间干扰，并可 阻止阈值电压的变化。该方法还可以通过在移除氮化物层所形成的空间 中形成用于字线的导电层来减少位线间干扰。
在一个实施方案中，该方法包括提供包含有源区和场区的半导体衬 底，其中在场区中形成隔离结构。该方法还包括在有源区和场区的半导 体衬底上形成隧道绝缘层和第一导电层，在所述第一导电层上形成介电 层，在所述介电层上形成盖层，和在所述盖层上形成硬掩模层。该方法 还包括蚀刻所述隔离结构上的盖层和介电层以形成孔。此外，该方法包 括移除所述硬掩模。此外，该方法包括在形成有孔的结构上形成第二导 电层。
图1A~1G是说明根据本发明的一个实施方案制造快闪存储器件 的方法的横截面图。
具体实施例方式
现在，将参考附图描述根据本专利的具体实施方案。
图1A~1G是说明根据本发明的一个实施方案制造快闪存储器件 的方法的横截面图。
参考图1A，在半导体衬底101上形成隧道绝缘层102和第一导电层
103。
参考图1B，图案化第一导电层103和隧道绝缘层102的一部分并移 除半导体衬底101的一部分，形成用于元件隔离的沟槽。用绝缘层104a 填充该沟槽。
参考图1C，通过蚀刻过程蚀刻特定厚度的绝缘层104a，以在所述 沟槽内形成由绝缘层104a构成的隔离结构104。隔离结构104的高度可 以大于隧道绝缘层102的高度，但是小于图案化第一导电层103的高度。 在场区中形成所述隔离结构，并在有源区中形成图案化第一导电层103。 沿隔离结构104和第一导电层103的表面形成介电层105。介电层105 可具有第一氧化物层105a、氮化物层105b、和第二氧化物层105c的堆 叠结构。介电层105用于阻止浮置栅极和控制栅极之间的电荷流动。沿 介电层105的表面形成盖层106a。盖层106a可以包含多晶硅，并用于 保护介电层105。盖层106a可具有10埃或更大的厚度，并可具有小于1/4(25。/。)单元间距A的厚度。参考图1D，在盖层106a上形成用作蚀刻掩模的硬掩模层107。硬 掩模层107可以包含Si3N4、 TiN、 Si02、多晶硅和无定形碳中的任一种 以得到单层结构，或可以包含Si3N4、 TiN、 Si02、多晶硅和无定形碳中 的两种或更多种以得到堆叠结构。可以通过实施等离子体增强的化学气 相沉积(PE-CVD)方法、光电压衰减(PVD)方法、化学气相沉积(CVD)方 法和低压化学气相沉积(LP-CVD)方法中的至少一种来形成硬掩模层 107。以下详细说明硬掩模膜107的形成方法。第一，可以通过实施PE-CVD方法沉积Si3N4来形成硬掩模层107。 第二，可以通过实施PVD方法沉积Si3N4来形成硬掩模层107。第三， 可以通过实施PVD方法沉积TiN来形成硬掩模层107。第四，可以通 过实施PVD方法沉积TiN并随后通过实施PE-CVD方法在其上沉积 Si3N4来形成硬掩模层107，或可以通过沉积Si3N4并随后沉积TiN来形 成硬掩模层107。第五，可以通过实施PVD方法沉积TiN并随后通过 实施PE-CVD方法在其上沉积Si02来形成硬掩模层107,或可以通过 沉积SK)2并随后在其上沉积TiN来形成硬掩模层107。第六，可以通过 实施PVD或PE-CVD方法沉积多晶珪来形成硬掩模层107。第七，可 以通过实施LP-CVD方法沉积多晶磋并随后通过实施PVD方法或 PE-CVD方法在其上沉积多晶硅来形成硬掩模层107，或可以通过实施 PVD方法或PE-CVD方法沉积多晶珪并随后通过实施LP-CVD方法在 其上沉积多晶硅来形成硬掩模层107。如果通过第六或第七方法形成硬掩模层107，则可以省略形成盖层 106a的步骤。这是因为硬掩模层107不但可用作盖层106a，而且可用 作蚀刻掩模。在通过上述方法形成的硬掩模层107中，在凹陷部分的表面上形成 的硬掩模层107的厚度小于在凸起部分的表面上形成的硬掩模层107的 厚度。这是因为在硬掩模层107的边缘产生悬垂物B,并且在所述凹陷 部分的表面上几乎没有沉积用于硬掩模的材料。应该通过根据悬垂物(B) 控制所述厚度来形成硬掩模层107，使得不阻塞单元间空间C。参考图1E，通过使用硬掩模层107作为蚀刻掩模实施第一蚀刻过程 来蚀刻隔离结构104上的盖层106a和介电层105，以形成孔108。可以 通过使用毯覆式蚀刻过程实施进行第一蚀刻过程。在第一蚀刻过程期 间，首先移除相对薄的凹陷部分(即，由第一导电层103和隔离结构104
形成的部分硬掩模层107)，同时移除硬掩模层107到一定厚度，使得暴 露出盖层106a并且随后形成孔108。
可以利用以下三个方法之一来形成孔108,从而暴露出氮化物层 105b。第一，可以通过实施第一蚀刻过程移除盖层106a和第二氧化物 层105c来形成孔108。第二，可以通过实施第一蚀刻过程移除盖层106a、 第二氧化物层105c和氮化物层105b来形成孔108。第三，如图IE所 示，可以通过实施第一蚀刻过程移除盖层106a、第二氧化物层105c、 氮化物层105b和第一氧化物层105a来形成孔108。
参考图1F，通过实施第二蚀刻过程全部移除硬掩模层107，并在介 电层105中形成凹槽109。当移除氮化物层105b到一定深度时，在第 一氧化物层105a和第二氧化物层105c之间形成凹槽109。
可以根据形成硬掩模层107的材料，利用三个方法之一实施第二蚀 刻过程。第一，当硬掩模层107由氮化物例如Si3N4或TiN形成时，可 以一次实施使用氮化物蚀刻剂的湿蚀刻过程以部分移除氮化物层105b， 同时移除硬掩模层107来形成凹槽109。第二，当硬掩模层107由氮化 物之外的材料例如Si02、多晶硅或无定形碳形成时，可以通过实施使用 氮化物蚀刻剂的湿蚀刻过程来移除氮化物层105b的一部分从而形成凹 槽109，然后通过实施使用其它材料的蚀刻剂的湿蚀刻过程移除硬掩模 层107。第三，当硬掩模层107由氮化物之外的材料例如SiO2、多晶硅 或无定形碳形成时，可以通过实施使用其它材料的蚀刻剂的湿蚀刻过程 来移除硬掩模层107并随后局部使用氮化物蚀刻剂以部分移除氮化物层 105c从而形成凹槽109。
参考图1G，在其中形成有孔108和凹槽109的结构上形成第二导 电层106b。第二导电层106b可具有多晶硅层和硅化物层的堆叠结构。 然后通过利用字线掩模实施蚀刻过程而图案化第二导电层106b、盖层 106a、介电层105、和第一导电层103。由此完成其中堆叠有隧道绝缘 层102、浮置栅极103a、介电层105、和控制栅极106的快闪存储单元。
如上所述，因为移除隔离结构104上的氮化物层105b，因此可以减 少电荷捕获在氮化物层105b上的现象。因此，可以减小单元间阈值电 压的变化。
如上所述，根据本发明，因为移除隔离结构上的氮化物层，因而可 以防止电荷捕获在不必要区域的现象。因此，在器件的"编程"或"擦 除"操作时，可以减少单元间的干扰，可以防止阈值电压的变化，并且 可以改进器件的可靠性。尽管已经参考具体实施方案进行上述说明，但应理解本领域技术人员 可以不背离上述公开内容、附图和所附权利要求的精神和范围对本专利进 行变化和改变。
权利要求
1.一种制造快闪存储器件的方法，该方法包括提供包括有源区和场区的半导体衬底，其中在所述场区中形成隔离结构；在所述半导体衬底上形成隧道绝缘层和第一导电层；在所述第一导电层上形成介电层；在所述介电层上形成盖层；在所述盖层上形成硬掩模层；蚀刻所述隔离结构上的所述盖层和所述介电层以形成孔；移除所述硬掩模层；和在其中形成有孔的所述盖层上形成第二导电层。
2. 权利要求l的方法，其中所述隔离结构的高度大于所述隧道绝缘层 的高度但是小于所述第一导电层的高度。
3. 权利要求l的方法，其中所述盖层包含多晶硅。
4. 权利要求l的方法，其中所述硬掩模层是包括Si3N4、 TiN、 Si02、 多晶硅和无定形碳中的任意一种的单层结构，或包括Si3N4、 TiN、 Si02、 多晶硅和无定形碳中的两种或更多种的堆叠结构。
5. 权利要求l的方法，其中形成所述硬掩模层的步骤包括实施 PE-CVD方法、PVD方法、CVD方法、和LP-CVD方法中的至少一种。
6. 权利要求l的方法，其中形成所述硬掩模层的步骤包括通过实施 PE-CVD方法或PVD方法沉积Si3N4。
7. 权利要求l的方法，其中形成所述硬掩模层的步骤包括通过实施 PVD方法沉积TiN。
8. 权利要求l的方法，其中形成所述硬掩模层的步骤包括通过实施 PVD方法沉积TiN并随后通过实施PE-CVD方法在所述TiN上沉积 Si3N4，或通过沉积Si3N4并随后在所述Si3N4上沉积TiN。
9. 权利要求l的方法，其中形成所述硬掩模层的步骤包括通过卖施 PVD方法沉积TiN并随后通过实施PE-CVD方法在所述TiN上沉积 Si02，或通过沉积Si02并随后在所述Si02上沉积TiN。
10. 权利要求l的方法，其中形成所述硬掩模层的步骤包括通过实施 PVD或PE-CVD方法沉积多晶珪，或通过实施LP-CVD方法沉积多 晶硅并随后通过实施PVD方法或PE-CVD方法沉积多晶硅、或通过实 施PVD方法或PE-CVD方法沉积多晶硅并通过实施LP-CVD方法沉积 多晶硅而形成。
11. 权利要求l的方法，其中所述硬掩模层具有在其边缘处形成的悬垂 物。
12. 权利要求l的方法，其中所述介电层具有第一氧化物层、氮化物层、 和第二氧化物层的堆叠结构，和所述实施第一蚀刻过程的步骤包括移除 所述盖层、所述第二氧化物层、和任选所述氮化物层和所述第一氧化物 层中的一个或多个，以形成所述孔。
13. 权利要求l的方法，其中 所述介电层具有第一氧化物层、氮化物层、和第二氧化物层的堆叠结构，和所述硬掩模层由氮化物形成，和，移除所述氮化物层的一部分的同时移除所述硬掩模层，以形成凹槽。
14. 权利要求14的方法，其中利用氮化物蚀刻剂移除所述部分氮化物层 和所述硬掩模层。
15. 权利要求l的方法，其中 所述介电层具有第一氧化物层、氮化物层、和第二氧化物层的堆叠结构，和所述硬掩模层由除氮化物之外的材料形成，和， 移除所述氮化物层的一部分以形成凹槽，和 移除所述硬掩模层。
16. 权利要求15的方法，其中利用氮化物蚀刻剂移除所述部分氮化物 层，和利用其它材料的蚀刻剂移除所述硬掩模层。
17. —种制造快闪存储器件的方法，该方法包括 提供包括有源区和场区的半导体衬底，其中在所述场区中形成隔离结构；在所述半导体村底上形成隧道绝缘层和第一导电层； 在所述第一导电层上形成介电层；在所述介电层上形成硬掩模层，其中所述硬掩模层包含多晶硅，并 且所述硬掩模层通过以下方法沉积多晶珪而形成(a)实施PVD或PE-CVD方法，(b)实施LP-CVD方法并随后实施PVD或PE-CVD方 法，或(c)实施PVD或PE-CVD方法并随后实施LP-CVD方法；使用所述硬掩模层作为蚀刻掩模实施第一蚀刻过程以蚀刻在所述隔 离结构上的介电层，从而形成孔；实施第二蚀刻过程以移除所述硬掩模层并在所述介电层中形成凹槽；和，在其中形成有所述孔和凹槽的结构上形成第二导电层。
全文摘要
本发明公开了一种制造快闪存储器件的方法。该方法包括提供包括有源区和场区的半导体衬底。在有源区中形成隧道绝缘层和第一导电层，并在场区中形成隔离结构。该方法包括沿第一导电层和隔离结构的表面形成介电层，沿介电层的表面形成盖层，和在盖层上形成硬掩模层。该方法还包括实施第一蚀刻过程以蚀刻隔离结构上的盖层和介电层，从而形成孔。该方法还包括实施第二蚀刻过程移除硬掩模层，以在介电层中形成凹槽。此外，该方法包括在其中形成有孔和凹槽的结构上形成第二导电层。
文档编号H01L21/8247GK101154632SQ20071015140
公开日2008年4月2日 申请日期2007年9月28日 优先权日2006年9月29日
发明者崔殷硕 申请人:海力士半导体有限公司