专利名称：高压元件与高压元件的顶层的制造方法
技术领域：
本发明涉及一种半导体元件及其构件的制造方法，且特别涉及一种高压 元件以及高压元件的顶层的制造方法。
背景技术：
随着集成电路的蓬勃发展，电子产品的种类繁多且日新月异，其中，在 高电压的系统中便需要设计能够耐受高压的高压元件。以横向扩散金属氧化
物半导体(LDMOS)元件为例，具有高击穿电压Vbd以及在操作时的低导通阻 值CRoJ是十分重要的。
一般而言，目前在的LDMOS元件中，会设置有场平板以利用其遮蔽效 应，降低电场的集聚。另外，在阱区中也会设置有相反导电型的顶层，以提 高LDMOS元件在关闭状态(Off state)下的击穿电压(Breakdown Voltage)。这 种具有顶层的高压元件在关闭状态下，其击穿电压可高达564伏特。
然而，由于顶层的导电型与阱区相反，连带地会使得元件中的沟道阻值 升高，降低了元件的操作速度。再者，此种具有已知的顶层的高压元件，在 开启状态(Onstate)下，无法维持足够的击穿电压，而大大削弱'了元件的应用。 请参考图3，图3是依照已知一种高压元件于栅极电压为15伏特时，内部电 压与总电流的关系图。由图中可知，当内部电压超过280伏特的时候，就产 生了十分明显的电击穿现象，电流一路上升。也就是说，此种高压元件在开 启状态时，击穿电压仅为280伏特，无法达到元件的需求。
发明内容
本发明提供一种高压元件，可以在关闭状态与开启状态皆维持一定的高 击穿电压。
本发明提供一种高压元件的顶层的制造方法，利用注入区域大小不同的 两次离子注入工艺，形成一层顶层，此顶层的不同部分具有不同的厚度，而 能够增进高压元件的击穿电压。本发明提出一种高压元件，包括第一导电型的基底、栅极、第二导电型 的阱区、第二导电型的源极区与漏极区、多个导电层以及第一导电型的顶层。 栅极设置于基底上，第二导电型的阱区设置于栅极一侧的基底中，第二导电 型源极区则设置于栅极另 一侧的基底中。第二导电型的漏极区设置于阱区 中。多个导电层设置于栅极与漏极区之间的基底上。第一导电型的顶层设置 于阱区的基底中，其中，接近栅极的这部分顶层的厚度大于远离栅极的这部 分顶层的厚度。
在本发明的一实施例中，上述的高压元件，其中顶层包括接近栅极的第 一部分与远离4t极的第二部分，且第一部分厚于第二部分。
在本发明的一实施例中，上述的高压元件，其中顶层上方的其中一导电 层，覆盖住第一部分与第二部分之间的交界处。
在本发明的一实施例中，上述的高压元件，其中顶层远离栅极的末端， 位于导电层下方。
在本发明的一实施例中，上述的高压元件，其中第一部分的横向尺寸约
占顶层横向尺寸的25% ~50%。
在本发明的一实施例中，上述的高压元件，其中这些导电层是作为场平 板之用。
在本发明的一实施例中，上述的高压元件，其中阱区延伸至栅极下方的
基底中。
在本发明的一实施例中，上述的高压元件，其中第一导电型为P型。 在本发明的一实施例中，上述的高压元件，其中第二导电型为N型。 本发明提出一种高压元件的顶层的制造方法，适用于第一导电型的基 底，基底上已形成有至少栅极与多个导电层，栅极一侧的基威中形成有第二 导电型的阱区，且这些导电层位于阱区的基底上，此方法例如是先进行第一 离子注入工艺，在预定区域注入第一导电型离子，预定区域位于阱区的基底 中且接近栅极，预定区域包括接近栅极的第一区域。接着进行第二离子注入 工艺，在第一区域的基底中注入第一导电型离子。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中预定 区域上方的其中 一导电层，覆盖住第 一 区域远离栅极的末端。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中预定 区域远离冲册极的末端，位于导电层下方。在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第一
区域的横向尺寸约为预定区域的横向尺寸的25% ~50%。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第二 离子注入工艺与第一离子注入工艺的注入剂量约略相同。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第二 离子注入工艺与第 一 离子注入工艺的注入能量约略相同。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中栅极 与这些导电层是于同一步骤中所形成的。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中在预 定区域注入第 一导电型离子的方法包括先在基底上形成图案化掩模层，棵露 出预定区域，然后进行第一离子注入工艺，在预定区域注入第一导电型离子。 继而再移除图案化掩模层。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中在第 一区域注入第 一导电型离子的方法例如是先在基底上形成图案化掩模层，棵 露出第一区域。接着，进行第二离子注入工艺，在预定区域注入第一导电型 离子。然后再移除图案化掩模层。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第一 导电型为p型。
在本发明的一实施例中，上述的高压元件的顶层的制造方法，其中第二
导电型为N型。
本发明因于高压元件中采用了 一层顶层，此顶层在不同部分具有不同的 厚度，因此既可以兼顾关闭状态下的高击穿电压，又可以提高元件在开启状 态下的高击穿电压，使高压元件可以耐受较高的电压，在高压系统中正常地 运作。 .
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并 配合所附图示，作详细i^明如下。
图1A至图1C是依照本发明一实施例的一种高压元件的制造流程剖面图。
图2A是依照本发明 一 实验例的高压元件在关闭状态下的内部电压与总电流的关系图。
图2B是依照本发明一实验例的高压元件在栅极电压为15伏特下的内部
电压与总电流的关系图。
图3是已知一种高压元件在栅极电压为15伏特下的内部电压与总电流 的关系图。
附图标记说明100基底
110.阱区
115:预定区域
115a:第一区域115b:第二区域120介电层
130栅极
140导电层
145、155:图案化掩模层
150第一离子注入工艺
160第二离子注入工艺
170:掺杂层
180:顶层
180a:第一部分180b:第二部分190:源极区
195:漏极区
具体实施例方式
图1A至图1C是绘示本发明一实施例的一种高压元件的顶层的制造流
程剖面图。
请参照图1A，本方法是先提供基底100,基底100例如是P型或N型 硅基底、IIIV族半导体基底或是SOI基底等。在本实施例中，基底100例如 是P型硅基底。基底100上已形成有栅极130与多个导电层140。栅极130与这些导电 层140例如是在同一步骤中，以相同的导电材料一起形成的。例如是先形成 一整层的导电材料层(未绘示)，然后经由光刻蚀刻的方式， 一并定义出栅 极130与导电层140。栅极130与导电层140的材料例如是掺杂多晶硅、金 属、金属硅化物，或是上述材料的组合。这些导电材料的形成方法例如是化 学气相沉积法或是物理气相沉积法。当然，栅极130与导电屋140也可以是 以不同步骤及不同的材料所形成的，其视工艺的设计而定。另外，本实施例
是以五个导电层140为例做说明，惟导电层140的个数并不限于此，可以是 更多或是更少。
基底100上还形成有一层介电层120,将栅极130、导电层140a~ 140e 与基底100隔离开来。介电层120的材料例如是氧化硅，其形成方法例如是 热氧化法或化学气相沉积法。
基底中100已形成有位于栅极130 —侧的阱区110,且导电层140即位 于阱区110的基底IOO上。阱区110例如是含有硼、硼离子、铟等P型掺质 的P型浅掺杂区，或是含有磷、砷等型掺质的N型浅掺杂区。在本实施例中， 配合基底IOO为P型硅基底，阱区110即选用N型浅掺杂区。
然后，请继续参照图1A,在基底IOO上形成一层图案化掩模层145，棵 露出预定区域115。预定区域115位于阱区IIO的基底中，且接近栅极130。 预定区域115包括了接近栅极130的第一区域115a以及远离栅极130的第 二区域115b,第一区域115a的横向尺寸例如是占了预定区域115的横向尺 寸的25% -50%。图案化掩模层145例如是正光致抗蚀剂材料，其形成方法 例如是先以旋转涂布(spin coating)方式于基底100上形成一层光致抗蚀剂 材料层(未绘示)，在曝光后进行图案的显影而形成图案化掩模层145。在形 成图案化掩模层145的过程中，需特别注意，使棵露出来的预定区域115其 远离栅极130的末端是位于导电层140的下方。这是为了避免后续形成的顶 层(180)末端未受导电层140的覆盖，而导致电场激增，进而造成元件电 性的异常。
接着，以图案化掩模层145为掩模，进行第一离子注入工艺150，在预 定区域115注入离子，在阱区110的基底100中形成掺杂层170。所注入的 离子的导电型例如是与阱区IIO的导电型相反，利用不同导电型的界面而产 生空乏区，以提高元件耐高压的能力。在本实施例中，第一离子注入工艺150例如是注入P型的硼离子，所选用的注入剂量例如是介于约lxi02~3x 1012/平方厘米之间。在一实施例中，第一离子注入工艺150的注入剂量例如 是约2xloW平方厘米。
继而，请参照图1B，在进行第一离子注入工艺150之后，移除图案化 掩模层145。移除的方法例如是湿式去光致抗蚀剂或干式去光致抗蚀剂。而 后，在基底IOO上形成另一层图案化掩模层155,棵露出预定区域115接近 栅极130的第一区域115a。所形成的图案化掩模层155需经过设计，使第一 区域115a远离栅极的末端，能够受到预定区域115上方的导电层140的覆 盖，这同样是在确保此处的电场变化，能够受到导电层140遮蔽效应的保护， 避免元件电性产生异常。
接着再进行第二离子注入工艺160，在第一区域115a注入离子，而形成 顶层180。第二离子注入工艺160所注入的离子的导电型与第一离子注入工 艺150相同，同为P型离子或是N型离子。第二离子注入工艺160与第一离 子注入工艺150可以是选用相同或不同的注入剂量与能量。在本实施例中， 第二离子注入工艺160所选用的注入剂量例如是与第一离子注入工艺150相 同，介于约1 x I012~3x 1012/平方厘米之间。在一实施例中，第二离子注入 工艺160的注入剂量例如是约2 x 1012/平方厘米。
然后，请参照图1C,在形成顶层180之后，移除图案化掩模层155,移 除的方法例如是干式去光致抗蚀剂和湿式去光致抗蚀剂。接着，在栅极130
一侧(未形成阱区iio的一侧)的基底ioo中形成源极区190,并在阱区no
远离栅极130的基底100中形成漏极区195。漏极区195与栅极130之间的 基底IOO上便是多个导电层140。源极区190与漏极区195是具有与阱区110 相同导电型的P型或N型重掺杂区。在本实施例中，源极区190与漏极区 195例如是N型重摻杂区。须注意的是，虽然本实施例是在形成顶层180之 后才形成源极区190与漏极区195，惟源极区190与漏极区195也可以是在 形成顶层180之前就先^于制作完成。
经由注入区域不同的两道离子注入工艺所形成的顶层180包含了接近栅 极的第一部分180a,以及远离4册极的第二部分180b。其中第一部分180a的 横向尺寸例如是占了顶层180的横向尺寸的25 % ~ 50% 。由于第一区域115a 接受了两道离子注入，因此位于第一区域H5a的第一部分180a的掺杂浓度 会大于第二部分180b的掺杂浓度。以结构来说，顶层180的第一部分180a的厚度会大于第二部分180b的厚度。
由于顶层180接近栅极130的第一部分180a较厚、掺杂浓度较大，阻 值也较高，可以使高压元件在关闭状态(offstate)下维持较高的击穿电压。另 一方面，由于顶层180远离栅极130的第二部分180b较薄，掺杂的浓度较 小，阻值随之降低，因此，高压元件在开启状态(onstate)下的击穿电压能够 获得提升，同样得以在开启状态下耐受高压。
再者，本实施例中的顶层180远离栅极130的末端位于导电层140下方， 且顶层180上方的导电层140，覆盖住顶层180的第一部分180a与第二部分 180b的交界处，可以使这两处的电场，能够受到导电层的遮蔽，而得以提高 元件的稳定度，避免电性异常。
本发明所提出的高压元件已说明如上，在此不再赘述。以下另以一实验 例^t明本发明。
本实验例的流程与步骤请参照图1A至图1C，其中，第一次注入工艺是 使用2x 1012/平方厘米的离子剂量。第二次离子注入工艺，同样是使用2x 10|2/平方厘米的离子剂量。完成后的高压元件请参照图1C所示。
之后，分别量测本实验例中的高压元件在栅极电压为0伏特的关闭状态， 以及栅极电压为15伏特的开启状态下，内部电压(Inner voltage)与总电流 (Total Current;)之间的关系。
图2A是本实验例的高压元件在关闭状态下内部电压(Inner voltage)与总 电流(Total Current)的关系图。由图2A中可看出内部电压上升的过程中，总 电流的变化幅度不大， 一直到内部电压约552伏特之后，电流才开始急遽上 升，这表示此高压元件在关闭状态下，击穿电压约为552伏特，能耐受相当 的高压。
图2B是本实验例的高压元件在栅极电压为15伏特时的内部电压 (Innervoltage)与总电流(Total Current)的关系图。图2B的中同样可以显示， 内部电压超过50伏特之后，电流趋于平稳， 一直到内部电压约为508伏特 的时候，才发生电击穿(Breakdown)。换言之，在本实验例中，高压元件在开 启状态下，击穿电压可以维持在约508伏特左右。这些数据充分表示本实验 例中，具有上述顶层的高压元件，不论是在关闭状态或是开启状态下，都能 够承受相当高的电压。这么一来，更可以加强高压元件的适用范围，使此高 压元件能够在高压的状态下，正常地运作。虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何 所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些 许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。
权利要求
1、一种高压元件，包括第一导电型的基底；栅极，设置于该基底上；第二导电型的阱区，设置于该栅极一侧的该基底中；第二导电型的源极区，设置于该栅极另一侧的该基底中；第二导电型的漏极区，设置于该阱区的该基底中；多个导电层，设置于该栅极与该漏极区之间的该基底上；第一导电型的顶层，设置于这些导电层下方的该阱区的该基底中，其中，接近该栅极的部分该顶层的厚度大于远离该栅极的部分该顶层的厚度。
2、 如权利要求1所述的高压元件，其中该顶层包括接近该槺极的第一 部分与远离该栅极的第二部分，且该第一部分厚于该第二部分。
3、 如权利要求1所述的高压元件，其中该顶层上方的其中一导电层， 覆盖住该第 一部分与该第二部分之间的交界处。
4、 如权利要求1所述的高压元件，其中该顶层远离该鄉极的末端，位 于该导电层下方。
5、 如权利要求1所述的高压元件，其中该第一部分的横向尺寸约占该 顶层横向尺寸的25% ~50%。
6、 如权利要求1所述的高压元件，其中这些导电层是作为场平板之用。
7、 如权利要求1所述的高压元件，其中该阱区延伸至该栅极下方的该基底中。
8、 如权利要求1所述的高压元件，其中该第一导电型为P型。
9、 如权利要求1所述的高压元件，其中该第二导电型为N型。
10、 一种高压元件的顶层的制造方法，适用于第一导电型的基底，该基 底上已形成有至少 一栅极与多个导电层，该栅极一侧的该基底中形成有第二 导电型的阱区，且这些导电层位于该阱区的该基底上，该方法包括进行第一离子注入工艺，在预定区域注入第一导电型离子，该预定区域 位于该阱区的该基底中，且接近该栅极，该预定区域包括接近该栅极的第一 区i或；以及进行第二离子注入工艺，在该第一区域的该基底中注入第一导电型离子。
11、 如权利要求10所述的高压元件的顶层的制造方法，其中该预定区 域上的其中 一导电层，覆盖住该第 一 区域远离该栅极的末端。
12、 如权利要求10所述的高压元件的顶层的制造方法，其中该预定区 域远离该4册^l的末端，位于该导电层下方。
13、 如权利要求10所述的高压元件的顶层的制造方法，其中该第一区 域的横向尺寸约为该预定区域的横向尺寸的25% ~50%。.
14、 如权利要求10所述的高压元件的顶层的制造方法，其中该第二离 子注入工艺与该第一离子注入工艺的注入剂量约略相同。
15、 如权利要求10所述的高压元件的顶层的制造方法，其中该第二离 子注入工艺与该第一离子注入工艺的注入能量约略相同。
16、 如权利要求10所述的高压元件的顶层的制造方法，其中该栅极与 这些导电层是于同一步骤中所形成的。
17、 如权利要求10所述的高压元件的顶层的制造方法，其中于该预定 区域注入第 一导电型离子的方法包括在该基底上形成图案化掩模层，棵露出该预定区域； 进行该第一离子注入工艺，在该预定区域注入第一导电型离子；以及 移除该图案化掩模层。
18、 如权利要求10所述的高压元件的顶层的制造方法，.其中于该第一 区域注入第 一导电型离子的方法包括在该基底上形成图案化掩模层，棵露出该第一区域； 进行该第二离子注入工艺，在该预定区域注入第一导电型离子；以及移除该图案化掩模层。
19、 如权利要求10所述的高压元件的顶层的制造方法，其中该第一导电型为p型。
20、 如权利要求10所述的高压元件的顶层的制造方法，其中该第二导 电型为N型。
全文摘要
本发明涉及一种高压元件，其包括第一导电型的基底、栅极、第二导电型的阱区、第二导电型的源极区与漏极区、多个导电层以及第一导电型的顶层。栅极设置于基底上，阱区设置于栅极一侧的基底中。源极区设置于栅极另一侧的基底中，漏极区设置于阱区的基底中。多个导电层设置于栅极与漏极区之间的基底上。顶层设置于导电层下方的阱区的基底中，其中，接近栅极的这部分顶层的厚度大于远离栅极的这部分顶层的厚度。本发明还涉及一种高压元件的顶层的制造方法。
文档编号H01L29/78GK101419983SQ20071016714
公开日2009年4月29日 申请日期2007年10月24日 优先权日2007年10月24日
发明者许世明, 黄志仁 申请人:联华电子股份有限公司