专利名称：基于标准cmos工艺的积分电容及其制作方法
技术领域：
本发明涉及CMOS集成电路设计技术领域，尤其是一种在标准 CMOS工艺下实现的积分电容及其制作方法，该积分电容可应用于红 外探测器和紫外探测器的读出电路中，同时还可以应用在积分式的模 数(AD)和数模(DA)转换器中。
背景技术：
在微弱信号探测芯片中，经常采用积分的方式将微弱的信号电流 或电荷转换为模拟电路可以处理的电压信号。积分电容的大小决定了 积分电路的动态范围和噪声性能，通过增大积分电容，可以大大提高 积分电路的动态范围。在噪声较高的环境下，必须通过提高积分电容 来实现对环境噪声的抑制。
在标准的CMOS工艺中，电容元件的实现一般采用三种方式金 属-绝缘层-金属电容(MIM)、多晶硅-绝缘层-多晶硅电容(PIP)、以 及MOS电容。MIM电容和PIP电容都是利用平板电容的基本原理来 实现的，其电容线性度很好，但是电容密度低，尤其是芯片面积有限 的情况下很难实现大电容。而在积累区工作的MOS电容具有较大的电 容密度，但是其电压系数较大，线性度较差，因此不适用于电压范围 变化较大的情况。
发明内容
(一) 要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种基于标准CMOS工艺 的积分电容及其制作方法，以提高积分电容的线性度和电容密度。
(二) 技术方案为达到上述目的，本发明提供了一种基于标准CMOS工艺的积分 电容，该积分电容包括
一P型硅衬底1;
一位于该P型硅衬底1上的下电极板2; 一位于该下电极板2上的栅氧化层3;
两个位于该下电极板2上且在该栅氧化层3两侧的N阱欧姆接触 一位于该栅氧化层3上的上电极板4。
上述方案中，所述下电极板2是利用CMOS工艺的N阱实现的。 上述方案中，所述栅氧化层3是利用CMOS工艺的栅氧化层实现的。
上述方案中，所述上电极板4是采用多晶硅栅实现的。 上述方案中，所述N阱欧姆接触5是通过N+实现的。
本发明还提供了一种基于标准CMOS工艺制作积分电容的方法， 该方法包括
在P型晶圆的衬底上形成N阱，作为新型电容的下极板； 在N阱上制作多晶硅栅，作为新型电容器的上极板； 利用自对准工艺，生成N+区域，作为N阱的欧姆接触； 分别在多晶硅栅和N+欧姆接触区制作金属接触孔，完成新型电容 的制作。
(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果
1、 本发明提供的这种基于标准CMOS工艺的积分电容及其制作方 法，所有工艺步骤完全与标准的CMOS工艺兼容；
2、 本发明提供的这种基于标准CMOS工艺的积分电容及其制作方 法，实现的电容器具有与平板电容(PIP或MIM)相同的稳定性，相 对于同等工艺下的MOS电容，电压从O至VDD变化时，电容的电压 系数为100ppm/V;3、本发明提供的这种基于标准CMOS工艺的积分电容及其制作方 法，实现的电容器具有MOS电容在积累区时的电容密度，相对于同等 工艺下的PIP电容，可以节省66%的面积，有效提高了积分电容的线 性度和电容密度。
图1是本发明提供的基于标准CMOS工艺的积分电容的结构示意
图2是本发明提供的基于标准CMOS工艺的积分电容的电流电压 的特性曲线；
图3是本发明提供的基于标准CMOS工艺的积分电容的电容电压 的特性曲线；
图4至图7是依照本发明实施例提供的制作积分电容的工艺步骤 流程图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具 体实施例，并参照附图，对本发明进一步详细说明。
本发明提供了一种实现高线性度高电容密度的电容结构，该结构 采用了平板电容的实现方式以保证高线性度。如图1所示，图1是本 发明提供的基于标准CMOS工艺的积分电容的结构示意图，该积分电 容包括一P型硅衬底1、 一位于该P型硅衬底1上的下电极板2、 一 位于该下电极板2上的栅氧化层3、两个位于该下电极板2上且在该栅 氧化层3两侧的N阱欧姆接触5和一位于该栅氧化层3上的上电极板 4。
该积分电容采用P型衬底1的硅片实现，上极板采用了多晶硅栅4 来实现，下极板利用CMOS工艺的N阱2来实现，而中间的绝缘层利 用CMOS工艺的栅氧化层3来实现，从而保证较高的电容密度。N阱 的欧姆接触通过N+3来实现，该电容的模型为等效电容6。该电容的 结构图及等效电容如图1所示。该结构类似于传统的耗尽型MOS器件，其IV曲线如下图2所示， 对应的CV特性如图3所示。
基于图1所示的基于标准CMOS工艺的积分电容的结构示意图， 图4至图7示出了依照本发明实施例提供的制作积分电容的工艺步骤 流程图，该积分电容可以在标准的CMOS工艺中实现，具体实现方法 如下
在P型晶圆的衬底上形成N阱，作为新型电容的下极板，如图4 所示；
在N阱上制作多晶硅栅，作为新型电容器的上级板，如图5所示； 利用自对准工艺，生成N+区域，作为N阱的欧姆接触，如图6所
示；
分别在多晶硅栅和N+欧姆接触区制作金属接触孔，完成新型电容 的制作，如图7所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果 进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体 实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内， 所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围 之内。
权利要求
1、一种基于标准CMOS工艺的积分电容，其特征在于，该积分电容包括一P型硅衬底(1)；一位于该P型硅衬底(1)上的下电极板(2)；一位于该下电极板(2)上的栅氧化层(3)；两个位于该下电极板(2)上且在该栅氧化层(3)两侧的N阱欧姆接触(5)；一位于该栅氧化层(3)上的上电极板(4)。
2、 根据权利要求1所述的基于标准CMOS工艺的积分电容，其 特征在于，所述下电极板(2)是利用CMOS工艺的N阱实现的。
3、 根据权利要求1所述的基于标准CMOS工艺的积分电容，其 特征在于，所述栅氧化层(3)是利用CMOS工艺的栅氧化层实现的。
4、 根据权利要求1所述的基于标准CMOS工艺的积分电容，其 特征在于，所述上电极板(4)是采用多晶硅栅实现的。
5、 根据权利要求1所述的基于标准CMOS工艺的积分电容，其 特征在于，所述N阱欧姆接触(5)是通过N+实现的。
6、 一种基于标准CMOS工艺制作积分电容的方法，其特征在于， 该方法包括在P型晶圆的衬底上形成N阱，作为新型电容的下极板； 在N阱上制作多晶硅栅，作为新型电容器的上极板； 利用自对准工艺，生成N+区域，作为N阱的欧姆接触； 分别在多晶硅栅和N+欧姆接触区制作金属接触孔，完成新型电容 的制作。
全文摘要
本发明公开了一种基于标准CMOS工艺的积分电容及其制作方法，该积分电容包括一P型硅衬底(1)；一位于该P型硅衬底(1)上的下电极板(2)；一位于该下电极板(2)上的栅氧化层(3)；两个位于该下电极板(2)上且在该栅氧化层(3)两侧的N阱欧姆接触(5)；一位于该栅氧化层(3)上的上电极板(4)。利用本发明，有效提高了积分电容的线性度和电容密度。
文档编号H01L29/66GK101471386SQ20071030421
公开日2009年7月1日 申请日期2007年12月26日 优先权日2007年12月26日
发明者张耀辉, 寅 石, 马文龙 申请人:中国科学院半导体研究所