专利名称：形成介电结构的方法以及半导体结构的制作方法
技术领域：
本发明一般涉及集成电路，尤其涉及形成介电结构的方法以及半导体结构。
背景技术：
高密度集成电路，例如超大型集成(VLSI)电路， 一般是形成具有数个金 属互连以作为三维线路结构。数个金属互连的目的是将密集元件适当连接在 一起。随着积集程度的增加，金属互连之间导致信号延迟(RC delay)及串音 (cross talk)的寄生电容效应随之增加。为了降低金属互连之间的寄生电容并 增加导电速度， 一般使用低介电系数(low-k)介电材料来形成层间介电层(ILD) 及内金属介电层(IMD)。低介电系数介电材料一般具有低机械强度，因此在后续的化学机械抛光 中可能会毁损。尤其是在低介电系数介电材料及上层抗反射涂层之间产生剥 离。因此，通常会形成帽盖层。常使用的帽盖层材料之一为四乙基正硅酸盐 (TEOS)。 TEOS与具有介电系数大于约3.9的低介电系数介电材料一同使用。 然而，对于65nm技术或其以下的技术，低介电系数介电材料即使具有更低 介电系数，如超低介电系数介电材料(ELK), TEOS和ELK之间的材料不匹 配随之增加，TEOS和ELK的界面变得脆弱，剥离因而发生。另 一种一般使用的帽盖材料通过等离子体处理并熟化低介电系数介电 材料而形成，因此使得低介电系数介电材料的顶层转变成帽盖层。实施等离 子体处理及熟化会有两种可能的结果，但是任何一种都不能提供令人满意的 结果。如果低介电系数介电材料先以等离子体处理再进行熟化，则因等离子 体处理会使低介电系数介电材料的顶部形成缜密层，将使得驱使成孔剂移出 低介电系数介电材料之后续熟化受到妨碍。相反地，若低介电系数介电材料 先熟化再进行等离子体处理，则等离子体可能会损害低介电系数介电材料且 增加介电系数值。因此，目前需要一种新颖的帽盖层材料来克服前述的缺点。发明内容根据本发明的一方面，提供一种形成以低介电系数介电材料为主的互连结构的方法。本方法包含提供基材；沉积包含第一成孔剂的低介电系数介电 层于基材上；沉积包含第二成孔剂的低介电系数帽盖层于第一低介电系数介 电层上；以及，同时熟化低介电系数介电层及低介电系数帽盖层，以移除第 一及第二成孔剂，使得产生第一孔隙度于低介电系数介电层中，及第二孔隙 度于低介电系数帽盖层中。优选地，低介电系数帽盖层及低介电系数介电层 是以相同的材料形成，且/或第 一成孔剂及第二成孔剂以相同的材料形成。才艮据本发明的另一方面，本方法包含提供基材；沉积包含成孔剂的低介 电系数介电层于基材上；原位沉积包含成孔剂的低介电系数帽盖层于低介电 系数介电层上，其中低介电系数介电层与低介电系数帽盖层是由相同的前趋 物所形成；以及，同时熟化低介电系数介电层与低介电系数帽盖层，以移除 成孔剂并产生第 一孔隙度于低介电系数介电层中及第二孔隙度于低介电系 数帽盖层中，其中第二孔隙度小于第一孔隙度。根据本发明的另一方面，半导体结构包含基材；第一低介电系数介电层 于基材上；以低介电系数材料形成的低介电系数帽盖层，其中低介电系数介 电层及低介电系数帽盖层包含一组共同的分子，且其中于低介电系数介电层 中的第 一孔隙度大于低介电系数帽盖层中的第二孔隙度。本发明的优点特征包含筒化工艺及降低成本，是由于低介电系数介电层 及低介电系数帽盖层的原位形成，低介电系数帽盖层与下层低介电系数介电 层之间的良好粘着性，以及低介电系数帽盖层与上层ARC层之间的良好粘 着性，使得剥离问题得以实质上减少且可能消除。再者，其他问题，如移除 成孔剂的困难及毁损低介电系数介电层，也可能消除。
为了更完整了解本发明及其优点，在以下的说明中参考符号与相关的说 明图式，其中图1至图5为制造本发明的优选实施例的中间阶段的剖面图。 附图标记说明10基材 20介电层22导线 24蚀刻停止层26低介电系数的介电层 28低介电系数的帽盖层30底部抗反射涂层 34开口 38阻障层32光致抗蚀剂层 36金属特征具体实施方式
本发明优选实施例的制造及使用将于下详细描述。然而，可以了解的是 本发明提供多种适当的新颖观念，可以特定内容的广泛变化予以具体化。在 此所讨论的特定实施例仅为制造及使用本发明的特定方式的说明，但并非用 以限定本发明的范围。本发明提供一种形成互连结构的帽盖层的方法。以下描述本发明的优选 实施例的制造的中间阶段。遍及本发明的多种观点及说明实施例，使用类似 的元件符号来表明类似的元件。在半导体集成电路工艺中，半导体元件形成于基材上或基材中。之后，使用金属线来互连元件。金属线可能形成于不同的金属化层且以介电层，如 层间介电层(ILD)及内金属介电层(IMD)，加以分隔，而各层间则通过介层(via) 互连。介电层优选地具有低介电系数值，使得导线之间的寄生电容低。图1 至图5说明单一的镶嵌工艺，以作为解释本发明内容的范例。本领域技术人 员将可了解形成帽盖层的方法适于用来形成互连结构的其他方法。图1说明基材10的一部分，于其上形成导线22于介电层20中。为了 简化，之后的图式将不显示基材10。导线22优选地为金属，包含铜、钨、 铝、银、金及类似物。也可以其他导电材料(如掺杂多晶硅)来形成。导线22 典型地连接至其他特征(未显示)，如介层或接触栓塞。介电层20可为层间介 电层(ILD)或内金属介电层(IMD)。图2说明形成蚀刻停止层(ESL) 24及低介电系数介电层26于导线22及 介电层20上。ESL 24优选地为介电材料，包含如氮化物、SiCN、 SiCO及 类似物。低介电系数介电层26提供导线22残留的金属化层及上层金属化层 (未显示)之间的绝缘。低介电系数介电层26优选地为具有小于约3.5的介电 常数(k)值，且优选地小于约2.5。较佳的材料包含有机硅酸盐玻璃、含碳材 料及其组合。低介电系数介电层26可利用化学气相沉积(CVD)法沉积，虽然 也可以使用其他一般使用的沉积法，如低压CVD(LPCVD)及原子层 CVD(ALCVD),而优选地为等离子体增强式CVD(PECVD)。如果使用65nm技术来形成，低介电系数介电层26的较佳厚度介于约3000A及约5000A之 间，且更优选地为4500A。然而，本领域技术人员可以了解的是当使用较小 尺寸的技术时，集成电路的特征尺寸将会减少。在一例式实施例，低介电系数介电层26是使用PECVD来形成。工艺条 件包含介于约30(TC及约45(TC之间的温度、介于约5Torr及约9Torr之间的 反应室压力、介于约300W及约900W之间的RF电源、介于50sccm及约 1000sccm之间的氧流量、介于100sccm及约3000sccm之间的氦流量与介于 50mgm及约3000mgm之间的有机成孔剂流量。优选地，介于面板(faceplate) 和加热器之间的距离约100mil至约600mi。参考图3，第二低介电系数介电层28(也可称为低介电系数帽盖层28)形 成于低介电系数介电层26上。在一优选实施例中，以共同的前趋物来形成 低介电系数帽盖层28及低介电系数介电层26，因此，产生的低介电系数帽 盖层28及低介电系数介电层26具有实质上类似的材料。低介电系数帽盖层 28及低介电系数介电层26的材料优选地约85%以上、更优选地约95%以上 相同。再者，低介电系数帽盖层28及低介电系数介电层26较佳包含相同类 型的成孔剂，如含CxHy的材料，包含C2H4、 C3H6、双三甲基硅胺(HMDS) 及类似物。低介电系数帽盖层28优选地为具有小于约500A的厚度，更优选 地介于约50A及450A之间。在最终的结构中，相较于低介电系数介电层26，低介电系数帽盖层28 包含较少的成孔剂。优选地，低介电系数帽盖层28包含小于25%的成孔剂， 且低介电系数介电层26包含小于35%的成孔剂。更优选地，在低介电系数 帽盖层28中所含的成孔剂百分比较低介电系数介电层26小了约5%以上的 差异。因此，低介电系数帽盖层28的机械强度较低介电系数介电层26的机 械强度好。而低介电系数帽盖层28的介电系数值较低介电系数介电层26的 介电系数值大一点，如约0.2或更大的差异。优选地是低介电系数帽盖层28 具有小于约3.7的介电系数值，更优选地是小于约2.7。为了达到前面特定的性质差异，工艺条件需要稍有不同。在优选实施例 中，低介电系数帽盖层28与低介电系数介电层26原位形成且使用相同方法 形成。因此，在沉积低介电系数介电层26之后，优选地是调整工艺条件至 适合产生较少成孔剂含量及较大硬度，且连续形成低介电系数帽盖层28。举 例来说，相较于用在低介电系数介电层26，低介电系数帽盖层28使用较低的RF电源沉积。再者，相较于低介电系数介电层26,低介电系数帽盖层28 优选地为以4交^氐的成孑L剂对前趋物比(porogen-to画precursor mtio)来沉积。在^~ 例示实施例中，形成低介电系数介电层26的成孔剂对前趋物比介于约0.9 及约2.5之间，而形成低介电系数帽盖层28的成孔剂对前趋物比介于约0.5 及约1.4之间。本领域技术人员可以了解的是其他工艺条件，如反应室的压 —力或分压，也会影响低介电系数介电层26及28的性质，而透过例行实验可 以找出理想的工艺条件。在一例示实施例，形成低介电系数帽盖层28的工艺条件包含介于约200 。C及约40(TC之间的温度、介于约3Torr及约9Torr之间的反应室压力、介于 约400W及约650W之间的RF电源、介于50sccm及约1000sccm之间的氧 流量、介于100sccm及约3000sccm之间的氦流量、介于50mgm及约3000mgm 之间的有机成孔剂流量，以及介于面板和加热器之间的距离约100mil至约 500mil。之后执行熟化工艺，可以使用一般使用熟化方法来执行熟化工艺，如电 子束熟化、紫外线(UV)熟化、热熟化、SCC02熟化及其类似者，也可以在用 于PECVD、原子层沉积(ALD)、 LPCVD等的生产机台中执行。可以结合多 于一种的熟化方法来达成更好的效果。优选地熟化具有两种功能驱使成孔剂自低介电系数介电层26及28移 除，以及改善各低介电系数介电材料的机械性能。在此优选实施例中，移除 成孔剂及改善机械性能的熟化工艺是以连续的熟化步骤执行。虽然每一熟化 步骤可以提供这两种功能，然而，在其他实施例中，第一熟化工艺主要用于 移除成孔剂，而第二熟化工艺主要用于改善机械性能。如果使用两个熟化工 艺，第一及第二熟化工艺可能以相同方法或不同方法执行。在执行紫外线熟 化的一例示实施例中，可能以大于第二熟化的对应波长的波长执行第一熟 化。在一例示实施例中，第一熟化具有介于约250nm及约280nm之间的波 长，第二熟化具有介于约200nm及约300nm之间的波长。另一方面，第一 及第二熟化工艺也可以相同的波长执行。优选地，熟化工艺是伴随键修复(bond-repairing)材料(优选地为含碳材料) 的存在来执行。较佳的键修复材料包含硅烷群中的材料，如(CH3)sSiH(也就 是已知的3MS或三曱基硅烷)且/或Si(OC2Hs)2(CH3)H(也就是已知的DEMS) 及其类似者。其他包含碳及氢(常常表示为QcHy)的材料也可使用于熟化。键修复材料供应碳及氢，有效复原低介电系数介电材料的键结。在熟化期间， 碳及氬与低介电系数介电材料形成键结，获得机械性能的改善。由于低介电系数介电层26及低介电系数帽盖层28以类似的材料形成且 具有类似的结构，低介电系数介电层26及上层低介电系数帽盖层28同时熟 化。因此，低介电系数介电层26中的成孔剂可以轻易穿过低介电系数帽盖 层28,而若低介电系数帽盖层28使用不同于低介电系数介电层26的材料， 则低介电系数介电层26中的成孔剂可能被低介电系数帽盖层28阻挡。在另 一实施例中，低介电系数介电层26及低介电系数帽盖层28可能分开熟化， 举例来说，通过在低介电系数帽盖层28形成之前熟化低介电系数介电层26。由于调整工艺条件，低介电系数帽盖层28的成孔剂含量小于低介电系 数介电层26的成孔剂含量，因此在成孔剂移除之后，产生的低介电系数帽 盖层28具有较小的孔隙度(porosity)，因此相较于低介电系数介电层26,具 有较佳的机械性质。优选地，低介电系数介电层26的孔隙度小于35%,而 低介电系数帽盖层28的孔隙度小于25°/。。甚至更优选地是，低介电系数帽 盖层28的孔隙度较低介电系数介电层26的孔隙度小约1.2%。使用前面讨论的方法，简单的结构得以形成及测量。优选地通过如前面 的讨论谨慎地调整工艺条件，低介电系数帽盖层28的硬度可较低介电系数 介电层26的硬度大约10%或甚至更多。举例来说，使用优选实施例制作的 样品结构，低介电系数介电层26的硬度小于约1.6Gpa，而低介电系数帽盖 层28的硬度大于约1.8Gpa，有时候甚至大于约1.9Gpa或2.0Gpa。由于硬度 的显著增加，低介电系数帽盖层28可以执行帽盖功能，以保护下层低介电 系数介电层26,免于因CMP造成的损毁。参考图4，形成且图案化的底部抗反射涂层(BARC) 30及光致抗蚀剂层 32。 BARC 30优选地为不含氮。之后，蚀刻低介电系数帽盖层28及低介电 系数介电层26,形成开口34。开口 34可以是介层开口或沟槽开口。为本领 域技术人员所知的是可以通过蚀刻或灰化低介电系数介电层26来形成开口 34。此蚀刻/灰化工艺停在ESL24。接着，蚀刻ESL24的暴露部分。因为相 对于低介电系数介电层26, ESL24相当薄，工艺控制及终点侦测更严密控 制，因此，限制过度蚀刻穿过下层导线22的可能性。之后，移除BARC30 及光致抗蚀剂层32。在一些实施例中，优选地是可过度蚀刻ESL 24，以形 成凹槽于导线22中(未显示)。参考图5，填充开口 34，形成金属特征36。在优选实施例中，填充材料 包含如铜、鴒、铝、4艮、金及其组合且/或其他已知的替代材料。优选地是在 金属特征36形成之前，形成阻障层38，且阻障层38由包含如钬、氮化钛、 钽、氮化钽、碳化硅、氧碳化硅及类似物的材料所形成。阻障层38防止金 属材料，尤其是铜，扩散进入低介电系数介电层26及造成电路失效。之后， 执行化学机械抛光(CMP),以移除过多的材料。低介电系数帽盖层28与BARC 30具有好的粘着性。在CMP工艺期间， 在BARC 30及下层帽盖层28之间的界面未观察到剥离。在本发明优选实施例中，低介电系数介电层26及低介电系数帽盖层28 包含共同的前趋物及共同的成孔剂，且原位形成。在其他实施例中，低介电 系数介电层26及低介电系数帽盖层28是以相同前趋物但不同成孔剂所形 成。在其他实施例中，以不同前趋物及不同成孔剂形成低介电系数介电层26 及低介电系数帽盖层28 。在所有这些实施例中，调整工艺条件使得低介电 系数介电层26及低介电系数帽盖层28具有类似前面讨论的介电系数值、孔 隙度及硬度。然而，若至少一前趋物或成孔剂不同时成本会较高。本发明的优选实施例具有多个优点特征，通过以类似材料原位形成低介 电系数介电层及上层低介电系数帽盖层，工艺得以简化且成本降低。在本发 明的优选实施例中，低介电系数帽盖层与下层低介电系数介电层及上层ARC 层具有好的粘着性，因此实质上不会有剥离。其他存在于已知方法的问题， 如难以移除成孔剂及损害低介电系数介电层也实质上减少或消除。虽然本发明及其优点已详细描述，可以了解的是在此不脱离权利要求界 定的本发明的精神及范围内，可有各种变化、取代及替代。再者，本申请案 的范围非限定于详述于说明书中工艺、机台、制造及物质的组合物、手段、 方法及步骤的特定实施例。根据本发明，本领域技术人员可以轻易从本发明 的披露、工艺、机台、制造及物质的组合物、手段、方法及步骤、现存或之 后将发展的，可能使用披露于此的实施例，执行实质上相同功能或达到实质 上相同的结果。因此，权利要求试图包含这些工艺、机台、制造及物质的组 合物、手段、方法及步骤于其中。本申请案主张美国临时专利申请案案号60/899,703的优先权，此临时专 利申请案申请于2007年2月6日且标题为"无剥离多孔帽盖材料(peeling-free porous capping material)", 在此并人参考。
权利要求
1.一种形成介电结构的方法，该方法包含提供基材；沉积第一低介电系数介电层于该基材上，该第一低介电系数介电层包含第一成孔剂；沉积第二低介电系数介电层于该第一低介电系数介电层上，该第二低介电系数介电层包含第二成孔剂；以及同时熟化该第一及该第二低介电系数介电层，以移除该第一及该第二成孔剂，且产生第一孔隙度于该第一低介电系数介电层中，及第二孔隙度于该第二低介电系数介电层中，其中该第二孔隙度小于该第一孔隙度。
2. 如权利要求1所述的方法，其中该第一及该第二成孔剂包含相同材料， 且其中该第 一低介电系数介电层及该第二低介电系数介电层的沉积包含一 组共同的前趋物。
3. 如权利要求2所述的方法，其中该第二低介电系数介电层中的成孔剂 比例小于该第一低介电系数介电层中的成孔剂比例约5%以上。
4. 如权利要求1所述的方法，其中相较于沉积该第二低介电系数介电层 的该步骤，沉积该第 一低介电系数介电层的该步骤具有较高的成孔剂对前趋 物比。
5. 如权利要求1所述的方法，其中该第一及该第二低介电系数介电层通 过化学气相沉积法所形成。
6. 如权利要求1所述的方法，其中熟化该第一及该第二低介电系数介电 层的该步骤，是使用实质上选自紫外线熟化、电子束熟化、热熟化、SCC02 熟化及其组合所组成的群组的方法来执行。
7. 如权利要求1所述的方法，还包含额外紫外线熟化工艺。
8. 如权利要求1所述的方法，其中熟化的该步骤在包含键修复材料的环 境中执行。
9. 如权利要求8所述的方法，其中该键修复材料包含一含碳气体。
10. 如权利要求1所述的方法，其中该第一低介电系数介电层具有小于约 2.5的介电系数，以及该第二低介电系数介电层具有小于约2.7的介电系数。
11. 如权利要求1所述的方法，其中该第一低介电系数介电层具有小于25%的孔隙度，以及该第二低介电系数介电层具有小于35%的孔隙度。
12. 如权利要求1所述的方法，其中该第一低介电系数介电层及该第二低 介电系数介电层具有大于85%的材料是共同的。
13. —种形成介电结构的方法，该方法包含 提供基材；沉积低介电系数介电层于该基材上，该低介电系数介电层包含成孔剂； 原位沉积低介电系数帽盖层于该低介电系数介电层上，该低介电系数帽盖层包含该成孔剂，其中该低介电系数介电层与该低介电系数帽盖层是以实质上相同的前趋物形成；以及同时熟化该低介电系数介电层与该低介电系数帽盖层，以移除该成孔剂，且产生第一孔隙度于该低介电系数介电层中，及第二孔隙度于该低介电系数帽盖层中，其中该第二孔隙度小于该第一孔隙度。
14. 如权利要求13所述的方法，其中相较于沉积该低介电系数帽盖层的 该步骤，沉积该低介电系数介电层的该步骤使用 一较高的RP电源。
15. 如权利要求13所述的方法，其中相较于沉积该低介电系数帽盖层的 该步骤，沉积该低介电系数介电层的该步骤具有较高的成孔剂对前趋物比。
16. 如权利要求13所述的方法，其中熟化该低介电系数介电层与该低介 电系数帽盖层的该步骤包含第 一 熟化及第二熟化。
17. 如权利要求16所述的方法，其中该第一熟化为紫外线熟化，该紫外 线熟化使用具有大于该第二熟化的较长波长的放射线。
18. 如权利要求16所述的方法，其中该第一熟化使用介于约250nm及约 280nm之间的波长，以及该第二熟化使用介于约200nm及约300nm之间的 波长。
19. 如权利要求13所述的方法，其中该熟化步骤在包含Q3y的氛围中进行。
20. 如权利要求19所述的方法，其中CxHy包含实质上选自C2H4、 C3H6、 HMDS及其组合所组成的群组的材料。
21. —种半导体结构，包含 基材；低介电系数介电层于该基材上；以及低介电系数帽盖层于该低介电系数介电层上，其中该低介电系数介电层及该低介电系数帽盖层包含实质上类似的材料，以及其中于该低介电系数介 电层中的第 一孔隙度大于该低介电系数帽盖层中的第二孔隙度。
22. 如权利要求21所述的半导体结构，其中该低介电系数介电层具有一 介电系数，小于该低介电系数帽盖层的介电系数。
23. 如权利要求22所述的半导体结构，其中该低介电系数介电层具有小 于约2.5的介电系数，以及该低介电系数帽盖层具有小于约2.7的介电系数。
24. 如权利要求21所述的半导体结构，其中该低介电系数介电层具有小 于35%的孔隙度，以及该低介电系数帽盖层具有小于25%的孔隙度。
25. 如权利要求21所述的半导体结构，其中该低介电系数帽盖层的硬度 大于该低介电系数介电层的硬度约10%。
26. 如权利要求21所述的半导体结构，其中该低介电系数帽盖层的孔隙 度小于该低介电系数介电层的孔隙度约1.2%。
27. 如权利要求21所述的半导体结构，其中该低介电系数介电层及该低 介电系数帽盖层包含有机硅酸盐玻璃。
28. 如权利要求21所述的半导体结构，其中该低介电系数介电层及该低 介电系数帽盖层包含一含碳材料。
29. 如权利要求21所述的半导体结构，还包含一金属特征，该金属特征 从该低介电系数帽盖层的顶表面延伸至该低介电系数介电层的底表面。
30. 如权利要求21所述的半导体结构，其中该低介电系数介电层及该低 介电系数帽盖层具有大于85°/。的材料是共同的。
全文摘要
本发明公开了一种形成介电结构的方法以及半导体结构。形成介电结构的方法包含提供基材；沉积包含第一成孔剂的低介电系数介电层于基材上；沉积包含第二成孔剂的低介电系数帽盖层于低介电系数介电层上；以及同时熟化低介电系数介电层及低介电系数帽盖层，以移除第一及第二成孔剂，使产生第一孔隙度于低介电系数介电层中，及第二孔隙度于低介电系数帽盖层中。第二孔隙度优选地小于第一孔隙度。优选地，低介电系数介电层及低介电系数帽盖层包含一组共同的前趋物及成孔剂，且原位进行。
文档编号H01L21/31GK101241857SQ20081000545
公开日2008年8月13日 申请日期2008年2月4日 优先权日2007年2月6日
发明者余振华, 包天一, 吴振诚, 蔡方文, 郑双铭, 陈奕伊 申请人:台湾积体电路制造股份有限公司