专利名称：：InP衬底上集成增强型和耗尽型HEMT的制作方法
技术领域：
：本发明涉及半导体材料与器件，特别涉及一种在InP衬底上集成增强型和耗尽型服MT(高电子迁移率晶体管)的制作方法。
背景技术：
：自从1980年MimuraE等首先研制成功AlGaAs/GaAs异质结高电子迁移率晶体管(服MT)以来，由于其卓越的电子输运特性，使得此类器件和电路具有高频、高速和低噪声等特性，并得到了快速的发展和广泛的应用。就衬底材料而言，InP与GaAs相比，击穿电场、热导率、电子饱和速率均更高，用它制作的HEMT器件的截止频率已经接近600GHz。参见YoshimiYamashita，"PseudomorphicIno.52Alo.4sAs/Ino.7Gao.3AsHEMTsWithanUltrahighfTof562GHz"，IEEEElectronDev丄ett，2002年。InP基纳米栅高电子迁移率晶体管(HEMT)被公认为是在40—100Gb/s传输速率的光纤通信用电路及微波，毫米波以及亚毫米波无线通信应用的首选。用InP基HEMT制作的低噪声放大器、压控振荡器等都具有其他器件不可比拟的优越性。HEMT器件根据其开启电压的不同，分为增强型HEMT和耗尽型HEMT。增强型HEMT定义为开启电压大于OV的HEMT器件，耗尽型HEMT定义为开启电压小于OV的HEMT器件。在现代超大规模集成电路中，耗尽型晶体管和增强型晶体管都是基本的三端控制器件。然而实际制作中，耗尽型HEMT相对来说比较容易实现，目前为止，基于InP基HEMT的实际应用一般都采用耗尽型HEMT，随着近几年HEMT技术的迅速发展，耗尽型HEMT的成品率、高频特性、功率特性等已经可以满足小规模超高速集成电路的需求(已有文献报导可在同一芯片上集成上千个耗尽型HEMT);而增强型InP基服MT的制作则要困难的多，虽然近几年增强型HEMT的制作技术得到不断的改进，但距离实际应用于集成电路尚有一定的差距，对InP基HEMT在逻辑电路方面的应用有较大的限制。尤其在一些逻辑电路中，更需要同时制作增强型和耗尽型HEMT(比如DCFL电路)。由于在现代集成电路中，增强型晶体管和耗尽型晶体管都是关键的三端控制器件，而InP基服MT的高频高速特性则远强于一般的MOS晶体管，也比GaAs基HEMT的高频高速特性好得多。因而如果能在InP衬底上集成增强型和耗尽型HEMT，就可以进一步制作出各种包括增强型HEMT和耗尽型HEMT的InP基超高速集成电路芯片，使得InP基HEMT在超高速集成电路方面的应用范围取得极大的突破。用InP基HEMT制作的集成电路芯片的工作频率可以超过100GHz，相当于一般电脑芯片工作频率的几十倍到一百倍。本发明的基本出发点是在InP衬底上实现增强型HEMT制作的基础上，通过适当的改进，使得可以在制作出增强型HEMT的同时也制作出耗尽型廳T。
发明内容本发明的目的在于，提供一种在同一InP衬底上集成增强型和耗尽型HEMT的制作方法，这种方法采用较成熟的InP基HEMT制作工艺，依靠在材料结构中生长两层AlAs阻挡层，实现增强型HEMT和耗尽型HEMT在InP衬底上的集成。本发明对HEMT的栅长或栅的结构无特殊要求，栅的制作可分别采用增强型和耗尽型HEMT栅制作的各种成熟的方案。本发明一种在InP衬底上集成增强型和耗尽型HEMT的制作方法，其特征在于1)半绝缘的InP衬底。2)在InP衬底上生长缓冲层这一层为不掺杂的半导体，目的是为获得高质量的外延层，减少衬底中的缺陷对电子沟道层的影响，厚度需1000A以上，较厚的缓冲层会有较好的效果，但成本也相应增加，一般采用2500A的Ino.52Al。.4sAs层。3)在缓冲层上生长电子沟道层这一层为不掺杂In。.53Gao.47As层，是二维电子所在层，厚度一般在100A200A之间。4)在电子沟道层上生长空间层这一层为不掺杂Iri().52Al。.48As层，作用是将施主杂质与二维电子气隔开，减少电离杂质散射，提高电子迁移率，厚度为30A50A，一般取30A。5)在空间层上生长面掺杂层掺杂浓度2X10^cm—2,所掺杂质为Si。该层的目的是为沟道层提供二维电子气。由于需要制作增强型HEMT，掺杂浓度不宜太高。6)在面掺杂层上生长第一层势垒层这一层为不掺杂In。.52Al。.48As层，厚度50A60A。此层厚度专门为增强型HEMT设计，为使开启电压大于0V，需要较小的势垒层厚度，以增强肖特基势垒对沟道的控制能力。7)在第一层势垒层上生长第一层腐蚀阻挡层这一层为不掺杂AlAs层，厚度2024A，作为增强型HEMT的栅槽的选择腐蚀阻挡层。AlAs与InP之间的晶格常数不匹配，所以不宜太厚。该层与增强型HEMT的栅电极之间形成肖特基势垒。8)在第一层腐蚀阻挡层上生长第二层势垒层这一层为不掺杂的In。.52Al。.48As层，厚度根据耗尽型HEMT的开启电压要求而定，一般可考虑取20100A之间。该层与耗尽型HEMT的栅电极之间形成肖特基势垒。9)在第二层势垒层上生长第二层腐蚀阻挡层这一层为不掺杂AlAs层，厚度2024A，作为耗尽型HEMT的栅槽的选择腐蚀阻挡层。10)在第二层腐蚀阻挡层上生长帽层这一层为高掺杂IncK53Gao.47As层，掺杂浓度lX10、m—3或更高，掺杂杂质为Si。该层用来形成源漏的欧姆接触，同时可以保护下面的AlAs层不被氧化。厚度一般为100A1000A。进一步，所述增强型和耗尽型HEMT是在同一片InP衬底上制作的。进一步，所述增强型和耗尽型HEMT的源漏电极是统一制作的，淀积在InGaAs帽层上，采用Ni/Ge/Au、GeAu/Ni/Au或Ti/Pt/Au;进一步，所述腐蚀阻挡层为两层AlAs腐蚀阻挡层，用于阻挡选择湿法腐蚀。进一步，所述增强型和耗尽型HEMT的器件隔离采用非选择湿法腐蚀，栅槽制作采用选择湿法腐蚀。进一步，所述非选择湿法腐蚀采用硫酸、双氧水和水的混合溶液；选择湿法腐蚀一般采用丁二酸、氨水、双氧水和水的混合溶液。进一步，所述增强型HEMT的栅槽和耗尽型.HEMT的栅槽是分别制作的，增强型HEMT的栅槽腐蚀到第一层AlAs腐蚀阻挡层，耗尽型HEMT的栅槽6腐蚀到第二层InAlAs势垒层，栅槽制作采用选择湿法腐蚀加上用稀盐酸去AlAs腐蚀阻挡层的方法制作。进一步，所述增强型HEMT的栅金属淀积在第一层AlAs腐蚀阻挡层上，而耗尽型服MT的栅金属淀积在第二层InAlAs势垒层上。进一步，用于制作增强型HEMT的栅金属结构为Pt/Ti/Pt/Au四层金属结构，用于制作耗尽型服MT的栅金属结构为Ti/Pt/Au三层金属结构。上述结构的HEMT器件的生长采用成熟的分子束外延(MBE)技术。电极的制作采用电子束蒸发技术。器件图形的形成采用光学曝光技术，在制作O.lixm量级栅长的时候可采用电子束曝光技术。本发明的优点在于，除两层很薄的AlAs阻挡层以外，其他各层材料都是晶格匹配的，这样可以降低材料生长的难度，提高器件的成品率和器件性能的一致性；制作过程中均采用湿法腐蚀，不会对二维电子气造成损伤；所用选择腐蚀液对AlAs与Ino.53Gao.47As、Ino.52Al,As之间有很好的选择比，可有效控制腐蚀深度。图1为HEMT整体结构示意图；图2为HEMT器件制备流程示意图。具体实施例方式采用本发明提出的方法制备的增强型和耗尽型HEMT的器件结构如图1所示。其中l为InP衬底，2为2500A厚的InAlAs缓冲层，3为150A厚的InGaAs沟道层，4为30A厚的InAlAs空间层，5为掺杂浓度为2X1012011—2的Si面掺杂层，6为55A厚的第一层InAlAs势垒层，7为20A厚的第一层AlAs腐蚀阻挡层，8为50A厚的第二层InAlAs势垒层，9为20A厚的第二层AlAs腐蚀阻挡层，10为500A厚掺杂浓度为lX10"cm—s的InGaAs帽层，ll为Pt/Ti/Pt/Au层状结构的增强型HEMT栅电极，12为Ti/Pt/Au层状结构的耗尽型HEMT栅电极，13为增强型HEMT的源电极，14为增强型HEMT的漏电极，15为耗尽型HEMT的源电极，16为耗尽型HEMT的漏电极。其中13、14、15、16是一起一次性制作的，都是在InGaAs帽层上制作的Ni/Ge/Au结7构的欧姆接触。以上各层的厚度只是一个示意性的数值，其可选择的范围参见下表。<table>tableseeoriginaldocumentpage8</column></row><table>半绝缘InP衬底制备过程如图2所示1.首先进行器件隔离通过光学曝光刻出HEMT台面的图形，然后用硫酸、双氧水和水的混合溶液进行湿法腐蚀，腐蚀过程在冰水混合物形成的外部环境下进行。通过对隔离区域腐蚀到InAlAs缓冲层2及以下实现器件的隔离。如图1所示。2.接着制作源漏电极的欧姆接触(图1中13、14、15、16):通过光学曝光在HEMT台面上刻出源和漏区，用电子束蒸发Ti/Pt/Au(或者Ni/Ge/Au和GeAu/Ni/Au)金属作为源漏的接触金属，并在^气和&气的混合环境下合金，形成良好的欧姆接触。3.然后是耗尽型HEMT栅12的制作通过光学曝光刻出栅槽区，用丁二酸、氨水、双氧水和水的混合溶液进行选择腐蚀，腐蚀到靠上面的AlAs层8，然后用稀盐酸去掉该层AlAs，露出下面的InAIAs层7。在此InAlAs层上通过光学曝光刻出栅条，再用电子束蒸发技术淀积Ti/Pt/Au金属，形成耗尽型HEMT的肖特基接触。由于所用溶液的选择性，腐蚀的位置可以精确控制，这是保证HEMT成品率和性能一致性的基础。4.最后是增强型HEMT栅11的制作通过光学曝光刻出栅槽区，用丁二酸、氨水、双氧水和水的混合溶液进行选择腐蚀，腐蚀停止在靠上面的AlAs层8，然后用稀盐酸去掉该层AlAs层，之后再用上述选择腐蚀溶液腐蚀到靠下面的AlAs层6。在此AlAs层上通过光学曝光刻出栅条，再用电子束蒸发技术淀积Pt/Ti/Pt/Au金属，形成增强壁HEMT的肖特基接触。以上制作方法是基于增强型HEMT的制作方法，通过在增强型HEMT的势垒层结构上多生长一层InAlAs层，以减小栅对沟道的控制，由此可以在制作增强型HEMT的同时也制作出耗尽型HEMT。从而实现增强型HEMT和耗尽型HEMT在同一InP衬底上的集成。栅的制作也可采用电子束曝光的方法，这样可以制作出0.1ym量级的栅长，使得HEMT拥有更高的频率特性。一般通过光学曝光制作的InP基HEMT应用于不超过10GHz的电路，通过电子束曝光制作的HEMT可应用于几十GHz到超过百GHz的电路。以上制作实例为本发明的一般实施方案，制作工艺上实际可采用的制作方案是很多的，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。9权利要求1.一种在InP衬底上集成增强型和耗尽型HEMT的制作方法，其特征在于，包括以下步骤1)采用半绝缘材料作为衬底；2)在衬底上生长缓冲层；3)在缓冲层上生长电子沟道层；4)在电子沟道层上生长空间层；5)在空间层上生长掺杂层；6)在掺杂层上生长第一层势垒层；7)在第一层势垒层上生长第一层腐蚀阻挡层；8)在第一层腐蚀阻挡层上生长第二层势垒层；9)在第二层势垒层上生长第二层腐蚀阻挡层；10)在第二层腐蚀阻挡层上生长帽层。2.如权利要求1所述的制作方法，其特征在于，所述衬底为半绝缘InP材料，所述缓冲层采用InAlAs，所述电子沟道层采用InGaAs，所述空间层采用InAlAs。3.如权利要求1所述的制作方法，其特征在于，所述掺杂层采用Si面，所述第一层势垒层采用InAlAs，所述第一层腐蚀阻挡层采用AlAs，所述第一层腐蚀阻挡层采用AlAs，所述第二层势垒层采用InAlAs，所述第二层腐蚀阻挡层采用AlAs，所述帽层采用InGaAs。4.如权利要求1所述的制作方法，其特征在于，所述增强型和耗尽型HEMT的源漏电极是统一制作的，淀积在InGaAs帽层上，采用Ni/Ge/Au、GeAu脂Au或Ti/Pt/Au。5.如权利要求1所述的制作方法，其特征在于，所述腐蚀阻挡层为两层AlAs腐蚀阻挡层，用于阻挡选择湿法腐蚀。6.如权利要求1所述的制作方法，其特征在于，所述增强型和耗尽型HEMT的器件隔离采用非选择湿法腐蚀，栅槽制作采用选择湿法腐蚀。7.如权利要求5所述的制作方法，其特征在于，所述非选择湿法腐蚀采用硫酸、双氧水和水的混合溶液；所述选择湿法腐蚀采用丁二酸、氨水、双氧水和水的混合溶液。8.如权利要求1所述的制作方法，其特征在于，所述增强型HEMT的栅槽和耗尽型HEMT的栅槽是分别制作的，增强型HEMT的栅槽腐蚀到第一层AlAs腐蚀阻挡层，耗尽型HEMT的栅槽腐蚀到第二层InAlAs势垒层，栅槽制作采用选择湿法腐蚀加上用稀盐酸去AlAs腐蚀阻挡层的方法制作。9.如权利要求1所述的制作方法，其特征在于，所述增强型HEMT的栅金属淀积在第一层AlAs腐蚀阻挡层上，而耗尽型HEMT的栅金属淀积在第二层InAlAs势垒层上。10.如权利要求1所述的制作方法，其特征在于，增强型服MT的栅金属结构为Pt/Ti/Pt/Au四层金属结构，耗尽型HEMT的栅金属结构为Ti/Pt/Au三层金属结构。全文摘要本发明提出一种在InP衬底上集成增强型和耗尽型HEMT(高电子迁移率晶体管)的制作方法，此方法适用于需要同时集成增强型HEMT和耗尽型HEMT的InP基集成电路。其特征在于a)在InAlAs有源层和n<sup>+</sup>InGaAs帽层之间生长双AlAs阻挡层；b)采用选择腐蚀在两层AlAs阻挡层之间形成两种不同厚度、不同结构的势垒层；c)在两种不同的势垒层上分别制作两种不同结构的栅电极，分别形成增强型和耗尽型的HEMT。文档编号H01L21/70GK101515568SQ200810057889公开日2009年8月26日申请日期2008年2月20日优先权日2008年2月20日发明者扬张,扬戴,睿杜,杨富华申请人:中国科学院半导体研究所