专利名称：片上变压器布置的制作方法
片上变压器布置技术领域本公幵一般涉及包括片上(on-chip)端接电阻器的集成电路。更 特别地，本公开涉及具有片上端接使得带宽和共模抑制得到改善的变 压器布置。
背景技术：
电子系统通常可以用典型地被称为IC或集成电路的微电子电路来 实现。这些电子系统典型地包括大量无源和有源电子组件，这些电子组件包括但不限于电阻器、电容器、电感器、逻辑门、线性放大器、 电压调节器、信号处理器以及变换器，仅是举出一些。外部信号源可以耦合到集成电路的输入端以提供在集成电路内使 用的必要信号。外部信号源可以来自于任何种类的信号源，这些信号 源包括例如，台架试验设备、线驱动器以及其它集成电路。每个信 号源包括特征输出阻抗，同时集成电路的每个输入端具有特征输入阻 抗。对于高频电路而言，外部信号源和集成电路之间的耦合充当这样 的传输线，该传输线的特征阻抗理想地与外部信号源的源阻抗匹配。 当外部信号源、传输线和集成电路的各种特征阻抗彼此匹配时，获得 最佳的信号传输。然而，阻抗之间相对的失配可能会导致不希望有的 信号反射，而这些不希望有的信号反射对于接收集成电路的操作而言 会是有问题的。发明内容根据本发明的第一方面，提供了一种布置成接收输入信号的集成 电路布置，其中输入信号包括共模部分和差模部分，所述集成电路包 括第一接合焊盘，其被耦合到集成电路的第一端口；第二接合焊盘， 其被耦合到集成电路的第二端口，其中第一端口和第二端口被布置成 接收输入信号；第一端接阻抗，其被耦合在第一节点和公共节点之间；第二端接阻抗，其被耦合在第二节点和公共节点之间，其中公共节点 被布置为接地参考电位；片上变压器布置，其包括耦合在第一接合焊盘和第一节点之间的第一电感器以及耦合在第二接合焊盘和第二节点 之间的第二电感器，其中第一电感器与第二电感器互感耦合，片上变 压器被布置成使得输入信号的共模部分通过第一和第二电感器被有效 地经由第一和第二端接阻抗短路到接地参考电位，并且片上变压器还 被布置成使得输入信号的差模部分有效地与第一和第二端接电阻器阻 隔开。根据本发明的第二方面，提供了一种用于集成电路的从外部源接 收输入信号的方法，其中输入信号包括共模部分和差模部分，所述方法包括在集成电路的第一接合焊盘处接收输入信号的第一部分；在 集成电路的第二接合焊盘处接收输入信号的第二部分；经由集成电路 内的片上变压器中的第一电感线圈，将输入信号的第一共模部分从第 一接合悍盘耦合到第一端接阻抗；经由集成电路内的片上变压器中的 第二电感线圈，将输入信号的第二共模部分从第二接合焊盘耦合到第 二端接阻抗；利用片上变压器中的第一电感线圈，将输入信号的第一 差模部分与第一端接阻抗阻隔开；利用片上变压器中的第二电感线圈， 将输入信号的第二差模部分与第二端接阻抗阻隔开；将片上变压器中 的第一电感线圈与第二电感线圈磁耦合，其中通过片上变压器同时改 善集成电路的带宽和共模抑制。根据本发明的第三方面，提供了一种集成电路中的装置，用于同 时增强与集成电路所接收的输入信号相关的信号带宽和共模抑制，所 述装置包括集成电路的第一接合焊盘，其被布置成接收输入信号的 第一部分；集成电路的第二接合焊盘，其被布置成接收输入信号的第 二部分；第一端接阻抗；第二端接阻抗；以及片上变压器，其包括彼 此电感耦合以进行互感的第一电感线圈和第二电感线圈，其中第一电 感线圈被耦合在第一接合焊盘和第一端接阻抗之间，第二电感线圈被 耦合在第二接合焊盘和第二端接阻抗之间，第一电感线圈被电感耦合 到第二电感线圈以进行互感，片上变压器具有与第一电感线圈和第一 接合焊盘的接合点相关的第一极性点，并且片上变压器具有与第二电 感线圈和第二端接电阻器的接合点相关的第二极性点。
图1A-ID是示出用于改善共模抑制和增强带宽抑制的各种常规方 法的示意图。图2是示出根据本公开的用于改善共模抑制和增强带宽抑制的片 上变压器布置的示意图。图3A和3B是示出在配置成根据本公开来进行操作的示例性片上 变压器中获得的带宽改善的频率响应图。图4A-4C是详述在配置成根据本公开来进行操作的示例性片上变 压器中，用于共模输入信号的等效电路的示意图。图5A-5C是详述在配置成根据本公开来进行操作的示例性片上变 压器中，用于差分输入信号的等效电路的示意图。
具体实施方式
将参考附图来详细描述各个实施例，在附图中，相同的附图标记 在若干视图中始终代表相同的部件和组合件。对各个实施例的参考并 不限制本发明的范围，本发明的范围仅由所附的权利要求书的范围限 定。另外，本说明书中阐述的任何实例并非旨在进行限制，而仅仅是 阐述了要求保护的本发明的许多可能的实施例中的一些。在说明书和权利要求书中，除非上下文清楚地指出，否则下面的 术语始终至少表示本文中明确相关的含义。下面指定的含义并非旨在 限制这些术语，而是仅仅提供这些术语的使用的说明性实例。"一"和 "该"的含义可以既包括对单数的指代也包括对复数的指代。"在…… 中"的含义可以包括"在……中"和"在…"'上"。术语"连接"可以 表示被连接元件之间的直接的电、电磁、机械、逻辑或其它连接，而 没有任何电、机械、逻辑或其它中间元件。术语"耦合"可以表示元 件之间的直接连接，通过一个或多个中间媒介的间接连接，或者可以 不构成物理连接的方式的元件之间的通信。术语"电路"可以表示耦 合在一起以提供所需功能的有源和/或无源、分立和/或集成的单个组件 或多个组件。术语"信号"可以表示包括电耦合和磁耦合信号的电流、 电压、电荷、数据或其它这样的可识别量中的至少一个。简而言之，本公开一般涉及需要片上端接电阻器来最小化来自外 部信号源所供给的输入信号的反射的集成电路。输入信号经由充当所 述集成电路的输入端子的两个接合焊盘施加。第一接合焊盘通过第一 片上电感器耦合到第一片上端接电阻器。第二接合焊盘通过第二片上 电感器耦合到第二片上端接电阻器。这两个片上电感器以相对于施加 的输入信号而言的互感是负值的变压器配置来布置。在操作过程中， 该片上变压器布置有效地将共模信号短路到片上端接电阻器并有效地 将差模信号与片上端接电阻器阻隔开。有效带宽和共模抑制性能利用 上述的片上变压器布置而得到了改善。将各种外部驱动器电路和本文中描述的接收集成电路之间的连接 图示为简单的连接线。然而，驱动器电路和接收电路之间的实际耦合 典型地表示为如前所述的具有特征阻抗的传输线。传输线可以以任何 合理的方式实现，包括同轴电缆、电路板迹线、带状传输线、微波传 输带等。常规方法的评估以辨认问题图1A-1D是示出用于改善共模抑制和增强带宽抑制的各种常规方 法的示意图。图1A是常规系统(110)的示意图，其示出与示例性常规集成电路相关的特征输入阻抗问题。驱动器电路(111)充当集成电路的输入信号源。驱动器(111)通过一对接合焊盘(bond pad)耦合到集成电 路(即，接收芯片112)。第一输入信号(VP)被驱动至具有50欧姆 的特征线路阻抗(RD)的第一接合焊盘。第二输入信号(VN)被驱动 至具有相同的50欧姆特征线路阻抗(RD)的第二接合焊盘。来自所 有电容源的寄生电容(CL)被集总在一起位于集成电路中的接合焊盘 处。每个接合焊盘包括如图所示的50欧姆的端接阻抗(RT)。如图所 示，从接合焊盘接收的差分输入信号对应于VOUT=VPOUT-VNOUT。 由于寄生电容CL，与图1A相关的带宽是受限的带宽。接收芯片 112的输入阻抗由RT和CL的并联组合确定，而驱动器111的输出阻 抗由电阻器RD确定。电压VOUT的幅度由电阻器RD与输入阻抗 RTIICL的比率确定。该比率越大，对应于固定VIN的VOUT的幅度就越小，反之亦然。寄生电容(CL)具有与频率成反比的特征阻抗(ZC)(ZC = l/sC，其中5="2*^*频率，并且C二电容器CL的电容)。当输 入信号(VIN)的频率的值增加时，电容器CL的阻抗减小，电导率相 应地增加，使得输出信号(VOUT)被有效地分流到地端。整体效果是， 用于接收芯片112的可用带宽受到寄生电容(CL)的限制。图1B是常规系统(120)的示意图，其示出用于改善示例性集成 电路中的带宽的方法。驱动器电路(111)与前面针对图1A描述的驱 动器电路相同。如接收芯片122所示，通过包括在每个接合焊盘和它 的相应端接电阻器RT之间串联的电感器(LS)来修正图1A中的接收 芯片(112)。同样将寄生电容图示为与端接电阻器(RT)并联的集总 电容(CL)。尽管与图1B相关的带宽由于寄生电容CL而仍是受限的带宽，但 是布置了串联耦合的电感器LS以增加信号带宽。每个串联电感器(LS) 具有与频率成比例的特征阻抗(ZL) (ZL=sL，其中3=_]*2*^*频率， 并且L:电感器LS的电感)。对于低频，串联电感器LS具有在DC条 件的限制下接近短路的非常低的阻抗，而对于高频，串联电感器LS接 近开路条件。串联电感器LS的阻抗的增加抵消了电容器CL的电导率 中的增加，使得接收芯片(122)的输入阻抗并不随着频率的增加那样 快速地减小。作为加入串联电感器的结果，使得电压VPOUT和VNOUT 并且因此使得芯片上的差分电压VOUT=VPOUT-VNOUT在幅度上并 不随着频率值的增加而那样快速地减小，使得带宽得到增加。图1C是常规系统(130)的示意图，其示出用于改善示例性集成 电路中的共模抑制的方法。接收芯片(112)与前面针对图1A描述的 接收芯片相同。如驱动器131所示，通过包括在每个驱动器电路和集 成电路122的相应接合焊盘之间串联的片外变压器(XFRM)来修正图 1A中的驱动器电路(111)。在这种配置中，变压器(XFRM)有时被 称为共模扼流圈或平衡转换器(balim)。驱动源电压对(VP， VN)可以通过共模部分(VCM)和差分部 分(VDIFF/2)来表征，并且可以表示如下VP=VCM + VDIFF/2且VN =VCM-VDIFF/2，所述共模部分通常被作为系统地端来参考。片外变 压器(XFRM)的存在充当扼流圈，该扼流圈将信号的共模部分(VCM)与接合焊盘阻隔开，并传递信号的差分部分(VDIFF)到接收芯片(112)
的接合焊盘。
图1D是常规系统(140)的示意图，其示出用于改善示例性集成 电路中的共模抑制和信号带宽的方法。驱动器电路(131)与前面针对 图1C描述的驱动器电路相同，而接收芯片(122)与前面针对图1B 描述的接收芯片相同。因此驱动器电路(131)包括来自片外变压器的 共模阻隔的益处，同时接收芯片(122)包括来自片上电感器的增强的 信号带宽的益处。
本公开已经预期了常规方法的许多变型(诸如上面探究的那些) 来增加带宽和改善共模抑制。本发明提供了一种利用片上变压器布置 来改善共模抑制的精巧的解决方案，所述片上变压器布置消除了对外 部片外变压器的需要，同时在不使用任何附加组件的情况下提供了增 加的信号带宽。本发明所述的电路布置可以应用于模拟差分输入信号 在其中是必需的高性能模数转换器电路，或者可以应用于片上端接对 于输入信号而言是必需的任何其它高频电路应用。
片上变压器布置
尽管本文中描述的示例性电路利用50欧姆的特征阻抗作为各种驱 动和端接阻抗(例如RD、 RT等)，但是更高或更低的阻抗也同样可以 应用，并且同样处于本公开的范围内。例如，在高频应用中，可能需 要较低的阻抗来改善信号带宽。与驱动阻抗(例如RD)匹配的端接阻 抗(例如RT)可以具有可能会在特定高频应用中被需要的任何恰当的 值(例如，25欧姆、50欧姆、75欧姆、IOO欧姆等)。
图2是示出根据本公开的用于改善共模抑制和增强带宽抑制的片 上变压器布置的示意图(200)。驱动器电路(111)与前面针对图1A 描述的驱动器电路相同。接收芯片(212)类似于图1A中的接收芯片 112，但是添加了专门配置的片上变压器(X4)。每个接合焊盘通过片 上变压器的相应线圈耦合到端接阻抗(RT)。端接阻抗共享与共地参考 电压(GND2)相对应的公共节点。可以通过简单的接地端子，或者通 过布置成从任何恰当的电压参考(例如GND1、 VDD、 VSS、 [VDD-VSS]/2、 VREF等)提供共地参考的缓冲器(X3)，来提供该共地参考电压(GND2)。
片上变压器(X4)的配置与现有的实现方案是有差别的和不同的。 与前述的片上电感器不同，片上变压器X4相对于片上变压器的输入端 子具有负的互感特性。第一电感线圈与对应于输入信号VPIN的接合焊 盘耦合，而第二电感线圈与对应于输入信号YNIN的接合焊盘耦合。 片上变压器(X4)中的电感线圈的互感特性由配准点(registrations dot) 指定。第一电感线圈(Ll)具有位于接合焊盘一侧上的配准点，而第 二电感线圈(L2)具有位于端接阻抗(RT) —侧上的配准点。与现有 技术的实现方案相反，当向该片上变压器(X4)的输入端施加输入信 号时产生的磁场会导致在从输入端到端接阻抗端的相同的总体方向上 流动的感生电流。下面将参考图4A-4C以及5A-5C进一步讨论这种布 置。
在某些实现方案中，接收芯片(212)包括用于感测接合焊盘处的 差分输入信号的模数转换器(ADC)功能。可以将示例性ADC电路分 成两个功能部分， 一个功能部分(XI)用于监视信号VPIN，并且一个 功能部分(X2)用于监视信号VNIN。每个功能部分可以包括跟踪与 保持电路(TH)，诸如图2中示出的跟踪与保持电路X21所示。每个 跟踪与保持电路的输出被用于提供在模数转换处理中由附加电路使用 的采样信号。本文中描述的功能部分可以实现为物理上分立的电路或 者可以根据需要而被组合为单个物理电路。
任选的电容器(CT)可以耦合到端接阻抗(RT)以减小与共模信 号相关的附加带宽。任选的电容器(CT)可以如图2所示与端接阻抗 并联地耦合，或者它们在GND2的公共连接可以耦合到某一其它电路 地端或参考电压。
片上变压器布置频率响应
图3A和3B是示出在如图2所示的配置成根据本公开进行操作的 示例性片上变压器中实现的带宽改善的频率响应图。同样把从输入源 驱动器(112)提供的差分输入信号(VIN)描述为VIN(t) = VP(t)-VN(t)， 其中VP(t) =VCM(t) + VDIFF(t)/2且VN(t) = VCM(t) —VDIFF(t)/2。输 入信号的共模部分对应于VCM(t)，而输入信号的差模部分对应于VD肝(t)。
如图3A所示，第一组图(300)包括两个波形(301， 302)。第一 波形(301)展示出在VPIN接合焊盘处感测到的差模信号的频率响应 的幅度，而第二波形(302)展示出在VPIN接合焊盘处感测到的共模 信号的频率响应。信号301具有3GHz的-3dB拐点频率，而信号302 具有1 GHz的-3dB拐点频率。差模和共模信号的频率响应中的差异是 由于片上变压器的特定布置所致。所示出的拐点频率仅是实例并且并 非旨在限制本公开的范围。整体频率响应取决于寄生电容(CL)和与 片上变压器相关的特定的电感值。
图3B是包括三个波形(311， 312， 313)的第二组图(310)，其 示出图2中的接收芯片(212)的输入阻抗(ZIN)。可以使用叠加原理 识别差模部分(ZINDIFF)和共模部分(ZINCM)，来估算输入阻抗 (ZIN)。对于图2的示例性接收芯片(212)， ZINDIFF具有如波形311 所示的2*RT或100欧姆的标称值，并且ZINCM具有如波形312和313 所示的1*RT或50欧姆的标称值。输入阻抗(ZIN)是依赖于频率的 量，它受寄生电容(CL)和片上变压器的特定电感值影响。示例性寄 生电容处于0.1pf-1.5pF的范围内。ZINDIFF在O.lGHz至50GHz的示 例性范围内具有-3dB拐点频率，该-3dB拐点频率具有在图3B中图示 为3GHz的示例值。ZINCM在50MHz至20GHz的示例性范围内具有 -3dB拐点频率，该-3dB拐点频率具有在图3B中经由波形313图示为 lGHz的示例值。在不使用具有互耦合的片上变压器的情况下，如波形 312所示，ZINCM具有与波形311相同的频率响应。
共模抑制比(CMRR)是接收芯片的一个品质因数。当输入信号 在频率上增加时，片上变压器布置将在比包括片上电感器的现有技术 实现方案更低的频率处衰减共模信号。估算频率响应中的-3dB点以检 查共模抑制。接收芯片的CMRR由差模输入阻抗与共模输入阻抗的比 率确定。CMRR的数学公式可以如下给出CMRR = 20*log(ZINDIFF/ZINCM)。
片上变压器布置的等效电路
图4A-4C是详述在配置成根据本公开来进行操作的示例性片上变压器中，用于共模输入信号的等效电路的示意图。
图4A是示出阁2的条件的示意图(410)，其中信号源VP对应于 共模信号(VCM)，并且通过设置VN=0V来消除信号源VN。信号VCM 通过第一驱动阻抗(RD)耦合到接收芯片的第一接合焊盘，而地端通 过第二驱动阻抗(RD)耦合到接收芯片的第二接合焊盘。接收芯片的 第一端接电阻(RT)通过第一电感器(Ll)耦合到第一接合焊盘，而 接收芯片的第二端接电阻(RT)通过与变压器(X4)相关的第二电感 器(L2)耦合到第二接合焊盘。第一电感器(Ll)的接合焊盘端包括 电感器定向标记(orientation marker)或点，而第二电感器(L2)的端 接电阻器端包括另 一 电感器定向标记。
变压器(X4)上的极性点表示电感器(Ll， L2)与它们的磁耦合 或互感特性之间的关系。如图所示，电流(I)从驱动源流经片上变压 器(X4)的第一电感器(Ll)。当电流流经第一电感器(Ll)的线圈 时，由于片上变压器(X4)的磁耦合特性或互感特性，产生了磁场， 该磁场感生出流入第二电感器(L2)的电流。假定片上变压器(X4) 中的线圈具有一对一的关系，则第一电感器(Ll)在第二电感器(L2) 中感生出相等大小的电流，反之亦然。感生出的电流的方向由片上变 压器(X4)中的电感线圈的关系确定，并且可以通过变压器线圈上的 极性标记或点识别。如图所示，对应于电感器L1的变压器线圈具有耦 合到接合焊盘一端上的极性点，而对应于电感器L2的变压器线圈具有 耦合到端接电阻器(RT) —端上的极性点。对于从接合焊盘(在电感 器L1上具有配准点的一端)流入电感器L1的电流，相等的电流(I) 从电感器L2流入端接电阻器TR(在电感器L2上具有配准点的一端)。
驱动源阻抗(RD)理想地与端接电阻器(RT1， RT2)匹配，使得 反射被最小化。当驱动和端接电阻器彼此匹配(RD=RT=R)时，相应 的电流(I)可以如下给出I=VCM/4R，其中对于1:1的线圈比，第一 电感器(Ll)和第二电感器(L2)中的电流彼此匹配(假定变压器具 有100%的效率)。
图4B是示出图2的条件的示意图(420)，其中信号源VN对应于 共模信号(VCM)，并且通过设置VP=0V消除了信号源VP。信号VCM 通过第二驱动阻抗(RD)耦合到接收芯片的第二接合焊盘，而地端通过第二驱动阻抗(RD)耦合到接收芯片的第一接合焊盘。当电流流经
第二电感器(L2)的线圈时，由于片上变压器(X4)的磁耦合特性， 同样产生了磁场，该磁场感生出流入第一电感器(Ll)的电流。流经 线圈的电流同样如下给出I=VCM/4R。
图4C是示出图4A和图4B的组合效果的示意图(430)。当电流 流经两个线圈(Ll， L2)时，由于片上变压器(X4)的磁耦合特性， 产生了磁场，该磁场感生出流入相对电感器的电流。每个端接电阻器
(RT)中的总电流如下给出ITOTAL = 21 = 2(VCM/4R) = VCM/2R。 变压器(X4)在这种配置中相对于共模信号充当短路。如所需的那样， 变压器(X4)没有为共模信号添加任何附加带宽。通过添加与每个端 接电阻器(RT)并联的电容器，可以实现附加的衰减。
图5A-5C是详述在配置成根据本公开来进行操作的示例性片上变 压器中，用于差模输入信号的等效电路的示意图。
图5A是示出图2的条件的示意图(510)，其中信号源VP对应于 差模信号(VDIFF/2)，并且通过设置VN二OV消除了信号源VN。信号 VP通过第一驱动阻抗(RD)耦合到接收芯片的第一接合焊盘，而地 端通过第二驱动阻抗(RD)耦合到接收芯片的第二接合焊盘。当电流
(I)经过电感器L1流入端接电阻器RT时，由变压器布置感生到电感 器L2中的相等的电流(假定100%的效率)流入端接电阻器RT，其中 电流(I)被确定为I=(VDIFF/2)/4R=VDIFF/8R。
图5B是示出图2的条件的示意图(520)，其中信号源VN对应于 差模信号(-VDIFF/2)，并且通过设置VP^OV消除了信号源VP。信号 VN通过第二驱动阻抗(RD)耦合到接收芯片的第二接合焊盘，而地 端通过第一驱动阻抗(RD)耦合到接收芯片的第一接合焊盘。当电流
(I)经过电感器L2流入第二源驱动阻抗(RD)时，由变压器布置感 生到电感器L1中的相等的电流(假定100%的效率)流入源驱动阻抗 RD，其中电流(I)被确定为I=(-VDIFF/2)/4R=-VDIFF/8R。
图5C是示出图5A和图5B的组合效果的示意图(530)。当电流 流经这两个线圈(Ll， L2)时，由于片上变压器(X4)的磁耦合特性， 产生了磁场，该磁场感生出流入相对电感器的电流。因为差模中的VP 和VN的信号通过正负变号或180度相位变化而彼此相关。每个端接电阻器(RT )中的总电流如下给出ITOTAL = VDIFF/8R + (-VDIFF/8R)= 0。变压器(X4)在这种配置中相对于差模信号充当开路。 如所需的那样，变压器(X4)为差模信号增加了附加的带宽。
本公开提供了未在现有的实现方案中发现的精巧的解决方案，使 得利用单个电路布置完成了两个功能。共模抑制利用上述片上变压器 布置而得到了改善，使得之前需要的外部片外变压器得以消除。同一 电路布置还提供了增加的信号带宽而无需任何附加的组件。因此利用 使组件最少化的精巧的解决方案而完成了增加的信号带宽和改善的共 模抑制的同时实现。
上述描述、实例和数据提供了本发明的组成部分的制造和使用的 完整描述。由于可以做出本发明的许多实施例而不脱离本发明的精神 和范围，所以本发明应归于后附的权利要求书。
权利要求
1.一种布置成接收输入信号的集成电路布置，其中所述输入信号包括共模部分和差模部分，所述集成电路包括第一接合焊盘，其被耦合到所述集成电路的第一端口；第二接合焊盘，其被耦合到所述集成电路的第二端口，其中所述第一端口和所述第二端口被布置成接收所述输入信号；第一端接阻抗，其被耦合在第一节点和公共节点之间；第二端接阻抗，其被耦合在第二节点和所述公共节点之间，其中所述公共节点被布置为接地参考电位；片上变压器布置，其包括耦合在所述第一接合焊盘和所述第一节点之间的第一电感器以及耦合在所述第二接合焊盘和所述第二节点之间的第二电感器，其中所述第一电感器与所述第二电感器互感耦合，所述片上变压器被布置成使得所述输入信号的所述共模部分通过所述第一和第二电感器被有效地经由所述第一和第二端接阻抗短路到所述接地参考电位，并且所述片上变压器还被布置成使得所述输入信号的所述差模部分有效地与所述第一和第二端接电阻器阻隔开。
2. 如权利要求1所述的集成电路，还包括缓冲器电路，该缓冲器 电路包括耦合到所述公共节点使得所述接地参考电位得到缓冲的输出 端口。
3. 如权利要求2所述的集成电路，其中所述接地参考电位与以下 电压中的一个相对应零伏，VDD， VSS， (VDD-VSS)/2，以及参考 电压。
4. 如权利要求1所述的集成电路，还包括跟踪与保持放大器电路， 其中所述第一接合焊盘和所述第二接合焊盘被耦合到所述跟踪与保持 放大器电路，使得所述输入信号的所述差模部分被所述跟踪与保持放 大器电路采样。
5. 如权利要求1所述的集成电路，还包括耦合到所述第一接合焊盘以接收所述输入信号的第一部分的第一跟踪与保持放大器电路以及 耦合到所述第二接合焊盘以接收所述输入信号的第二部分的第二跟踪 与保持放大器电路。
6. 如权利要求1所述的集成电路，还包括耦合到所述第一接合焊 盘和所述第二接合焊盘的模数转换器，其中所述模数转换器电路被布 置成将所述输入信号的所述差模部分转换成数字值。
7. 如权利要求1所述的集成电路，还包括耦合到所述第一接合焊 盘的第一模数转换器以及耦合到所述第二接合焊盘的第二模数转换 器，其中所述第一和第二模数转换器被布置成将所述输入信号转换成 数字值。
8. 如权利要求1所述的集成电路，还包括与所述第一端接阻抗并联布置的第一电容器以及与所述第二端接阻抗并联布置的第二电容 器。
9. 如权利要求1所述的集成电路，其中经由基本同心的电感器布 局来布置所述第一电感器和所述第二电感器以进行互感。
10. 如权利要求9所述的集成电路，其中所述同心的电感器布局被物理地布置为以下布置中的一种圆形布置，椭圆布置，方形布置， 五边形布置，六边形布置，七边形布置，八边形布置，或者n边形布 置，其中用于所述第一电感器的线圈与用于所述第二电感器的另一线 圈相邻，以进行互感变压器耦合。
11. 一种用于集成电路的从外部源接收输入信号的方法，其中所述 输入信号包括共模部分和差模部分，所述方法包括在所述集成电路的第一接合焊盘处接收所述输入信号的第一部分；在所述集成电路的第二接合焊盘处接收所述输入信号的第二部分；经由所述集成电路内的片上变压器中的第一电感线圈，将所述输 入信号的第一共模部分从所述第一接合焊盘耦合到第一端接阻抗；经由所述集成电路内的所述片上变压器中的第二电感线圈，将所 述输入信号的第二共模部分从所述第二接合焊盘耦合到第二端接阻 抗；利用所述片上变压器中的所述第一电感线圈，将所述输入信号的第一差模部分与所述第一端接阻抗阻隔开；利用所述片上变压器中的所述第二电感线圈，将所述输入信号的第二差模部分与所述第二端接阻抗阻隔开；将所述片上变压器中的所述第一电感线圈与所述第二电感线圈磁 耦合，其中通过所述片上变压器同时改善所述集成电路的带宽和共模 抑制。
12. 如权利要求11所述的方法，还包括经由与所述第一端接阻 抗并联耦合的第一电容器来减小所述输入信号的所述第一共模部分的 带宽，以及经由与所述第二端接阻抗并联耦合的第二电容器来减小所 述输入信号的所述第二共模部分的带宽。
13. 如权利要求11所述的方法，还包括在所述第一和第二接合 焊盘处感测所述输入信号的差模部分。
14. 如权利要求13所述的方法，还包括将感测到的输入信号的差 模部分转换成数字量。
15. 如权利要求11所述的方法，还包括利用缓冲器电路为所述第 一和第二端接阻抗产生经缓冲的接地参考。
16. —种集成电路中的装置，用于同时增强与所述集成电路所接收 的输入信号相关的信号带宽和共模抑制，所述装置包括所述集成电路的第一接合焊盘，其被布置成接收所述输入信号的第一部分；所述集成电路的第二接合焊盘，其被布置成接收所述输入信号的第二部分；第一端接阻抗； 第二端接阻抗；以及片上变压器，其包括彼此电感耦合以进行互感的第一电感线圈和 第二电感线圈，其中所述第一电感线圈被耦合在所述第一接合焊盘和 所述第一端接阻抗之间，所述第二电感线圈被耦合在所述第二接合焊 盘和所述第二端接阻抗之间，所述第一电感线圈被电感耦合到所述第 二电感线圈以进行互感，所述片上变压器具有与所述第一电感线圈和 所述第一接合焊盘的接合点相关的第一极性点，并且所述片上变压器 具有与所述第二电感线圈和所述第二端接电阻器的接合点相关的第二 极性点。
全文摘要
本发明公开了一种集成电路，其需要片上端接电阻器来最小化来自外部信号源所供给的输入信号的反射。在充当集成电路的输入端子的两个接合焊盘之间施加输入信号。第一接合焊盘通过第一片上电感器耦合到第一片上端接电阻器。第二接合焊盘通过第二片上电感器耦合到第二片上端接电阻器。这两个片上电感器以相对于施加的输入信号而言的互感是负值的变压器配置来布置。在操作过程中，该片上变压器布置有效地将共模信号短路到片上端接电阻器并有效地将差模信号与片上端接电阻器阻隔开。有效带宽和共模抑制性能利用上述的片上变压器布置而得到了改善。
文档编号H01F38/14GK101290932SQ20081009253
公开日2008年10月22日 申请日期2008年4月18日 优先权日2007年4月18日
发明者O·希德里, R·C·塔夫脱 申请人:美国国家半导体公司