晶粒封装的堆栈结构的制作方法

专利名称：晶粒封装的堆栈结构的制作方法
技术领域：
本发明主要是揭露一种晶粒封装的堆栈结构，更特别地是以可挠性基 板做为堆栈结构的载板，使得晶粒在完成封装后再进行堆栈的结构，利用 打线工艺以电性连接晶粒封装的堆栈结构。
背景技术：
现代3C产品对于存储器模块的容量需求是日渐增加，然而，存储器 的容量的增加速率并不能符合市场的需求。因此，技术上的差距在现今可 以利用堆栈存储器芯片以提供足够的存储器容量的需求。
芯片堆栈技术为已知且为成熟的技术，如美国公告号5,2915,061专利 揭露一种晶粒的堆桟结构，是将两个或是多个芯片相互的堆桟，然而以打 线(wiring bonding)的方式电性连接至共享的载板上；然为使此堆栈在上的 晶粒不会压到下层晶粒上的金属导线，故必须要在上下晶粒之间放入一间 隔物(spacer);如此，将会使得晶粒的堆栈结构无法有效地縮小封装的尺寸， 同时也增加制造上的程序。
另外，如图1，美国公告第5，448，511号专利中揭露晶粒设置在具有可 挠性的连接元件上，且借着将可挠性连接元件弯折以形成一存储器堆栈结 构(memory stack structure),以使晶粒是堆栈在另一晶粒上。很明显地，在 进行晶可挠性连接元件的弯折过程中，是必须要保持晶粒间的对准度；然 而这是很困难的，因为可挠性连接元件具有其挠度。因此，如美国公告号 6,225,688专利即揭露另一种晶粒的堆栈结构，包括多个电子元件置放在具 有多个连接区域(attachment sites)的软性基板上且与延伸至连接区域的导 线层(wiring layer)电性连接。当软性基板连续弯折而形成堆栈结构后，为 使设置在基板上的每一个电子元件必须以垂直的方式相互对准，故其必须 使用一锁固元件(securing element)来达成。
在上述以可挠性连接元件或是软性基板作为晶粒堆栈的先前技术中，如何在可烧性连接元件或是软性基板的弯折过程中，保持每一个晶粒之间 的对准的精确度，是很困难的。为此，本发明提出一种堆栈的封装结构， 可以不用考虑可挠性连接元件或是软性基板在形成堆栈封装的过程中，需 要保持每一个晶粒的间的对准的精确度的问题。

发明内容
鉴于以上的问题，本发明的主要目的在于提供一种晶粒堆栈结构，用 以提升工艺良率，进而降低制造的成本。
本发明的另一主要目的在于提供一种晶粒封装的堆栈结构，利用打线 工艺以电性连接晶粒封装结构。
本发明的又一主要目的是提供一种晶粒封装的堆栈结构，用以縮小封 装尺寸以达到提高存储器容量。
根据以上所述的目的，本发明提供一种晶粒封装的堆栈结构，包含 线路载板，于正面上配置有多个接点及多个端点；可挠性基板，具有第一 表面及第二表面，于第一表面上无任何线路图案配置，于第二表面的接近
中央区域配置有多个连接端点，且经由多条导线与向外延伸(fan out)的 多个导电端点电性连接；在此，向外延伸的多个导电端点及多个连接端点 是曝露于可挠性基板的第二表面，同时可挠性基板的第一表面的接近中央
区域形成晶粒置放区；第一晶粒，其主动面上具有多个第一焊垫，第一晶 粒的背面是以黏着层固接于可挠性基板的晶粒置放区上，且将第一晶粒及 可挠性基板翻转，以使第一晶粒的主动面上的多个第一焊垫电性连接于线 路载板上的多个接点；第二晶粒，其主动面上具有多个第二焊垫，多个第 二晶粒是以覆晶方式将主动面上的多个第二焊垫电性连接于曝露于可挠 性基板的第二表面的多个连接端点；及多条导线，是将可挠性基板的第二 表面上的多个导电端点电性连接于线路载板上的多个端点。
本发明另外提供一种模块化的晶粒封装的堆栈结构，包含线路载板， 于正面上配置有多个接点及多个端点；可挠性基板，具有第一表面及第二 表面，于第一表面是无线路图案配置，于第二表面的接近中央区域配置有 多个连接端点，且多个连接端点经由多条导线与向外延伸(fan out)的多 个导电端点电性连接；在此，向外延伸的多个导电端点及多个连接端点是曝露于可挠性基板的第二表面，同时可挠性基板的第一表面的接近中央区 域形成多个晶粒置放区；多个第一晶粒，每一颗第一晶粒的主动面上具有 多个第一焊垫，每一颗第一晶粒的背面是以黏着层固接于可挠性基板的多 个晶粒置放区上，且将多个第一晶粒及可挠性基板翻转，以使每一颗第一
晶粒的主动面上的多个第一焊垫电性连接于线路载板上的多个接点；至少
一第二晶粒，其主动面上具有多个第二焊垫，第二晶粒是以覆晶方式将主 动面上的多个第二焊垫电性连接于曝露在可挠性基板的第二表面的多个
连接端点；及多条导线，是将可挠性基板的第二表面上的多个导电端点电 性连接于线路载板上的多个端点。
本发明又提供一种晶粒封装的堆栈结构，包含:线路载板，于正面上 配置有多个端点；可挠性基板，具有第一表面及第二表面，于第一表面上 具有第一线路图案其包括接近中央区域配置有多个第一连接端点，且经
由多条第一导线与位于可挠性基板的第一表面的至少一侧的向外延伸的
多个第一导电端点电性连接；在此，多个第一连接端点曝露于可挠性基板
的第一表面上，及第二表面上具有第二线路图案其包括多个第二连接端 点，且经由多条第二导线电性连接于可挠性基板的第二表面的至少一侧的 向外延伸的多个第二导电端点，且多个第二连接端点与向外延伸的多个第
二导电端点均曝露于第二表面上；第一晶粒，主动面上具有多个第一焊垫， 是以覆晶方式将第一晶粒的主动面上的多个第一焊垫电性连接于可挠性 基板上的多个第一连接端点，且将第一晶粒的背面以黏着层固接在线路载 板的正面上；第二晶粒，主动面上具有多个第二焊垫，是以覆晶方式将第 二晶粒的主动面上的多个第二焊垫电性连接于可挠性基板上的第二表面 的多个第二连接端点；及多条导线，是将可挠性基板的第二表面上的多个 第二导电端点电性连接于线路载板上的多个端点。
本发明还提供一种模块化的晶粒封装的堆栈结构，包括线路载板， 于正面上配置有多个端点；可挠性基板，具有第一表面及第二表面，于第 一表面上是平均分割成多个区域且具有第一线路图案，其包括每一个区 域的接近中央区域配置有多个第一连接端点，且多个第一连接端点经由多 条第一导线电性连接于可挠性基板的向外延伸的多个第一导电端点；在 此，多个第一连接端点是曝露于第一可挠性基板的第一表面，及第二表面上具有第二线路图案其包括多个第二连接端点，且电性连接于第二表面 的至少一侧边的向外延伸的多个第二导电端点；多个第一晶粒，每一颗第 一晶粒的主动面上具有多个第一焊垫，是以覆晶方式将每一颗第一晶粒的 主动面上的多个第一焊垫电性连接于可挠性基板上的多个第一连接端点， 且将每一颗第一晶粒的背面以黏着层固接在线路载板的正面上；至少一颗 第二晶粒，其主动面上具有多个第二焊垫，是以覆晶方式将第二晶粒的主 动面上的多个第二焊垫电性连接于可挠性基板上的第二表面的多个第二 连接端点；及多条导线，是将可挠性基板的第二表面上的多个第二导电端 点电性连接于线路载板上的多个端点。
本发明另提供一种晶粒封装的堆栈结构，包括线路载板，于正面上
配置有多个端点；第一可挠性基板，具有第一表面及第二表面，于第一表
面上具有第一线路图案且包括接近中央区域配置有多个第一连接端点，且 经由多条第一导线与位于第一可挠性基板的第一表面的向外延伸的多个
第一导电端点电性连接；在此，多个第一连接端点曝露于第一可挠性基板 的第一表面上，及第二表面上具有第二线路图案其包括多个第二连接端
点，且经由多条第二导线电性连接于第二表面的向外延伸的多个第二导电
端点；在此，多个第二导电端点是曝露于第一可挠性基板的第二表面上； 第一晶粒，其主动面上具有多个第一焊垫，是以覆晶方式将第一晶粒的主 动面上的多个第一焊垫电性连接于第一可挠性基板上的多个第一连接端 点，且将第一晶粒的背面以第一黏着层固接在线路载板的正面上；第二可 挠性基板，具有第一表面及第二表面，且第一表面配置有多个第二连接端 点，且经由多条第二导线电性连接于第二可挠性基板的向外延伸的至少一 自由端上的多个第二导电端点；在此，多个第二连接端点是曝露于第二可 挠性基板的第一表面上，同时向外延伸的多个第二导电端点曝露于第二可 挠性基板的第二表面上，以使第二可桡性基板的自由端与第一可挠性基板 的第二表面的多个第一导电端点电性连接；第二晶粒，主动面上具有多个 第二焊垫，第二晶粒的背面是以第二黏着层固接于第一可挠性基板的第二 表面的晶粒置放区上；及多条导线，是将第二可挠性基板的第二表面上的 多个第二导电端点电性连接于线路载板上的多个端点。
本发明再提供一种模块化的晶粒封装的堆栈结构，包括线路载板，于一正面上配置有多个端点；第一可挠性基板，具有一第一表面及一第二 表面，于第一表面上是平均分割成多个区域，每一个区域的接近中央区域 配置有多个第一连接端点，且经由多条第一导线电性连接于第一可挠性基
板的向外延伸的多个第一导电端点；在此，多个第一连接端点是曝露于第
一可挠性基板的第一表面及多个第一导电端点是曝露于第一可挠性基板
的第二表面上；多个第一晶粒，每一颗第一晶粒的主动面上具有多个第一 焊垫，是以覆晶方式将每一颗第一晶粒的主动面上的多个第一焊垫电性连 接于第一可挠性基板上的多个第一连接端点，且将第一可挠性基板及多个 第一晶粒翻转，以使得多个第一晶粒的背面朝下且以第一黏着层固接在线 路载板的正面上；第二可挠性基板，具有第一表面及第二表面，其第一表 面配置有多个第二连接端点，且经由多条第二导线电性连接于第二可挠性 基板的向外延伸的至少一自由端上的多个第二导电端点；在此，多个第二 连接端点是曝露于第二可挠性基板的第一表面上，同时向外延伸的多个第 二导电端点曝露于第二可挠性基板的第二表面上，以使第二可挠性基板的 自由端与第一可挠性基板的第二表面的多个第一导电端点电性连接；至少 一第二晶粒，其主动面上具有多个第二焊垫，是以覆晶方式将第二晶粒的
主动面上的多个第二焊垫电性连接于第二可挠性基板上的第一表面的多 个第二连接端点，且将第二可挠性基板及第二晶粒翻转，使得第二晶粒的 背面朝下且以第二黏着层固接于第一可挠性基板的第二表面的晶粒置放 区上，其中，第二可挠性基板的自由端向下弯折，以使第二可挠性基板的 向外延伸的多个第二导电端点及第一可挠性基板的第二表面上的向外延 伸的多个第二导电端点电性连接；及多条导线，是将第二可挠性基板的第 二表面上的多个第二导电端点电性连接于线路载板上的多个端点。
本发明再提供一种晶粒封装的堆栈结构，包含线路载板，于正面上 配置有多个端点；可挠性基板，具有第一表面及第二表面，于可挠性基板 的接近中央区域配置有多个第一连接端点，且经由多条导线与向外延伸 (fan out)的至少一自由端上的多个导电端点电性连接；在此，多个连接端 点是同时曝露于可挠性基板的第一表面及第二表面，而多个导电端点是曝 露于可挠性基板的第一表面，在此可挠性基板的自由端向下弯折，以使可 挠性基板的向外延伸的自由端上的多个导电端点电性连接于线路载板上的多个端点；第一晶粒，其主动面上具有多个第一焊垫，是以覆晶方式将 第一晶粒的主动面上的多个第一焊垫电性连接于可挠性基板上的第一表 面的多个连接端点，且第一晶粒的背面经由第一黏着层固接于线路载板的 正面上；第二晶粒，其主动面上具有多个第二焊垫，是以覆晶方式将第二 晶粒的主动面上的多个第二焊垫电性连接于可挠性基板上的第二表面的 多个第一连接端点；第三晶粒，其主动面上具有多个第三焊垫，第三晶粒 的背面是以第二黏着层固接于部份第二晶粒的背面；及多条导线，是将第 三晶粒的主动面上的多个第三焊垫电性连接于可挠性基板上的多个连接
i山Jr 顿点o
本发明又提供一种模块化的晶粒封装的堆栈结构，包含线路载板， 于正面上配置有多个端点；可挠性基板，具有第一表面及第二表面，于第
一表面上是平均分割成多个区域，每一个区域的接近中央区域配置有多个 连接端点，且多个连接端点经由多条导线电性与向外延伸的至少一自由端
上的多个导电端点电性连接；在此，多个连接端点是同时曝露于可挠性基 板的第一表面；在此，可挠性基板的自由端向下弯折，以使可挠性基板的 向外延伸的自由端上的多个导电端点电性连接于线路载板上的多个端点； 多个第一晶粒，每一颗第一晶粒的主动面上具有多个第一焊垫，是以覆晶 方式将多个第一晶粒的主动面上的多个第一焊垫电性连接于可挠性基板 上的第一表面的多个连接端点，且多个第一晶粒的背面经由第一黏着层固 接于线路载板的正面上；多个第二晶粒，每一颗第二晶粒的主动面上具有 多个第二悍垫，是以覆晶方式将多个第二晶粒的主动面上的多个第二焊垫
电性连接于可挠性基板上的第二表面的多个第一连接端点；至少一颗第三 晶粒，其主动面上具有多个第三焊垫，其第三晶粒的背面是以第二黏着层 固接于第二晶粒的一背面；及多条导线，是将第三晶粒的主动面上的多个 第三焊垫电性连接于可挠性基板上的多个连接端点。
本发明还提供一种晶粒封装的堆栈结构，包含线路载板，于正面上 配置有多个端点；第一可挠性基板，具有第一表面及第二表面，于第一可 挠性基板的接近中央区域配置有多个第一连接端点，且多个第一连接端点 经由多条第一导线与向外延伸(fan out)的至少一自由端上的多个第一导电 端点电性连接；在此，多个第一连接端点是同时曝露于第一可挠性基板的第一表面及第二表面，而多个第一导电端点是曝露于第一可挠性基板的第 一表面；第一晶粒，其主动面上具有多个第一焊垫，是以覆晶方式将第一 晶粒的该主动面上的多个第一焊垫电性连接于第一可挠性基板上的第一 表面的多个第一连接端点，且第一晶粒的背面经由第一黏着层固接于线路 载板的正面上；第二晶粒，主动面上具有多个第二焊垫，是以覆晶方式将 第二晶粒的主动面上的多个第二焊垫电性连接于第一可挠性基板上的第 二表面的多个第一连接端点；第二可挠性基板，第二可挠性基板具有第一 表面及第二表面，第一表面配置有多个第二连接端点，且经由多条第二导 线电性连接于第二可挠性基板的向外延伸的多个第二导电端点，在此，多
个第二连接端点是曝露于第二可挠性基板的第一表面上；第三晶粒，其主
动面上具有多个第三焊垫，是以覆晶方式将第三晶粒的主动面上的多个第 三焊垫电性连接于第二可挠性基板上的第一表面的多个第二连接端点，且 将第二可挠性基板及第三晶粒翻转，使得第二可挠性基板的第二表面朝下
且以第二黏着层固接于第二晶粒的背面上；在此，第一可挠性基板的自由 端向下弯折，以使第一可挠性基板的向外延伸的多个第一导电端点电性连 接于线路载板上的多个端点；多条导线，是将第二可挠性基板的第一表面 上的多个第二导电端点电性连接于第一可挠性基板上的多个第一导电端 点。
本发明又提供一种模块化的晶粒封装的堆栈结构，包含线路载板，
正面上配置有多个端点；第一可挠性基板，具有第一表面及第二表面，于
第一表面上是平均分割成多个区域，每一个区域的接近中央区域配置有多
个第一连接端点，且多个第一连接端点经由多条第一导线电性与向外延伸 的至少一自由端上的多个第一导电端点电性连接；在此，多个第一连接端
点是同时曝露于可挠性基板的第一表面及第二表面；在此，第一可挠性基 板的自由端向下弯折，而多个第一导电端点是曝露于第一可挠性基板的第 一表面；多个第一晶粒，.每一颗第一晶粒的主动面上具有多个第一焊垫， 是以覆晶方式将多个第一晶粒的主动面上的多个第一焊垫电性连接于第 一可挠性基板上的第一表面的多个第一连接端点，每一颗第一晶粒的背面 经由第一黏着层固接于线路载板的正面上；多个第二晶粒，其每一颗第二 晶粒的主动面上具有多个第二悍垫，是以覆晶方式将每一颗第二晶粒的主动面上的多个第二焊垫电性连接于第一可挠性基板上的第二表面的该些
多个第一连接端点；第二可挠性基板，第二可挠性基板具有第一表面及第
二表面，第一表面配置有多个第二连接端点，且多个第二连接端点经由多 条第二导线电性连接于第二可挠性基板的向外延伸的多个第二导电端点，
其中该些多个第二连接端点是曝露于第二可挠性基板的第一表面上；至少
一第三晶粒，其主动面上具有多个第三焊垫，是以覆晶方式将第三晶粒的 主动面上的多个第三焊垫电性连接于第二可挠性基板上的第一表面的多 个第二连接端点，且第二可挠性基板的第二表面以一第二黏着层固接于第
二晶粒的背面上；在此，该第一可挠性基板的自由端向下弯折，以使第一 可挠性基板的向外延伸的多条第一导电端点电性连接于线路载板上的多 条端点；及多条导线，是将第二可挠性基板的第一表面上的多个第二导电 端点电性连接于第一可挠性基板上的多个第一导电端点。
有关本发明的特征与实作，兹配合图示作最佳实施例详细说明如下。 (为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合 实施例详细说明如下。)


图1是表示现有的晶粒堆栈结构的示意图； 图2A至图2B，是表示具有线路布局的可挠性基板的示意图； 图3A至图3D是表示形成晶粒封装后的堆栈结构的各步骤示意图； 图4A至图4G是表示形成模块化的晶粒堆栈结构的各步骤示意图； 图5A至图5B是表示在可挠性基板上的线路配置的示意图； 图6A至图6D是表示形成晶粒堆栈结构的各步骤示意图； 图7是表示在可挠性基板上的线路图案的配置示意图； 图8A至图8C是表示形成模块化的晶粒封装的堆栈结构的各步骤示 意图9A至图9B，是表示本发明所揭露的另一晶粒封装的堆栈结构的第 一可挠性基板上的线路图案的配置示意图9C及图9D，是表示本发明所揭露的另一晶粒封装的堆栈结构的第 二可挠性基板上的线路图案的配置示意图；图IOA至图IOB，是表示本发明所揭露的形成晶粒封装的堆栈结构的
各步骤示意图IIA至图IID，是表示本发明所揭露的模块化的晶粒封装的堆栈结 构的各步骤示意图12A至图12B是表示本发明所揭露的另一晶粒封装的堆栈结构的 可挠性基板上的线路图案的配置示意图13A至图13B是表示将多个晶粒分别配置在可挠性基板的第一表
面及第二表面的各步骤示意图13C至图13D是表示形成晶粒封装后的堆栈结构的各步骤示意图； 图14A至图14C是表示形成模块化的晶粒封装后的堆桟结构的各步
骤示意图15A至图15B是表示形成晶粒封装后的堆栈结构的各步骤示意及
图16A至图16B是表示形成模块化的晶粒封装后的堆栈结构的示意图。
主要元件符号说明
110、 110A、 110B、 110C、 110D 晶茅立 112、 112A、 112B、 112C及112D 焊垫 20、 20A、 20B 可挠性基板
3041、3042、 3043
210晶粒置放区
220切割道
2101连接端点
2102导电端点
2103导线
30线路载板
302端点
304接点
50导线
具体实施例方式
本发明在此所探讨的方向为一种晶粒封装的堆栈结构。为了能彻底地 了解本发明，将在下列的描述中提出详尽的封装步骤。显然地，本发明的 施行并未限定半导体或是晶粒的封装方法的技艺者所熟习的特殊细节。另 一方面，众所周知的半导体及晶粒的封装结构及其封装方法及其等后段工 艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而， 对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之 外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限 定，其以权利要求所限定的范围为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(Front End Process)的晶圆(wafer)先进行薄化处理(Thinning Process),将芯 片的厚度抛光至2 20mil之间；然后，再涂布(coating)或网印(printing) 一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂
(resin),特别是一种B-stage树脂。再经由一个烘烤或是照光工艺，使得 高分子材料呈现一种具有黏稠度的半固化胶；再接着，将一个可以移除的 胶带(tape)贴附于半固化状的高分子材料上；然后，进行晶圆的切割
(sawingprocess),使晶圆成为一颗颗的芯片(die)。
根据本发明所揭露的技术，是提供一晶圆10，且于晶圆上具有多个晶 粒，且每一颗晶粒的主动面上具有多个焊垫。接着，藉由切割晶圆，以得 到多个晶粒。
请参考图2A至图2B，是表示具有线路布局的可挠性基板的示意图。 首先，如图2A所示，可挠性基板20具有第一表面及第二表面，在可挠性 基板20的第一表面上具有多个晶粒置放区210，但无任何导电端点及连接 端点曝露于第一表面上；接着，在可挠性基板20的第二表面上具有一线 路图案，在此线路图案中，于接近中央区域的部份配置有多个连接端点 2101，且这些连接端点2101经由多条导线2103与向外延伸(fan out)的多 个导电端点2102电性连接，如图2B所示；在此，向外延伸的多个导电端 点2102及多个连接端点2101是曝露于可挠性基板20的第二表面，同时， 在可挠性基板20的第一表面上形成至少一晶粒置放区210。
接着，参考图3A至图3D，是表示形成晶粒封装后的堆栈结构的各步骤示意图。图3A是表示将多个晶粒110形成在可挠性基板20的第一表面 上的俯视图。首先，针对每一颗晶粒110进行测试，然后将已完成测试及 且为良好的晶粒110 (Known good die)，使用具有精确控制位移的机器设 备(未在图中表示)，例如取放装置，将每一颗好的晶粒110拾起，并且将 每一颗晶粒110的背面朝下对准可挠性基板20的第一表面上的多个晶粒 置放区210置放，使得每一颗晶粒110的背面可藉由一黏着层3041置放 在可挠性基板20的第一表面的每一个晶粒置放区210，如图3A所示。在 此，黏着层3041可以是二段式热固式胶材(B-stage)、锡膏(paste)或是胶带 (tape)等材料所形成另外，可挠性基板20可藉由切割刀(未在图中表示)在 可挠性基板20的第一表面及/或第二表面上，且在相邻的每一个晶粒置放 区210之间，以切割出多条切割道或割道220。此外，在可挠性基板20 的第二表面的向外延伸的多个导电端点2102与多个连接端点2101间的距 离可依设计需求做不同的配置，以便能够进行晶粒封装后的堆栈，例如， 向外延伸的导电端点2102与连接端点2101间的距离为3~4 mil或是6~8 mil，则可以进行第二层的堆栈，然后依此类推，即可完成一种3度空间的 堆栈结构。
在此，可挠性基板(flexible board)20可以使用PI (polyimide)作为材 料来形成基板，故可以使用半导体工艺在PI基板上布置(layout)各种图 案的金属导线(trace),用来连接端点2101以及导电端点2102电性连接， 因此可以达到薄型化及多脚化(finepins)的需求。因此，藉由PI基板20 的可挠性，可以任意折弯，藉由此特性，可挠性基板20可以弯折且与线 路载板(wiringboard)30的表面形成电性接触；例如PCB板。很明显地， 线路载板30也必须依据封装晶粒的需求，在线路载板30上做不同线路的 配置，以便能与各个晶粒做电性连接，达成各种功能。此外，要强调的是， 在本实施例中是可使用可挠性基板20上所配置的多个导电端点2102直接 与线路载板(未在图中表示)上的端点(未在图中表示)电性连接，而不需要再 使用其它的电性连接元件，例如锡球(solderball)或是凸块(bump),用以电 性连接堆栈结构与线路载板。
接着，图3B是根据图3A中的AA线段的截面示意图。其将图3A的 具有多个晶粒110的可挠性基板20上下反转，以使得可挠性基板20的第一表面的多个晶粒110的主动面朝下且可挠性基板20的第二表面朝上，
如图3B所示。
接下来，利用切割刀在可挠性基板20的第一表面及/或第二表面上的 切割道220进行切割，使得切割之后的结构包括一可挠性基板20及一晶 粒IIO(以下称第一晶粒IIOA)，且切割之后的可挠性基板20的线路图案配 置与切割之前的可挠性基板20相同，在此不再多加陈述。
紧接着，请参考图3C及图3D，是表示将具有晶粒的可挠性基板与线 路载板结合的步骤示意图。如图3C所示，是将切割之后的具有第一晶粒 110A的可挠性基板20与线路载板30电性连接，在此，是将第一晶粒110A 的主动面上的多个第一焊垫112A与线路载板30上的多个接点304电性连 接；在此实施例中，更包含一导电胶(未在图中表示)是将第一晶粒110A 的主动面的多个第一焊垫112A固接于线路载板30的多个接点304上，如 图3D所示。
接下来，同样参考图3D，是将已完成测试、且为良好的其它晶粒 (Known good die)(以下称第二晶粒IIOB)，以覆晶方式将具有第二尺寸 的第二晶粒110B的主动面对准可挠性基板20的第二表面上置放，使得此 第二晶粒110B的主动面上的多个第二焊垫112与可挠性基板20的第二表 面的多个连接端点2102电性连接。紧接着，是利用打线工艺(wire bonding), 将多条导线50，如金线，形成在可挠性基板20的第二表面上的多个导电 端点2102上且以单边的方式电性连接于线路载板30的多个端点302。本 发明的另一实施例，是将多条导线50以双边打线的方式(未在图中表示)， 形成在可挠性基板20的第二表面上的多个导电端点2102上且电性连接于 线路载板30的多个端点302。
在此，第二晶粒110B的尺寸及功能与第一晶粒110A的尺寸及功能不 同，在此实施例中，第一晶粒IIOA可以是存储器晶粒，例如动态随机存 取存储器(DRAM; dynamic random access memory);第二晶粒110B可以 是微处理晶粒(microprocessor)或是存储器控制晶粒(memory controller);藉 此，做为存储器控制晶粒的第二晶粒IIOB可以控制存储器晶粒(第一晶粒 IIOA)的读取或写入。
根据以上所述，在本实施例中，将晶粒110对准置放在可挠性基板20的晶粒置放区210时，可以藉由可挠性基板20上的参考点(例如晶粒置 放区)来计算出晶粒110的相对位置，因此可以将晶粒110精确地放置于
可挠性基板20的每一个晶粒置放区210上。故当多个晶粒110重新配置 在新的可挠性基板20上时，就不会因为无法对准而产生准确度以及可靠 度的问题。
接着，图4A至图4C是表示形成模块化的晶粒堆栈结构的各步骤示 意图。要说明的是，在此实施例中，其可挠性基板20的线路图案的配置 方式与图2A至图2C的线路图相同，在此不再重复陈述；另外，将多个 具有第一尺寸的第一晶粒110A以覆晶方式贴附在可挠性基板20的第一表 面的形成步骤及方法是与前述的图3A至图3C相同，不再加以重复叙述。 如图4A所示，是将多个第一晶粒110A的主动面朝下且可挠性基板20的 第二表面朝上，以使得每一颗第一晶粒110A的主动面的多个第一焊垫 112A对准线路载板30正面上的多个接点304，且与线路载板30上的多个 接点304电性连接，如图4B所示。
接着，是将已完成测试及且为良好的具有第二尺寸的其它晶粒 (Known good die)(以下称第二晶粒110B),以覆晶方式将第二晶粒110B 的主动面对准可挠性基板20的第二表面上所曝露的多个连接端点2101， 使得第二晶粒110B的主动面上的多个第二焊垫112与可挠性基板20的第 二表面的多个连接端点2102电性连接。紧接着，是利用打线工艺(wire bonding),将多条导线50，如金线，形成在可挠性基板20的第二表面的 多个导电端点2102上且以单边的方式电性连接于线路载板30的多个端点 302，如图4C所示。
在此，第二晶粒110B的尺寸及功能与多个第一晶粒110A的尺寸及功 能不同，在此实施例中，第一晶粒110A可以是存储器晶粒，例如动态随 机存取存储器(DRAM; dynamic random access memory);第二晶粒110B 可以是微处理晶粒(microprocessor)或是存储器控制晶粒(memory controller);藉此，做为存储器控制晶粒的第二晶粒110B可以控制存储器 晶粒(第一晶粒IIOA)的读取或写入。
接着，更进一步地揭露本发明的另一实施例，即提供一个与多个第一 晶粒110A的第一可挠性基板20A相同的第二结构，且以覆晶方式形成在第一可挠性基板20A的第二表面上，如图4D所示。在此实施例中，第一 可挠性基板20A的第一表面上的线路图案的配置方式与图2A相同，即无 任何线路图案配置在第一表面上；于第一可挠性基板20A的第二表面的线 路图案的配置方式是如图4E所示。在图4E中，第一可挠性基板20A的 第二表面上是平均分割成多个区域，且每一个区域的接近中央区域配置有 多个第一连接端点2101，且这些第一连接端点2101经由多条第一导线 2103与向外延伸的多个第一导电端点2102电性连接；在此，多个第一连 接端点2101是曝露于第一可挠性基板20A的第二表面上。
接下来，是将已完成测试且为良好的具有与第一晶粒相同尺寸第二晶 粒110B，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装 置，将每一颗好的第二晶粒UOB的背面朝下，对准第二可挠性基板20B 的第一表面上的多个晶粒置放区210置放，使得每一颗第二晶粒110B背 面藉由第二黏着层3042置放在第二可挠性基板20B的第一表面；接着， 将多个第二晶粒110B及第二可挠性基板20B翻转，以使得多个第二晶粒 110B的主动面朝下及第二可挠性基板20B的第二表面朝上。接着，将多 个第二晶粒110B的主动面的多个第二焊垫U2B置放在第一可挠性基板 20A的第二表面上的多个第一连接端点2101，以使得多个第二晶粒110B 的主动面的多个第二焊垫110B与第一可挠性基板20A的第二表面的多个 第一连接端点2101电性连接，如图4F所示；在此，要说明的是，第二可 挠性基板20B的第一表面及第二表面的线路图案配置是与图2A及图2B 相同，在此不再多加陈述。
接下来，同样参考是将已完成测试及且为良好的具有第二尺寸的其它 晶粒(Known good die)(以下称第三晶粒IIOC)，以覆晶方式将第三晶粒 110C的主动面对准第二可挠性基板20B的第二表面上置放，使得此第三 晶粒110C的主动面上的多个第三焊垫112C与第二可挠性基板20B的第 二表面的多个第二连接端点2101电性连接。紧接着，是利用打线工艺(wire bonding),将多条导线50，如金线，形成在第二可挠性基板20B的第二表 面上的多个第二导电端点2102上且以单边的方式电性连接于线路载板30 的多个端点302，如图4G所示。
更进一步地说，于本实施例中，更包含形成第四晶粒110D在第二可挠性基板20B的第二表面上。其形成的方式与步骤与第三晶粒110C形成 在第二可挠性基板20B上的步骤与方法相同，其不同的是第四晶粒110D 的尺寸及功能是与第三晶粒110C不同，因此，当第三晶粒110C是存储器 控制晶粒时，第四晶粒110D可以是微处理晶粒，其用以处理存储器晶粒 模块110A/110B的读取及写入的操作；此外第四晶粒110D也可以是逻辑 芯片或是被动元件。
接着，请参考图5A至图5B是表示在可挠性基板上的线路配置的示 意图。首先，如图5A所示，可挠性基板20具有第一表面及第二表面，可 挠性基板20的第一表面具有第一线路图案，其第一线路图案包括接近 一中央区域配置有多个第一连接端点2101，且多个第一连接端点2101经 由多条第一导线2103与可挠性基板20的向外延伸(fan out)的多个第一 导电端点2102电性连接；在此，多个第一连接端点2101与向外延伸的多 个第一导电端点2102均曝露在第一可挠性基板20的第一表面上；另外， 可挠性基板20的第二表面上具有第二线路图案，其第二线路图案包括 多个第二连接点2101，且多个第二连接端点2101经由多条导线2103与向 外延伸的多个第二导电端点2102电性连接，如图5B所示，在此，多个第 二导电端点2102曝露于可挠性基板20的第一表面上，且第一表面上部份 的第一连接端点2101与在第二表面上部份的第二连接端点2101为共享端点。
紧接着，请参考图6A至图6D是表示形成晶粒堆栈结构的各步骤示 意图。首先，图6A是表示多个第一晶粒110A以覆晶方式置放在可挠性 基板20上的俯视图。首先，针对每一颗具有第一尺寸的第一晶粒IIOA进 行测试，然后将已完成测试及且为良好的第一晶粒110A (Known good die)，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置， 将每一颗好的第一晶粒110A拾起，并且将每一颗第一晶粒110A的主动 面朝下对准可挠性基板20的第一表面上，使得每一颗第一晶粒110A的主 动面的多个第一悍垫112A与可挠性基板20的第一表面上的中央区域的多 个连接端点2101电性连接。图6B是表示根据图6A的AA线段的截面示 意图。接着，藉由切割刀(未在图中表示)根据在可挠性基板20上的多个切 割道(未在图中表示)进行切割，使得切割之后的每一个结构包含一可挠性接着，是将第一晶粒110A的一背面以一黏着层3041固接在线路载板 30的正面上，如图6C所示。于另一实施例中，其黏着层3041可先设置 在线路载板30的正面上，再将第一晶粒110A的背面藉由黏着层3041固 接在线路载板30的正面上。
接着，是使用具有精确控制位移的机器设备(未在图中表示)，例如取 放装置，将好的具有第二尺寸的第二晶粒110B拾起，并且使第二晶粒110B 的主动面的多个第二焊垫112B对准曝露于可挠性基板20的第二表面上的 多个连接端点2101，使得第二晶粒112B的主动面的多个第二焊垫112B 与可挠性基板20的第二表面的多个连接端点2101电性连接。
接着，利用打线工艺(wire bonding),将多条导线50，如金线，形成在 第二可挠性基板20B的第二表面上的多个第二导电端点2102，且以单边 的方式电性连接于线路载板30的多个端点302，如图6D所示。最后，再 于线路载板30的另一面上形成多个电性连接元件(未显示于图中)，例如 金属凸块(stud bump)或是锡球(solder ball)。在此，第二晶粒110B的 尺寸及功能与第一晶粒110A的尺寸及功能不同，在此实施例中，晶粒H0A 可以是存储器晶粒，例如动态随机存取存储器(DRAM; dynamic random access memory);第二晶粒110B可以是微处理晶米立(microprocessor)或是存 储器控制晶粒(memory controller);藉此，做为存储器控制晶粒的第二晶粒 110B可以控制存储器晶粒(晶粒110A)的读取或写入。此夕卜，第二晶粒110B 的主动面的多个第二焊垫是可以藉由导电胶(未在图中表示)固接在可挠性 基板20A的第二表面上。
接着，参考图7是表示在可挠性基板上的线路图案的配置示意图。如 图7所示，可挠性基板20具有第一表面及第二表面，于第一表面具有第 一线路图案，其包括在第一表面上平均分割成多个区域，且每一个区域 的接近中央区域配置有多个连接端点2101经由多条导线2103与向外延伸 的多个第一导电端点2102电性连接，在此多个连接端点2101与向外延伸 的多个第一导电端点2102均曝露于可挠性基板20的第一表面上，及在可 挠性基板20的第二表面具有第二线路图案，其第二线路图案具有多个第 二连接端点2101，且多个第二连接端点2101经由多条第二导线2103与向外延伸的多个第二导电端点2102电性连接，在此多个第二导电端点2102 曝露于可挠性基板20的第一表面上。于此实施例中，可挠性基板20的第 二表面的线路图案的配置示意图是与图2B相同，在此不再多加陈述。
接着，图8A至图8C是表示形成模块化的晶粒封装的堆栈结构的各 步骤示意图。在此，将多个具有第一尺寸的第一晶粒110A以覆晶方式贴 附在可挠性基板20的第一表面的形成步骤及方法是与前述的图6A至图 6B相同，不再加以重复叙述。要说明的是，是以覆晶方式将多个第一晶 粒110A及可挠性基板20藉由形成在每一颗第一晶粒110A背面的一黏着 层3041固接于线路载板30的正面，如图8B所示。在此，于另一实施例 中，是可以将黏着层3041先形成在线路载板30的正面，以使多个第一晶 粒110A固接在线路载板30的正面上。
紧接着，使用具有精确控制位移的机器设备(未在图中表示)，例如取 放装置，将与具有第二尺寸的第二晶粒110B拾起，并且使第二晶粒110B 的主动面的多个第二焊垫U2B对准曝露于可挠性基板20的第二表面上的 多个连接端点2101，使得第二晶粒112B的主动面的多个第二焊垫112B 与可挠性基板20的第二表面上曝露的多个连接端点2101电性连接。紧接 着，是利用打线工艺(wirebonding),将多条导线50，如金线，形成在可挠 性基板20的第二表面上的多个导电端点2102上，且以单边的方式电性连 接于线路载板30的多个端点302，如图8C。最后，再于线路载板30的另 一面上形成多个电性连接元件(未在图中表示)，例如金属凸块(stud bump) 或是锡球(solderball)。
因此，根据以上所述，在本实施例中，以相同尺寸大小及相同功能的 第一晶粒110A来说，若以每一颗存储器容量为256MB的动态随机存取存 储器(DRAM)晶粒进行晶粒堆栈，其模块化的晶粒堆栈结构是具有由至少 4颗256MB所组成的存储器晶粒模块，因此可以形成至少1GB容量的BGA 封装的存储器模块。藉由可挠性基板20的向外延伸的至少一侧上的导电 端点2102取代传统晶粒堆栈的电性连接元件可以大幅度的縮小晶粒堆栈 尺寸，而且可以堆栈成具有高存储器容量、积密度小的存储器模块。另外， 第二晶粒110B可以是微处理晶粒(microprocessor)或是存储器控制晶粒 (memory controller),藉此存储器晶粒模块可藉由第二晶粒110B控制其读取或是写入的操作。
在此要说明的是，于图8C的结构中，可以依序堆栈由多个晶粒110 所构成的一存储器晶粒模块，以形成一多晶粒封装的堆栈结构，而使得存 储器容量可以视需求而增加，其模块化的晶粒堆栈结构是具有至少4颗
256MB的晶粒，因此，可以形成至少1GB容量的BGA封装的存储器模块。 然后，再于最上层的可挠性基板20的第二表面上具有不同于存储器晶粒 模块的第二晶粒110B及/或第三晶粒110C用以控制存储器晶粒模块的读 取及写入的操作。因此，根据以上所述，藉由可挠性基板20的向外延伸 的导电端点取代传统晶粒堆栈的电性连接元件可以大幅度的縮小晶粒堆 栈尺寸，而且可以堆栈成具有高存储器容量、积密度小的存储器模块。
接着请继续参考图9A至图9B，是表示本发明所揭露的另一晶粒封装 的堆栈结构的第一可挠性基板上的线路图案的配置示意图。如图9A所示， 第一可挠性基板20A具有第一表面及第二表面，在第一可挠性基板20A 的第一表面上具有一线路图案，在此线路图案中，于接近中央区域的部份 配置有多个第一连接端点2101，且这些第一连接端点2101经由多条第一 导线2103与向外延伸(fan out)的多个第一导电端点2102电性连接，如图 IOA所示；在此，向外延伸的多个第一导电端点2102是曝露于第一可挠 性基板20A的第二表面，如图9B所示。
接着，请参考图9C及图9D，是表示本发明所揭露的另一晶粒封装的 堆栈结构的第二可挠性基板上的线路图案的配置示意图。如图9C所示， 第二可挠性基板20B具有第一表面及第二表面，在第二可挠性基板20B 的第一表面上具有一线路图案，其包括于接近中央区域的部份配置有多个 第二连接端点2101，且这些第二连接端点2101经由多条第二导线2103 与向外延伸(fan out)的多个第一导电端点2102电性连接，如图9C所示， 在此，多个第二导电端点2102曝露于可挠性基板20的第二表面上。
紧接着，参考图IOA至图IOB，是表示本发明所揭露的晶粒封装的堆 栈结构的各步骤示意图。在此，多个晶粒置放在第一可挠性基板20A的第 一表面上的步骤是与图6A至图6B相同，在此不再多加陈述。同样地， 将具有多个第一晶粒110A的第一可挠性基板20A上下翻转，使得多个第 一晶粒110A的背面朝下及第一可挠性基板20A的第二表面朝上。接下来，利用切割刀(未在图中表示)在第一可挠性基板20A的第一表面及/或第二 表面上的切割道(如图6B所示)进行切割，使得切割之后的结构包括一第一
可挠性基板20A及一第一晶粒IIOA，且切割之后的第一可挠性基板20A 的线路图案配置与切割之前的可挠性基板20A相同，在此不再多加陈述。
接着，是将切割之后的具有第一晶粒110A的第一可挠性基板20A与 线路载板30电性连接，在此，是将第一晶粒110A的背面藉由第一黏着层 3041固接于线路载板30的正面。于另一实施例中，其第一黏着层3041 是先形成在线路载板30的正面，然后再将第一晶粒110A的背面固接于线 路载板30的正面上。
接着，是将已完成测试及且为良好的具有第二尺寸的其它晶粒 (Known good die)(以下称第二晶粒110B)，以覆晶方式将第二晶粒HOB 的主动面对准第二可挠性基板20B的第一表面上置放，使得第二晶粒110B 的主动面的多个第二焊垫112与第二可挠性基板20B的第一表面的多个第 二连接端点2102电性连接。接下来，利用切割刀(未在图中表示)在第二可 挠性基板20B的第一表面及/或第二表面上的切割道进行切割，使得切割 之后的结构包括第二可挠性基板20B及第二晶粒110B，且切割之后的第 二可挠性基板20B的线路图案配置与切割之前的第二可挠性基板20B相 同，在此不再多加陈述。
然后，是将第二晶粒110B及第二可挠性基板20B上下翻转，使得第 二晶粒110B的背面朝下及第二可挠性基板20B的第二表面朝上。接着， 是将切割之后的具有第二晶粒110B的第二可挠性基板20B固接于第一可 挠性基板20A的第二表面上，在此，是将第二晶粒110B的背面藉由第二 黏着层3042固接于第一可挠性基板20A的第二表面上，且第二可挠性基 板20B的向外延伸的至少一自由端可向下弯折且电性连接曝露于第一可 挠性基板20A的第二表面上的多个第二导电端点2102。紧接着，是利用 打线工艺(wire bonding),将多条导线50，如金线，形成在第一可挠性基板 20A的第二表面上的多个第一导电端点2102上且以单边的方式电性连接 于线路载板30的多个端点302，如图10B所示。
接着，参考图11A至图11D，是表示本发明所揭露的模块化的晶粒封 装的堆栈结构的各步骤示意图。首先，将多个具有第一尺寸的第一晶粒110A以覆晶方式贴附在第一可挠性基板20A的第一表面的形成步骤及方
法是与前述的图6A至图6B相同，不再加以重复叙述。接着，是以覆晶 方式将多个第一晶粒110A及第一可挠性基板20A藉由形成在每一颗第一 晶粒110A背面的第一黏着层3041固接于线路载板30的正面，如图11A 所示。于另一实施例中，是可以将第一黏着层3041先形成在线路载板30 的正面，以使多个第一晶粒110A的背面固接在线路载板30的正面上。
紧接着，使用具有精确控制位移的机器设备(未在图中表示)，例如取 放装置，将具有第二尺寸且好的第二晶粒UOB拾起，并且使第二晶粒110B 的主动面的多个第二焊垫112B对准曝露于第二可挠性基板20B的第一表 面上的多个第二连接端点2101，使得第二晶粒112B的主动面的多个第二 焊垫112B与第二可挠性基板20B的第一表面上曝露的多个第二连接端点 2101电性连接。
接下来，是将第二晶粒110B及第二可挠性基板20B下上翻转，以使 得第二晶粒110B的背面朝下及第二可挠性基板20B的第二表面朝上。然 后，将第二晶粒110B的背面藉由第二黏着层3042固接于第一可挠性基板 20A的第二表面，且第二可挠性基板20B的向外延伸的至少一自由端向下 弯折与第一可挠性基板20A的多个第一导电端点2102电性连接。
接着，是利用打线工艺(wire bonding),将多条导线50，如金线，形成 在第一可挠性基板20A的第二表面的多个第一导电端点2102上，且以单 边的方式电性连接于线路载板30的多个端点302。最后，再于线路载板 30的另一面上形成多个电性连接元件(未在图中表示)，例如金属凸块(stud bump)或是锡球(solderball)。
因此，根据以上所述，在本实施例中，以相同尺寸大小及相同功能的 第一晶粒IIOA来说，若以每一颗存储器容量为256MB的动态随机存取存 储器(DRAM)晶粒进行晶粒堆栈，其模块化的晶粒堆栈结构是具有由至少 4颗256MB所组成的存储器晶粒模块，因此可以形成至少1GB容量的BGA 封装的存储器模块。藉由可挠性基板20的向外延伸的至少一侧上的导电 端点2102取代传统晶粒堆栈的电性连接元件可以大幅度的縮小晶粒堆栈 尺寸，而且可以堆栈成具有高存储器容量、积密度小的存储器模块。另外， 第二晶粒110B可以是微处理晶粒(microprocessor)或是存储器控制晶粒(memory controller),藉此存储器晶粒模块可藉由第二晶粒110B控制其读
取或是写入的操作。
更进一步地说，于本实施例中，更包含将具有第三可挠性基板20C的 第三晶粒110C形成在第一可挠性基板20A的第二表面上，如图11D所示。 其形成的方式与步骤与第二晶粒110B形成在第一可挠性基板20A上的步 骤与方法相同，其不同的是第三晶粒110C的尺寸及功能是与第二晶粒 110B不同，因此，当第二晶粒110B是存储器控制晶粒时，第三晶粒110C 可以是微处理晶粒，其用以处理存储器晶粒模块110A的读取及写入的操 作。此外第三晶粒110C也可以是逻辑芯片或是被动元件。
接着，图12A至图12B是表示本发明所揭露的另一晶粒封装的堆栈 结构的可挠性基板上的线路图案的配置示意图。图12A是表示在可挠性基 板20的线路布局的透视图，其中，可挠性基板20具有第一表面及第二表 面，且可挠性基板20的接近一中央区域配置有多个连接端点2101，且多 个连接端点2101经由多条导线2103与向外延伸(fan out)的多个导电端点 2102电性连接，在此，多个连接端点2101是同时曝露于可挠性基板20 的第一表面及第二表面，如图12B所示。另外，可挠性基板20可藉由切 割刀(未在图中表示)在可挠性基板20的第一表面及/或第二表面上，且在 相邻的每一个晶粒置放区210之间，以切割出多条切割道或割道220。此 外，可挠性基板20的向外延伸的多个导电端点2102与多个连接端点2101 伺的距离可依设计需求做不同的配置，以便能够进行晶粒封装后的堆栈， 例如，向外延伸的导电端点2102与连接端点2101间的距离为3-4 mil或 是6~8 mil，则可以进行第二层的堆栈，然后依此类推，即可完成一种3 度空间的堆栈结构。
接着，图13A是表示将多个晶粒分别配置在可挠性基板的第一表面及 第二表面的各步骤示意图。首先，将已完成测试及且为良好的晶粒(Known good die) 110，使用具有精确控制位移的机器设备(未在图中表示)，例如 取放装置，将每一颗好的第一晶粒110A拾起，并且以覆晶方式，将每一 颗第一晶粒110A的主动面对准可挠性基板20的第一表面上置放，使得每 一颗第一晶粒110的主动面上的多个焊垫112与可挠性基板20的第一表 面的多个连接端点2102电性连接。接着，将图13A的具有多个晶粒110的可挠性基板上下反转，以使得可挠性基板20的第一表面的多个晶粒110
的背面朝下且可挠性基板20的第二表面朝上。
接着，将已完成测试及且为良好的其它晶粒(Known good die) 110， 以覆晶方式将晶粒110的主动面对准可挠性基板20的第二表面上置放， 使得每一颗晶粒110的主动面上的多个焊垫112与可挠性基板20的第二 表面的多个连接端点2102电性连接。在本实施例中，是界定在可挠性基 板20的第一表面的晶粒为第一晶粒110A，及在第二表面的晶粒为第二晶 粒110B，反之亦可。
接着，请参考图13B至图13D，是表示形成晶粒封装后的堆栈结构的 各步骤示意图。图13B是根据图13A的AA线段的截面示意图。接着，利 用切割刀(未在图中表示)在可挠性基板20上预先设置的切割道220的位置 切割，以形成多个晶粒堆栈的封装结构，其每一个晶粒堆栈的封装结构包 含具有向外延伸的至少一自由端的可挠性基板20、第一晶粒110A及第 二晶粒110B，其中第一晶粒110A及第二晶粒110B分别以覆晶方式以主 动面直接贴附在可挠性基板20的第一表面及第二表面上，且第一晶粒 110A是藉由第一黏着层3041固接在线路载板30的正面上。于本发明的 一实施例中，切割后的可挠性基板20的线路布局与切割前的可挠性基板 20的线路布局相同，在此不再重复。接着，是将可挠性基板20的至少一 自由端可向下弯折，以使可挠性基板20的向外延伸的多个导电端点2102 电性连接于线路载板30上的多个端点302，如图13C所示。
接下来，是将具有第二尺寸的第三晶粒HOC的背面藉由第二黏着层 3042固接于第二晶粒110B的背面。接着，再利用打线工艺(wire bonding), 将多条导线50，如金线，形成在第三晶粒110C的主动面的多个第三焊垫 110C上，且以单边的方式电性连接于可挠性基板20的向外延伸的至少一 自由端上的多个导电端点2102上，如图13D。最后，再于线路载板30的 另一面上形成多个电性连接元件(未在图中表示)，例如金属凸块(stud bump)或是锡球(solderball)。
接着，请参考图14A至图14C，是表示形成模块化的晶粒封装后的堆 栈结构的各步骤示意图。在此，是藉由切割刀(未在图中表示)根据在可挠 性基板20上的多个切割道(未在图中表示)进行切割，在此实施例中是以四颗晶粒110为一切割单位，使得经切割之后所形成的晶粒堆栈结构，包含
一可挠性基板20及至少四颗第一晶粒110A及四颗第二晶粒IIOB，如图 14A所示。在此要强调，也可以是将8颗或16颗晶粒形成在可挠性基板 20上。
接着，是将多个第一晶粒110A的一背面以第一黏着层3041固接在线 路载板30的正面上，且第一可挠性基板20A的向外延伸的自由端可向下 弯折，以使得第一可挠性基板20A的向外延伸的自由端上的多个第一导电 端点2102电性连接于线路载板30上的多个端点302。于另一实施例中， 其第一黏着层3041可先设置在线路载板30的正面上，再将多个第一晶粒 110A的背面藉由第一黏着层3041固接在线路载板30的正面上。
接下来，是将具有第二尺寸的第三晶粒110C的背面藉由第二黏着层 3042固接于任何一个第二晶粒110B的背面。接着，再利用打线工艺(wire bonding),将多条导线50，如金线，形成在第三晶粒110C的主动面的多 个第三焊垫112C上，且以单边打线的方式电性连接于可挠性基板20的向 外延伸的至少一自由端上的多个导电端点2102上，如图14B所示。在此 实施例中，是将第三晶粒110C藉由第二黏着层3042固接于最邻近于线路 载板30的多个端点302的第二晶粒110B的背面上，藉此可以减少导线 50电性连接第三晶粒110C与导电端点2102的距离。最后，再于线路载 板30的另一面上形成多个电性连接元件(未在图中表示)，例如金属凸块 (studbump)或是锡球(solderball)。
于本实施例中，更包含形成第四晶粒IIOD在第二晶粒110B的背面， 如图14C所示。其形成的方式与步骤与第三晶粒110C形成在第二晶粒 110B的背面的步骤与方法相同，其不同的是第四晶粒110D的尺寸及功能 是与第三晶粒110C不同，因此，当第三晶粒110C是存储器控制晶粒时， 第四晶粒110D可以是微处理晶粒，其用以处理存储器晶粒模块110A的 读取及写入的操作；此外第四晶粒IIOD也可以是逻辑芯片或是被动元件。
接着，请参考图15A及图15B，是表示晶粒封装后的堆栈结构的各步 骤示意图。在此，图15A的晶粒堆栈结构的形成步骤与图13A至图13B 相同，在此不再重复叙述。第一可挠性基板20A的结构不同于第二可挠性 基板20B，第一可挠性基板20A的线路图案配置方式是如图12A及图12B所示；及第二可挠性基板20B的线路图案配置方式是如图10C及图10D 所示；此外，第一晶粒110A及第二晶粒110B形成在第一可挠性基板20A 上的步骤是与图13A及图13B相同；及第三晶粒IIOC形成在第二可挠性 基板20B上的步骤是与图IOA相同，在此不再多加陈述。
接着，是将具有第二尺寸的第三晶粒110C及第二可挠性基板20B的 第二表面藉由第二黏着层3042固接于第二晶粒110B的背面。接着，再利 用打线工艺(wire bonding),将多条导线50，如金线，形成在第二可挠性基 板20B的第二表面的多个第二导电端点2102上，且以单边的方式电性连 接于与线路载板30的多个端点302电性连接的第一可挠性基板20的向外 延伸的至少一自由端上的多个第一导电端点2102上，如图15B所示。最 后，再于线路载板30的另一面上形成多个电性连接元件(未在图中表示)， 例如金属凸块(studbump)或是锡球(solderball)。
接着，请参考图16A至图16B，是表示形成模块化的晶粒封装后的堆 栈结构的示意图。在此，是藉由切割刀(未在图中表示)根据在第一可挠性 基板20A上的多个切割道(未在图中表示)进行切割，在此实施例中是以上、 下共8颗晶粒110为一切割单位，使得经切割之后所形成的晶粒堆栈结构， 包含一第一可挠性基板20A及至少四颗第一晶粒110A及四颗第二晶粒 IIOB，如图16A所示。在此要强调，也可以是将8颗或16颗晶粒形成在 第一可挠性基板20A上。
接着，是将具有多个第一晶粒liOA的一背面以第一黏着层3041固接 在线路载板30的正面上，且第一可挠性基板20A的自由端可向下弯折， 以使得第一可挠性基板20A的向外延伸的至少一自由端上的多个第一导 电端点2102电性连接于线路载板30上的多个端点302。于另一实施例中， 其第一黏着层3041可先设置在线路载板30的正面上，再将多个第一晶粒 110A的背面藉由第一黏着层3041固接在线路载板30的正面上。
接下来，是将具有第二尺寸的第三晶粒HOC及第二可挠性基板20B 的第二表面藉由第二黏着层3042固接于第二晶粒110B的背面。接着，再 利用打线工艺(wire bonding),将多条导线50，如金线，形成在第二可挠性 基板20B的第二表面的多个第二导电端点2102上，且以单边的方式电性 连接于与线路载板30的多个端点302电性连接的第一可挠性基板20的向外延伸的至少一自由端上的多个第一导电端点2102上，如图16A所示。 最后，再于线路载板30的另一面上形成多个电性连接元件(未在图中表 示)，例如金属凸块(studbump)或是锡球(solderball)。在此实施例中， 是将第三晶粒110C藉由第二黏着层3042固接于最邻近于线路载板30的 多个端点302的第二晶粒110B的背面上，藉此可以减少金属线电性连接 第三晶粒110C与可挠性基板20的导电端点2102的距离。
更进一步地说，于本实施例中，更包含形成具有第三尺寸的第四晶粒 110D及第三可挠性基板20藉由第三黏着层3043固接于第二晶粒110B的 背面上，如图16B所示。其形成的方式与步骤与第三晶粒110C形成在第 二晶粒110B的背面上的步骤与方法相同，其不同的是第四晶粒110D的尺 寸及功能是与第三晶粒110C不同，因此，当第三晶粒110C是存储器控制 晶粒时，第四晶粒IIOD可以是微处理晶粒，其用以处理存储器晶粒模块 的读取及写入的操作。此外，第四晶粒IIOD也可以是逻辑芯片或是被动 元件。
在上述各种实施例中，其可以在晶粒IIO上的焊垫112与可挠性基板 20上的连接端点2101电性连接后，再使用一底部充填工艺(under-filled process),将一高分子材料充填入焊垫112与连接端点2101间的间隙，并 且封闭晶粒的主动面的四周，可避免大气湿度的侵袭，有效地增加晶粒封 装堆栈结构的寿命。
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发 明，任何熟习相似技艺者，在不脱离本发明的精神和范围内，当可作些许 的更动与润饰，因此本发明的专利保护范围须视权利要求书所界定的范围 为准。
权利要求
1、一种晶粒封装的堆栈结构，其特征在于，包含一线路载板，于一正面上配置有多个接点及多个端点；一可挠性基板，具有一第一表面及一第二表面，于该可挠性基板的该第一表面无线路图案配置，于该第二表面的接近一中央区域配置有多个连接端点，且该多个连接端点经由多条导线与向外延伸的多个导电端点电性连接，其中向外延伸的该多个导电端点及该多个连接端点是曝露于该可挠性基板的该第二表面；一第一尺寸的第一晶粒，其一主动面上具有多个第一焊垫，该第一晶粒的一背面是以一黏着层固接于该可挠性基板的该第一表面的该晶粒置放区上，且将该第一晶粒及该可挠性基板翻转，以使该第一晶粒的该主动面朝下及该可挠性基板的该第二表面朝上，且使得该第一晶粒的该主动面的该多个第一焊垫电性连接于该线路载板上的该多个接点；及一第二尺寸的第二晶粒，其一主动面上具有多个第二焊垫，该第二晶粒是以覆晶方式将该主动面上的该多个第二焊垫电性连接于曝露于该可挠性基板的该第二表面的该多个连接端点，其中该第一尺寸不同于该第二尺寸；及多条导线，是将该可挠性基板的该第二表面上的该多个导电端点电性连接于该线路载板上的该多个端点。
2、 一种模块化的晶粒封装的堆桟结构，其特征在于，包含 一线路载板，于一正面上配置有多个接点及多个端点； 一可挠性基板，具有一第一表面及一第二表面，于该可挠性基板的该第一表面是无线路图案配置，于该第二表面的接近一中央区域配置有多个 连接端点，且该多个连接端点经由多条导线与向外延伸的多个导电端点电 性连接，其中向外延伸的该多个导电端点及该多个连接端点是曝露于该可 挠性基板的该第二表面，同时该可挠性基板的该第一表面的接近该中央区 域形成多个晶粒置放区；多个第一尺寸的第一晶粒，其每一该第一晶粒的一主动面上具有多个 第一焊垫，每一该第一晶粒的一背面是以一黏着层固接于该可挠性基板的该些晶粒置放区上，且将该多个第一晶粒及该可挠性基板翻转，以使每一 该第一晶粒的该主动面上的该多个第一焊垫电性连接于该线路载板上的该多个接点；及至少一第二尺寸的第二晶粒，其一主动面上具有多个第二焊垫，该第 二晶粒是以覆晶方式将该主动面上的该多个第二焊垫电性连接于曝露于 该可挠性基板的该第二表面的该多个连接端点，其中该第一尺寸不同于该第二尺寸；及多条导线，是将该可挠性基板的该第二表面上的该多个导电端点电性 连接于该线路载板上的该多个端点。
3、 一种晶粒封装的堆栈结构，其特征在于，包括 一线路载板，于一正面上配置有多个端点；一可挠性基板，具有一第表面及一第二表面，该可挠性基板的该第一 表面上具有一第一线路图案，该第一线路图案包括接近一中央区域配置有 多个第一连接端点，且该多个第一连接端点经由多条第一导线与位于该可 挠性基板的该第一表面的至少一侧的向外延伸的多个第一导电端点电性 连接，其中该多个第一连接端点曝露于该可挠性基板的该第一表面上，及 该第二表面上具有一第二线路图案，该第二线路图案包括多个第二连接端点，且该多个第二连接端点经由多条第二导线电性连接于该可挠性基板 的该第二表面的至少一侧的向外延伸的多个第二导电端点，且该多个第二连接端点与向外延伸的该多个第二导电端点均曝露于该第二表面上；一第一尺寸的第一晶粒，其一主动面上具有多个第一焊垫，是以覆晶 方式将该第一晶粒的该主动面上的该多个第一焊垫电性连接于该可挠性 基板上的该多个第一连接端点，且将该第一晶粒的一背面以一黏着层固接在该线路载板的该正面上；一第二尺寸的第二晶粒，其一主动面上具有多个第二焊垫，是以覆晶 方式将该第二晶粒的该主动面上的该多个第二焊垫电性连接于该可挠性 基板上的该第二表面的该多个第二连接端点，其中该第一尺寸不同于该第 二尺寸；及多条导线，是将该可挠性基板的该第二表面上的该多个第二导电端点 电性连接于该线路载板上的该多个端点。
4、 一种模块化的晶粒封装的堆栈结构，其特征在于，包括 一线路载板，于一正面上配置有多个端点；一可挠性基板，具有一第一表面及一第二表面，于该可挠性基板的该 第一表面上是平均分割成多个区域且具有一第一线路图案，该第一线路图 案包括每一该区域的接近一中央区域配置有多个第一连接端点，且该多 个第一连接端点经由多条第一导线电性连接于该可挠性基板的向外延伸 的多个第一导电端点，其中该多个第一连接端点是曝露于该第一可挠性基 板的该第一表面，及该第二表面上具有一第二线路图案，该第二线路图案 包括多个第二连接端点，且该多个第二连接端点经由多条第二导线电性连 接于该第二表面的至少一侧边的向外延伸的多个第二导电端点；多个第一尺寸的第一晶粒，其每一该第一晶粒的一主动面上具有多个 第一焊垫，是以覆晶方式将该每一该第一晶粒的该主动面上的该多个第一 焊垫电性连接于该可挠性基板上的该多个第一连接端点，且将每一该第一 晶粒的一背面以一黏着层固接在该线路载板的该正面上；至少一第二尺寸的第二晶粒，其一主动面上具有多个第二焊垫，是以 覆晶方式将该第二晶粒的该主动面上的该多个第二焊垫电性连接于该可 挠性基板上的该第二表面的该多个第二连接端点，其中该第二尺寸不同于该第一尺寸；及多条导线，是将该可挠性基板的该第二表面上的该多个第二导电端点 电性连接于该线路载板上的该多个端点。
5、 一种晶粒封装的堆栈结构，其特征在于，包括 一线路载板，于一正面上配置有多个端点；一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基 板的该第一表面上具有一第一线路图案，该第一线路图案包括接近一中 央区域配置有多个第一连接端点，且该多个第一连接端点经由多条第一导 线与位于该第一可挠性基板的该第一表面的向外延伸的多个第一导电端 点电性连接，其中该多个第一连接端点曝露于该第一可挠性基板的该第一 表面上，及该第二表面上具有一第二线路图案，该第二线路图案包括多 个第二连接端点，且该多个第二连接端点经由多条第二导线电性连接于该 第二表面的向外延伸的多个第二导电端点，其中该多个第二导电端点曝露于该第一可挠性基板的该第二表面上；一第一尺寸的第一晶粒，其一主动面上具有多个第一焊垫，是以覆晶 方式将该第一晶粒的该主动面上的该多个第一焊垫电性连接于该第一可 挠性基板上的该多个第一连接端点，且将该第一晶粒的一背面以一第一黏着层固接在该线路载板的该正面上；一第二可挠性基板，与该第一可挠性基板的结构不同，该第二可挠性 基板具有一第一表面及一第二表面，该第二可挠性基板的该第一表面配置 有多个第二连接端点，且该多个第二连接端点经由多条第二导线电性连接 于该第二可挠性基板的向外延伸的至少一自由端上的多个第二导电端点， 其中该多个第二连接端点是曝露于该第二可挠性基板的该第一表面上，同 时向外延伸的该多个第二导电端点曝露于该第二可挠性基板的该第二表 面上，以使该第二可挠性基板的该自由端与该第一可挠性基板的该第二表 面的该多个第一导电端点电性连接；一第二尺寸的第二晶粒，其一主动面上具有多个第二焊垫，该第二晶 粒的一背面是以一第二黏着层固接于该第一可挠性基板的该第二表面的 一晶粒置放区上；及多条导线，是将该第二可挠性基板的该第二表面上的该多个第二导电 端点电性连接于该线路载板上的该多个端点。
6、 一种模块化的晶粒封装的堆栈结构，其特征在于，包括一线路载板，于一正面上配置有多个端点；一第一可挠性基板，具有一第一表面及一第二表面，于该第一表面上 是平均分割成多个区域，每一该区域的接近一中央区域配置有多个第一连 接端点，且该多个第一连接端点经由多条第一导线电性连接于该第一可挠 性基板的向外延伸的多个第一导电端点，其中该多个第一连接端点是曝露 于该第一可挠性基板的该第一表面及该多个第一导电端点是曝露于该第 一可挠性基板的该第二表面上；多个第一尺寸的第一晶粒，其每一该第一晶粒的一主动面上具有多个 第一焊垫，是以覆晶方式将该多个第一晶粒的该主动面上的该多个第一焊 垫电性连接于该第一可挠性基板上的该多个第一连接端点，且将该第一可 挠性基板及该多个第一晶粒翻转，以使得该多个第一晶粒的一背面朝下且以一第一黏着层固接在该线路载板的该正面上；一第二可挠性基板，与该第一可挠性基板的结构不同，该第二可挠性 基板具有一第一表面及一第二表面，该第二可挠性基板的该第一表面配置 有多个第二连接端点，且该多个第二连接端点经由多条第二导线电性连接 于该第二可挠性基板的向外延伸的至少一自由端上的多个第二导电端点， 其中该多个第二连接端点是曝露于该第二可挠性基板的该第一表面上，同 时向外延伸的该多个第二导电端点曝露于该第二可挠性基板的该第二表 面上，以使该第二可挠性基板的该自由端与该第一可挠性基板的该第二表面的该多个第一导电端点电性连接；至少一第二尺寸的第二晶粒，其一主动面上具有多个第二焊垫，是以 覆晶方式将该第二晶粒的该主动面上的该多个第二焊垫电性连接于该第 二可挠性基板上的该第一表面的该多个第二连接端点，且将该第二可挠性 基板及该第二晶粒翻转，使得该第二晶粒的一背面朝下且以一第二黏着层 固接于该第一可挠性基板的该第二表面的至少该晶粒置放区上，其中，该 第二可挠性基板的该自由端向下弯折，以使第二可挠性基板的向外延伸的 该多个第二导电端点及该第一可挠性基板的该第二表面上的向外延伸的 该多个第二导电端点电性连接；及多条导线，是将该第二可挠性基板的该第二表面上的该多个第二导电 端点电性连接于该线路载板上的该多个端点。
7、 一种晶粒封装的堆栈结构，其特征在于，包含一线路载板，于一正面上配置有多个端点；一可挠性基板，具有一第一表面及一第二表面，该可挠性基板的接近 一中央区域配置有多个第一连接端点，且该多个连接端点经由多条导线与 向外延伸的至少一自由端上的多个导电端点电性连接，其中该多个连接端 点是同时曝露于该可挠性基板的该第一表面及该第二表面，而该多个导电 端点是曝露于该可挠性基板的该第一表面，其中该可挠性基板的该自由端 向下弯折，以使该可挠性基板的向外延伸的该自由端上的该多个导电端点 电性连接于该线路载板上的该多个端点；一第一尺寸的第一晶粒，其一主动面上具有多个第一焊垫，是以覆晶 方式将该第一晶粒的该主动面上的该多个第一焊垫电性连接于该可挠性基板上的该第一表面的该多个连接端点，且该第一晶粒的一背面经由一第 一黏着层固接于该线路载板的该正面上；及一第一尺寸的第二晶粒，其一主动面上具有多个第二悍垫，是以覆晶 方式将该第二晶粒的该主动面上的该多个第二焊垫电性连接于该可挠性基板上的该第二表面的该多个第一连接端点；一第二尺寸的第三晶粒，其一主动面上具有多个第三焊垫，该第三晶 粒的一背面是以一第二黏着层固接于部份该第二晶粒的一背面，其中该第二尺寸不同于该第一尺寸；及多条导线，是将该第三晶粒的该主动面上的该多个第三焊垫电性连接 于该可挠性基板上的该多个连接端点。
8、 一种模块化的晶粒封装的堆栈结构，其特征在于，包含一线路载板，于一正面上配置有多个端点；一可挠性基板，具有一第一表面及一第二表面，于该第一表面上是平 均分割成多个区域，每一该区域的接近一中央区域配置有多个连接端点， 且该多个连接端点经由多条导线电性与向外延伸的至少一自由端上的多 个导电端点电性连接，其中该多个连接端点是同时曝露于该可挠性基板的 该第一表面，其中该可挠性基板的该自由端向下弯折，以使该可挠性基板 的向外延伸的该自由端上的该多个导电端点电性连接于该线路载板上的 该多个端点；多个第一尺寸的第一晶粒，其每一该第一晶粒的一主动面上具有多个 第一悍垫，是以覆晶方式将该多个第一晶粒的该主动面上的该多个第一焊 垫电性连接于该可挠性基板上的该第一表面的该多个连接端点，且该多个 第一晶粒的一背面经由一第一黏着层固接于该线路载板的该正面上；多个第一尺寸的第二晶粒，其每一该第二晶粒的一主动面上具有多个 第二焊垫，是以覆晶方式将该多个第二晶粒的该主动面上的该多个第二焊 垫电性连接于该可挠性基板上的该第二表面的该多个第一连接端点；至少一第二尺寸的第三晶粒，其一主动面上具有多个第三焊垫，该第 三晶粒的一背面是以一第二黏着层固接于其中的该第二晶粒的一背面，其 中该第二尺寸不同于该第一尺寸；及多条导线，是将该第三晶粒的该主动面上的该多个第三焊垫电性连接于该可挠性基板上的该多个连接端点。
9、 一种晶粒封装的堆栈结构，其特征在于，包含 一线路载板，于一正面上配置有多个端点；一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基 板的接近一中央区域配置有多个第一连接端点，且该多个第一连接端点经 由多条第一导线与向外延伸的至少一自由端上的多个第一导电端点电性 连接，其中该多个第一连接端点是同时曝露于该第一可挠性基板的该第一 表面及该第二表面，而该多个第一导电端点是曝露于该第一可挠性基板的 该第一表面；一第一尺寸的第一晶粒，其一主动面上具有多个第一焊垫，是以覆晶 方式将该第一晶粒的该主动面上的该多个第一焊垫电性连接于该第一可 挠性基板上的该第一表面的该多个第一连接端点，且该第一晶粒的一背面经由一第一黏着层固接于该线路载板的该正面上；及一第一尺寸的第二晶粒，其一主动面上具有多个第二悍垫，是以覆晶 方式将该第二晶粒的该主动面上的该多个第二焊垫电性连接于该第一可挠性基板上的该第二表面的该多个第一连接端点；一第二可挠性基板，与该第一可挠性基板的结构不同，该第二可挠性 基板具有一第一表面及一第二表面，该第一表面配置有多个第二连接端 点，且该多个第二连接端点经由多条第二导线电性连接于该第二可挠性基 板的向外延伸的多个第二导电端点，其中该多个第二连接端点是曝露于该 第二可挠性基板的该第一表面上；一第二尺寸的第三晶粒，其一主动面上具有多个第三焊垫，是以覆晶 方式将该第三晶粒的该主动面上的该多个第三焊垫电性连接于该第二可 挠性基板上的该第一表面的该多个第二连接端点，且将该第二可挠性基板 及该第三晶粒翻转，使得该第二可挠性基板的该第二表面朝下且以一第二 黏着层固接于该第二晶粒的该背面上，该第二尺寸不同于该第一尺寸；及其中，该第一可挠性基板的该自由端向下弯折，以使该第一可挠性基 板的向外延伸的该多个第一导电端点电性连接于该线路载板上的该多个i山Jt乂而点；多条导线，是将该第二可挠性基板的该第一表面上的该多个第二导电端点电性连接于该第一可挠性基板上的该多个第一导电端点。
10、 一种模块化的晶粒封装的堆栈结构，其特征在于，包含-一线路载板，于一正面上配置有多个端点；一第一可挠性基板，具有一第一表面及一第二表面，于该第一表面上 是平均分割成多个区域，每一该区域的接近一中央区域配置有多个第一连 接端点，且该多个第一连接端点经由多条第一导线电性与向外延伸的至少 一自由端上的多个第一导电端点电性连接，其中该多个第一连接端点是同 时曝露于该可挠性基板的该第一表面及该第二表面，其中该第一可挠性基 板的该自由端向下弯折，而该多个第一导电端点是曝露于该第一可挠性基板的该第一表面；多个第一尺寸的第一晶粒，其每一该第一晶粒的一主动面上具有多个 第一焊垫，是以覆晶方式将该多个第一晶粒的该主动面上的该多个第一焊 垫电性连接于该第一可挠性基板上的该第一表面的该多个第一连接端点， 且每一该第一晶粒的一背面经由一第一黏着层固接于该线路载板的该正 面上；多个第一尺寸的第二晶粒，其每一该第二晶粒的一主动面上具有多个 第二焊垫，是以覆晶方式将每一该第二晶粒的该主动面上的该多个第二焊 垫电性连接于该第一可挠性基板上的该第二表面的该多个第一连接端点；一第二可挠性基板，与该第一可挠性基板的结构不同，该第二可挠性 基板具有一第一表面及一第二表面，该第一表面配置有多个第二连接端 点，且该多个第二连接端点经由多条第二导线电性连接于该第二可挠性基 板的向外延伸的多个第二导电端点，其中该多个第二连接端点是曝露于该 第二可挠性基板的该第一表面上；至少一第二尺寸的第三晶粒，其一主动面上具有多个第三焊垫，是以 覆晶方式将该第三晶粒的该主动面上的该多个第三焊垫电性连接于该第 二可挠性基板上的该第一表面的该多个第二连接端点，且该第二可挠性基 板的该第二表面以一第二黏着层固接于该第二晶粒的该背面上；及其中，该第一可挠性基板的该自由端向下弯折，以使该第一可挠性基 板的向外延伸的该多个第一导电端点电性连接于该线路载板上的该多个 端点；多条导线，是将该第二可挠性基板的该第一表面上的该多个第二导电 端点电性连接于该第一可挠性基板上的该多个第一导电端点。
全文摘要
本发明公开了一种晶粒封装的堆栈结构，包含线路载板，于正面上配置有多个接点及多个端点；可挠性基板，具有第一表面及第二表面，于第一表面上无任何线路图案配置，于第二表面的接近中央区域配置有多个连接端点，经由多条导线与向外延伸的多个导电端点电性连接；第一晶粒，其主动面上具有多个第一焊垫，第一晶粒是以黏着层固接于可挠性基板上，且将第一晶粒及可挠性基板翻转，以使第一晶粒的主动面上的多个第一焊垫电性连接于线路载板上的多个接点；第二晶粒，其主动面上具有多个第二焊垫，第二晶粒是以覆晶方式将主动面上的多个第二焊垫电性连接于暴露于可挠性基板的第二表面的多个连接端点；及多条导线，是将可挠性基板的第二表面上的多个导电端点电性连接于线路载板上的多个端点。
文档编号H01L25/00GK101621051SQ20081012959
公开日2010年1月6日 申请日期2008年7月2日 优先权日2008年7月2日
发明者陈石矶 申请人:陈石矶