专利名称：具有垂直型和水平型栅极的半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一 种具有垂直型和水平型栅极的金属氧化物半导体场效应晶体管 (MOSFET)及其制造方法。
背景技术：
由于具有高丰命入阻抗，功率(power) MOSFET具有比双4及性 晶体管更简单的栅极驱动电路。另夕卜，作为单极器件，功率MOSFET 的优势还在于，当断开器件时，不会导致由一些少数载流子的聚集 或重组引起的时间延迟。因此，在开关才莫式电源(switching mode power supply )、电灯镇流器(lamp ballast)和电才几驱动电3各等4页i或 中，功率MOSFET的应用已经在增加。
使用平面扩散技术的双扩散MOSFET (DMOSFET)结构已经 被广泛地应用到功率MOSFET。然而，正在研究沟槽栅极型 MOSFET结构，就是所谓的垂直栅4及型MOSFET结构，在该结构 中通过以预定的深度刻蚀半导体衬底来形成沟槽并且在沟槽中形 成栅极。通过增大每个单位区域的单元密度并同时减小器件之间的结型场岁丈应晶体管(JFET)电阻，沟4曹才册才及型MOSFET能够实王见 高集成和4氐的源才及画漏才及导通电阻(on resistance ) ( RdS(on))。
如实例图1所示，以在高密度N型4t底1上和/或上方形成4氐 密度N型外延层2的方式来构造沟槽栅极型MOSFET。在低密度N 型外延层2上和/或上方形成P型外延层3。将P型外延层3和低密 度N型外延层2刻蚀至预定的深度，从而形成沟槽4。在沟槽4的 伯'J壁和底壁上和/或上方施力口才册才及介电层(gate dielectric layer) 5。 在棚-4及介电层5上和/或上方形成4册电才及6以填充沟槽4。在形成有 栅电极6的沟槽4周围的P型外延层3上和/或上方形成高密度N 型掺杂物区(d叩ant region) 7。因此，高密度N型掺杂物区7变为 MOSFET的源极端，而高密度N型衬底1变为漏极端。
然而，上述的沟槽栅极型MOSFET具有若干缺点。例如，为 了将信号施加至漏极端，衬底1的底部应该是电连接状态。因此， 沟槽栅极型MOSFET只可以用作单个器件而不可以与水平型器件 相集成。另夕卜，在作为水平型高压器件的延伸漏极MOSFET (drain extended MOSFET ) ( DEMOS )中，沟道水平地形成。因此，增大 了由芯片占用的区i或以实玉见所期望的高电压和电流容量(current capacity )。
发明内容
本发明实施例涉及一种半导体器件及其制造方法，更具体地，
涉及一种具有垂直型栅^及和水平型棚^及的金属氧^b物半导体场岁丈
应晶体管(MOSFET)及其制造方法。
本发明实施例涉及一种具有垂直型栅极和水平型栅极的半导 体器件，通过包括在水平方向上形成的沟道和漏才及而保持垂直的沟道结构，该半导体器件不仅能够实现高集成而且还能够与另一个器 件集成并最大化其击穿电压。
本发明实施例涉及一种具有垂直型4册4及和水平型棚4及的半导
体器件，该半导体器件可以包括以下之中的至少一个高密度第一 导电型半导体衬底，形成在半导体衬底上和/或上方的低密度第一导 电型外延层，在外延层的预定区域中隔离开地形成的多个第二导电 型基区(基极区，base region),在除了布置于器件的任何一端或两 端(terminal)的基区之外的各个基区中形成的多个高密度第一导电 型源区，在布置于各个基区之间的外延层上和/或上方形成的多个高 密度第一导电型漏区，穿透各个源区和基区的多个沟槽，形成在每 个沟槽中的第 一栅电极，形成在各个漏区和基区之间的场氧化层， 在各个源区和漏区之间的基区上和/或上方形成的多个第二栅电极， 以及高密度第二导电型掺杂物区，该高密度第二导电型掺杂物区形 成在基区中以《更可以形成《呆护二才及管(protection diode )，其中基区 形成在半导体器件的任何一端或两端。
本发明实施例涉及一种半导体器件，该半导体器件可以包括以 下之中的至少一个高密度第一导电型衬底；形成在高密度第一导 电型衬底上方的低密度第一导电型外延层；在低密度第一导电型外 延层中隔离开地形成的多个第一低密度第二导电型基区和第二低 密度第二导电型基区；形成在第一和第二低密度第二导电型基区中
的高密度第一导电型源区；在布置于第一和第二低密度第二导电型 基区外部的外延层中形成的高密度第一导电型漏区；形成在第一低 密度第二导电型基区中的高密度第二导电型掺杂物区；贯穿第二低 密度第二导电型基区的高密度第一导电型源区、第二低密度第二导 电型基区和第一低密度第二导电型基区形成的第一栅电极；在第一 和第二基区与各个高密度第一导电型漏区之间的低密度第一导电 型外延层上方形成的场氧化层；以及在高密度第 一导电型源区和高密度第一导电型漏区之间的第一和第二低密度第二导电型基区上 方形成的第二4册电才及。
本发明实施例涉及一种用于制造具有垂直型栅极和水平型栅 才及的半导体器件的方法，该方法可以包括以下步骤之中的至少一
个在高密度第一导电型衬底上和/或上方形成低密度第一导电型外 延层，在外延层上和/或上方形成多个隔离开的第二导电型基区，在 除了形成于半导体器件的任何一端或两端的基区之外的各个基区 中形成多个高密度第一导电型源区，在布置于基区外部的外延层上 形成多个高密度第一导电型漏区，在形成于任何一端或两端上和/ 或上方的基区中形成高密度第二导电型掺杂物区，形成多个沟槽以 穿透源区和基区的中心，在各个沟槽中形成第一栅电极，在布置于 基区和漏区之间的外延层上形成场氧化层，以及然后在布置于源区 和漏区之间的基区上形成第二栅电极。
本发明实施例涉及一种制造具有垂直型栅极和水平型栅极的 半导体器件的方法，该方法可以包括以下步骤之中的至少一个在
衬底上方形成外延层；在外延层中同时形成多个隔离开的第一基区 和第二基区；同时在所述第一和第二基区中形成源区以及在所述第 一和第二基区之间形成漏区；在第 一 基区中形成与源区隔离开的保 护二极管；形成贯穿第一和第二基区以及部分在外延层中的垂直型 栅电极，其中形成在第一基区中的第 一栅电极被布置在源区和保护 二极管之间；在漏区与第 一 和第二基区之间的外延层上方形成 LOCOS场氧4匕层；以及然后在LOCOS场氧^f匕层上方形成水平型棚-电极。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包 括以下步骤之中的至少一个在高密度第一导电型衬底上方形成低 密度第一导电型外延层；在低密度第一导电型外延层中形成多个隔 离开的第一低密度第二导电型基区和第二低密度第二导电型基区；同时在第一和第二低密度第二导电型基区中形成高密度第一导电 型源区以及在布置于第一和第二低密度第二导电型基区外部的外
延层中形成高密度第一导电型漏区；在第一低密度第二导电型基区 中形成高密度第二导电型掺杂物区；形成沟槽以穿透第二低密度第 二导电型基区的高密度第一导电型源区、第二低密度第二导电型基 区和第一低密度第二导电型基区；在各个沟槽中形成第一栅电极； 在第 一和第二基区与各个高密度第 一导电型漏区之间的低密度第 一导电型外延层上方形成场氧化层；以及然后在高密度第一导电型 源区和高密度第 一导电型漏区之间的第 一和第二基区上方形成第 二栅电极。
实例图1示出了沟槽4册才及型MOSFET。
实例图2至图6示出了根据本发明实施例的具有垂直型和水平 型栅极的半导体器件及其制造方法。
具体实施例方式
现在将详细;也参照本发明的实施方式，其实施例在附图中示 出。在任何可能的地方，在整个附图中使用相同的标号以表示相同 或相似的部件
实例图2是示出了具有垂直型和水平型栅极的半导体器件的结 构的截面图。
如实例图2所示，在具有第一导电型诸如N型的高密度衬底 50上和/或上方形成低密度N型外延层52。在外延层52中形成具 有第二导电型例如P型的^f氐密度基区(基才及区，base region) 54。该多个基区54彼此隔离开地形成在外延层52的预定区域。在低密 度基区54中形成高密度N型源区56。在与低密度基区54相邻的 外延层52中形成高密度N型漏区57。以预定的深度在外延层52 中形成穿透源区56和基区54的沟槽T。在沟槽T的侧壁和底壁上 和/或上方形成第一4册IU匕层58，并在第一4册氧4匕层58上和/或上方 形成填充沟槽T的第一4册电才及60。在布置于源区56和漏区57之间 的低密度第二导电型基区54上和/或上方形成第二栅氧化层59和第 二才册电才及61。在第一4册电4及60和第二4册电才及61的最上表面和侧壁 上和/或上方形成层间电介质(Interlayer dielectric) 70以Y更在源区 56和漏区57处分别形成源极接触孔和栅极4妻触孑L。源极线层81和
源区56和漏区57连接。接触孔形成在第一栅电极60和第二4册电 极61处，而栅极线层被形成与第一栅电极60和第二栅电极61相 连接。因此，当保持垂直沟槽结构时，半导体器件可以另外包括形 成在水平方向上的沟道和漏极，从而减少其区域并能够与其4也的器 件相集成。此外，减小了基区54和漏区57之间的距离以致减小了 半导体器件的尺寸。这样的设计可以引起反向击穿电压(inverse breakdown voltage )的卩争j氐。
实例图3是具有垂直型和水平型栅极的半导体器件的平面图， 实例图4是沿实例图3的线I-I，切开的截面图，而实例图5是沿实
例图3的线n-ir切开的截面图。
如实例图3至图5所示，以在高密度第一导电型埋层(buried layer )例如高密度N型埋层或衬底10上和/或上方形成〗氐密度N型
才册才及的半导体器件。在外延层12中形成^f氐密度第二导电型例如P 型的基区14。通过在外延层12的预定部分中注入P型4参杂物离子， 来以具有半圆i者长口半3求、半3求圓牙主(hemispheric column )或立方体才黄截面的几何形状形成基区14。可以隔离开地布置多个基区14。 在基区14中形成高密度N型源区16,而在与基区14相邻的外延 层12中形成高密度N型漏区17。可以在各个基区14之间的间隔 中的外延层12中形成漏区17。为了连接至高密度N型埋层或衬底 10，漏区17可以贯穿外延层12。硅的局部氧化(LOCOS)场氧化 层ll形成在外延层12上和/或上方并#皮布置在基区14和漏区17之 间。LOCOS场氧化层11可以用来提高水平栅电极21与漏区17之 间的击穿电压，其中水平4册电才及21将在随后形成。
以预定的深度在外延层12中形成穿透源区16和基区14的沟 槽T。在沟槽T的侧壁和底壁上形成第一4册氧化层18，并在沟槽T 内部的第一4册氧化层18上和/或上方形成垂直延伸的第一4册电招_ 20。在布置于源区16和漏区17之间的LOCOS场氧化层11和低密 度第二导电型基区14上和/或上方形成水平延伸的第二栅氧化层19 和第二栅电极21。在第一栅电极20和第二4册电极21的最上表面和 侧壁(lateral sidewall)上和/或上方形成层间介电层30，以1更在源 区16和漏区17处分别形成源极接触孔和4册极接触孔。源极线层41 和漏一及线层42形成在层间介电层30上和/或上方以通过各个4妄触孑L 与源区16和漏区17连接。同样形成暴露第一栅电极20和第二栅 电极21的接触孔以便形成与第一栅电极20和第二栅电极21相连 接的栅极线层。这意味着，第一栅电极20和第二栅电极21在半导 体器4牛的一端互连。
高压半导体器件被要求在断路状态下承受漏极和源极之间的 高电压，并且在导通状态下允i午漏4及和源才及之间的大量高速电流 (large-quantity high-rate current )。 通过P型基区14和N型夕卜延层 12的P-N结来形成体二才及管(body diode )。当通过4,冲免式结构 (push-pull structure )或桥式结构(bridge structure )马区动电感负载 (inductor load )时，在配备有MOS元件的半导体器件中存在体二极管的反向导体(reverse conductor )和前向导体(forward conductor ) 的才喿作区(operation region )。当体二才及管的电流4艮大时，少凄丈载流
子聚集，而二才及管断开^皮延迟。而且，可以:操作寄生双极结晶体管。
因此，才艮据本发明实施例，在半导体器件的4壬4可一端或两端的
基区中形成高密度P型纟参杂物区22而不形成源区以形成^f呆护二;t及 管，来在最大化操作速度时防止由高电压对半导体器件的损害。更 具体地，在具有垂直型和水平型4册极的半导体器件的任何一端或两 端形成^f呆护二才及管。可以将同^f的结构应用到两端。
如实例图4所示，在形成于半导体器4牛一端的第一垂直4册电招_ 20的左侧横向布置的基区14a内，形成第一高密度P型掺杂物区 22，而不形成源区，乂人而形成〗呆护二才及管。
如实例图5所示，当通过在上述端的第一垂直4册电才及20的左 侧才黄向布置的基区14a中形成高密度P型掺杂物区22而不是源区 来形成保护二极管时，同样在上述端的第一垂直栅电极20的右侧 横向布置的基区14a内形成源区16a。此外，在上述端的第一垂直 才册电4及20的右侧的源区16a中横向形成第二高密度P型4参杂物区 23。可以将第二高密度P型纟参杂物区23与源区16a的面积比i殳置 在大约1:10到1:5之间的范围内。因此，在半导体器件的上述端 形成了保护二极管，并通过高密度P型掺杂物区23施加基区14的 偏压(bias)。因此，当半导体器件提高操作速度时，可以保护半导 体器件免于高电压的损害。
实例图6A到图6E是沿实例图3的线I-I，切开的截面图，它们 示出了根据本发明实施例制造半导体器件的步骤。
如实例图6A中所示，在包括高密度第一导电型埋层例如高密 度N型埋层的衬底上和/或上方或者在高密度第一导电型衬底例如高密度N型衬底10上和/或上方生长低密度N型外延层12。在外 延层12中以隔离开的预定的恒定间隔来形成多个^[氐密度第二导电 型基区例如4氐密度P型基区14、 14a。基区14、 14a可以形成具有 矩形、半球形、半球圓柱和立方体的横截面中的一个。可以通过以 在大约1E13 ions/cm2到7E15 ions/cm2之间范围内的剂量以及以在 大约40KeV到100KeV之间范围内的离子注入能量来注入硼(B ) 离子而形成基区14、 14a。更具体地，在外延层12的整个表面上和 /或上方气相沉积第一感光层23，并且然后通过曝光和显影才喿作来 图样化该第一感光层23以便暴露基区14、 14a。 -使用图样化的第一 感光层23作为掩模，将P型掺杂物离子注入到外延层12中，从而 形成基区14、 14a。
如实例图6B中所示，然后在基区14、 14a中以及在布置于基 区14、 14a之间的部分外延层12中注入高密度第一导电型4参杂物 离子例如高密度N型掺杂物离子，从而形成高密度N型源区16、 16a和高密度N型漏区17。更具体地，在去除第一感光层23之后， 在外延层12的整个表面上和/或上方气相沉积第二感光层24，并且 然后通过曝光和显影操作来图样化该第二感光层24以便暴露基区 14、 14a和布置于基区14、 14a之间的部分外延层12。使用图样化 的第二感光层24作为掩模，以高密度注入N型掺杂物离子，从而 形成源区16、 16a和漏区17。以在大约5E14 ions/cm2到1E16 ions/cm2之间范围内的剂量和在大约20 KeV到100KeV之间范围内 的离子注入能量来注入砷(As)离子。当漏区17与高密度N型埋 层或衬底10连接时，施加更高的离子注入能量。根据本发明实施 例，可以不在布置于4壬4可一端或两端的基区14a中形成源区，或只 可以在部分基区14a中形成源区16a。在去除第二感光层24之后， 通过光刻法在如实例图4和图5中所示的基区14a中(和/或在基区 14a的源区16a中)形成高密度P型4参杂物区22。如实例图6C和图6D中所示，形成多个居中地布置在各个基 区14、 14a中的沟槽T以穿透源区16和基区14。在外延层12的整 个表面上和/或上方气相沉积第三感光层25，并且然后通过曝光和 显影操作来图样化该第三感光层25以便暴露将要形成沟槽T的区 域。使用图样化的第三感光层25作为掩模来部分刻蚀外延层12和 基区14或14a， 乂人而形成沟槽T。 4妄下来，在每个沟槽T的内壁上 形成第一斥册氧^匕层18，并在沟槽T中以及在第一4册fU匕层18上和/ 或上方形成导电层例如施加有掺杂物的多晶硅。因此，形成了第一 栅电极20。例如，形成多晶硅层直到第三感光层25的中部高度， 以便多晶硅层从基区14、 14a的最上表面伸出。然后去除第三感光 层25。
如实例图6E中所示，在布置于漏区17和基区14、 14a之间的 外延层12上和/或上方形成LOCOS场氧化层11。场氧化层11起到 提高水平栅电极21和漏区17之间的击穿电压的作用。使用感光层 形成高密度P型4参杂物区22。在布置于源区16和漏区17之间的4氐 密度第二导电型基区14、 14a上和/或上方形成第二4册氧化层19和 第二4册电极21。在第一栅电极20和第二冲册电极21的最上表面和侧 壁上和/或上方形成层间电介质30以Y更在源区16、16a和漏区17处 分别形成源极接触孔和栅极接触孔。在层间电介质30上和/或上方 形成源极线层41和漏极线层42以通过各个接触孔将源极线层41 和漏才及线层42与源区16、 16a和漏区17连接。在第一4册电才及20 和第二4册电极21处形成4妄触孔，从而形成4册极线层。这意p木着， 第一栅电极20和第二栅电极21在半导体器件的一端互连。
根据本发明实施例，具有垂直型和水平型栅极的半导体器件及 其制造方法具有至少以下优点。由于沟道和漏4及水平形成，所以当 保持垂直沟道结构时，不仅可以实现高集成还可以实现与其他器件 的集成，其中，保持垂直沟道结构是沟槽栅极型MOS器件的优点。同样，由于在形成于基区和漏区之间的外延层上和/或上方形成了
LOCOS氧化层，所以半导体器件的击穿电压可以^皮最大化。另夕卜， 在从一端的第一垂直栅电极20处横向布置的基区14a中，形成高 密度P型掺杂物区22而不是源区，以1更可以形成^f呆护二才及管。此 外，由于在任何一端或两端的基区中形成高密度P型掺杂物区而不 是源区并且形成保护二极管，所以当半导体器件的操作速度提高 时，可以保护半导体器件免于被高电压损害。
尽管本文中描述了多个实施例，但是应该理角竿，本领i或才支术人 员可以想到多种其他修改和实施例，它们都将落入本乂>开的原则的 精神和范围内。更特别地，在本/>开、附图、以及所附权利要求的
种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可 选的使用对本领域技术人员来说也是显而易见的选择。
权利要求
1. 一种半导体器件，包括高密度第一导电型衬底；低密度第一导电型外延层，形成在所述高密度第一导电型衬底上方；多个第一低密度第二导电型基区和第二低密度第二导电型基区，隔离开地形成在所述低密度第一导电型外延层中；高密度第一导电型源区，形成在所述第一和第二低密度第二导电型基区中；高密度第一导电型漏区，在布置于所述第一和第二低密度第二导电型基区外部的所述外延层中形成；多个沟槽，穿透所述各个源区和基区；高密度第二导电型掺杂物区，形成在所述第一低密度第二导电型基区中；第一栅电极，被形成贯穿所述第二低密度第二导电型基区的所述高密度第一导电型源区、所述第二低密度第二导电型基区和所述第一低密度第二导电型基区；场氧化层，形成在所述第一和第二基区与各个高密度第一导电型漏区之间的低密度第一导电型外延层上方；以及第二栅电极，形成在所述高密度第一导电型源区和所述高密度第一导电型漏区之间的所述第一和第二低密度第二导电型基区上方。
2. 根据权利要求1所述的半导体器件，其中，所述第一栅电极形 成在所述高密度第二导电型掺杂物区和所述高密度第一导电 型源区之间的所述第一低密度第二导电型基区中。
3. 根据权利要求1所述的半导体器件，其中，所述沟槽形成在各 个第一和第二低密度第二导电型基区的中心处。
4. 根据权利要求3所述的半导体器件，其中，所述高密度第一导 电型源区形成在横向布置于所述第 一栅电极一侧的所述第一 低密度第二导电型基区中。
5. 根据权利要求4所述的半导体器件，其中，所述高密度第二导 电型纟参杂物区形成在4黄向布置于所述第一4册电^l另一侧的所 述第一低密度第二导电型基区中。
6. 根据权利要求5所述的半导体器件，其中，所述高密度第二导 电型掺杂物区包括保护二极管。
7. 根据权利要求1所述的半导体器件，其中，所述高密度第一导 电型漏区被电连接至所述高密度第一导电型衬底。
8. 根据权利要求1所述的半导体器件，进一步包括源极线层，电连接所述各个高密度第一导电型源区；以及漏极线层，电连接所述各个高密度第一导电型漏区。
9. 根据权利要求1所述的半导体器件，其中，所述第一栅电极和 所述第二栅电极在所述半导体器件的一端互连。
10. 根据权利要求1所述的半导体器件，其中，所述第一栅电极包4舌垂直型4册电纟及。
11. 根据权利要求1所述的半导体器件，其中，所述第二栅电极包 4舌水平型4册电4及。
12. 根据权利要求1所述的半导体器件，进一步包括形成在所述第 一栅电极和所述第二栅电极的最上表面和侧壁上方的层间介 电层。
13. 根据权利要求12所述的半导体器件，进一步包括在所述层间 介电层上方的源才及线层和漏极线层，所述源才及线层电连4妄至 各个高密度第一导电型源区，而所述漏极线层电连接至各个 高密度第一导电型漏区。
14. 一种用于制造半导体器件的方法，包括在高密度第一导电型衬底上方形成低密度第一导电型外 延层；在所述低密度第一导电型外延层中形成多个隔离开的第 一低密度第二导电型基区和第二低密度第二导电型基区；同时在所述第一和第二低密度第二导电型基区中形成高 密度第一导电型源区以及在布置于所述第一和第二低密度第 二导电型基区外部的外延层中形成高密度第一导电型漏区；在所述第一低密度第二导电型基区中形成高密度第二导 电型纟参杂物区；形成沟槽以穿透所述第二低密度第二导电型基区的所述 高密度第 一导电型源区、所述第二低密度第二导电型基区和所 述第一低密度第二导电型基区；在各个沟槽中形成第一4册电才及；在所述第一和第二低密度第二导电型基区与各个高密度 第一导电型漏区之间的所述低密度第一导电型外延层上方形 成场氧化层；以及然后在所述高密度第一导电型源区和所述高密度第一导电型 漏区之间的所述第一和第二低密度第二导电型基区上方形成 第二4册电4及。
15. 根据权利要求14所述的方法，其中，在所述高密度第二导电 型掺杂物区和所述高密度第 一 导电型源区之间的所述第一 氐 密度第二导电型基区中形成所述第一^^电极。
16. 根据权利要求14所述的方法，其中，所述高密度第一导电型 漏区电连接至所述高密度第一导电型衬底。
17. —种方法，包才舌在衬底上方形成外延层；在所述外延层中同时形成多个隔离开的第一基区和第二 基区；同时在所述第一和第二基区中形成源区以及在所述第一 和第二基区之间形成漏区；在所述第 一基区中形成与所述源区隔离开的保护二极管；形成贯穿所述第一和第二基区以及部分在所述外延层中 的垂直型栅电极，其中形成于所述第一基区中的所述第一栅电 极被布置在所述源区和所述保护二极管之间；在所述漏区与所述第 一 和第二基区之间的所述外延层上 方形成LOCOS场氧化层；以及然后在所述LOCOS场fU匕层上方形成水平型4册电才及。
18. 根据权利要求17所述的方法，其中，每个漏区电连接至衬底。
19. 根据权利要求17所述的方法，在形成所述垂直型栅电极之后 和在形成所述水平型一册电才及之前，进一步包4舌在所述漏区与所述第一和第二基区之间的所述外延层上 方形成LOCOS场氧4匕层。
20. 根据权利要求18所述的方法，在形成所述水平型栅电极之后， 进一步包者舌在所述垂直型4册电才及和所述水平型4册电4及的最上表面和 侧壁上方形成层间介电层；以及然后在所述层间介电层上方同时形成电连4妻至各个源区的源 才及线层和电连4妄至各个漏区的漏极线层。
全文摘要
一种具有垂直型栅极和水平型栅极的半导体器件及其制造方法，该方法用于获得半导体器件的高集成以及与其他器件的集成而同样最大化其击穿电压和操作速度并防止对半导体器件的损害。
文档编号H01L29/06GK101431077SQ20081017352
公开日2009年5月13日 申请日期2008年10月31日 优先权日2007年11月5日
发明者方诚晚 申请人:东部高科股份有限公司