专利名称：热电元件及其制作方法、芯片堆叠结构及芯片封装结构的制作方法
技术领域：
本发明涉及一种散热元件及其制作方法、具有前述散热元件的芯片封装结构与芯片堆叠结构，且特别是涉及一种热电元件及其制作方法、具有前述热电元件的芯片封装结 构与芯片堆叠结构。
背景技术：
利用热电半导体材料制作的热电元件由于不需使用任何液体、气体作为冷却剂， 且具有可连续工作、无污染、无动件、无噪音、寿命长、体积小且重量轻等优点。因此此种热 电元件被广泛的应用在冷却或加热装置上。一般而言，热电元件包括上基板、下基板与配置于上、下基板之间并整齐排列 的多个N型半导体构件(N type semiconductor member)和P型半导体构件(P type semiconductor member)。N型半导体构件与P型半导体构件相互串联，以形成多个热电耦。 当电流流经热电耦时，热电元件的一端将因珀耳帖(Peltier)效应而产生吸热(冷端)，并 在另一端产生放热(热端)。此时，若使电流反向，则吸热、放热方向以及冷端与热端的位置 将会改变。利用这种现象，热电元件可使用在冷却或加热装置上。然而，由于前述电源线将 对密封结构造成阻碍，因此热电元件不易整合在芯片封装结构中。此外，已知技术也可在芯片封装结构中的承载器的承载面上配置多个金属垫，并 以引线接合的方式连接热电元件与这些金属垫。然而，前述金属垫将占据芯片承载板上有 限的承载面积，且以引线接合的方式所形成的焊线将增加芯片封装结构的厚度。
发明内容
本发明提出一种热电元件，易于整合至芯片封装结构或芯片堆叠结构中。本发明另提出一种整合了热电元件的芯片封装结构。本发明还提出一种整合了热电元件的芯片堆叠结构。本发明提出一种热电元件的制作方法，可制作适于整合至芯片封装结构或芯片堆 叠结构中的热电元件。本发明提出一种热电元件，包括第一基板、多个导电通孔(conductivevia)、第二 基板、热电耦模块(thermoelectric couple module)、第一绝缘层以及第二绝缘层。第一基 板具有第一表面以及相对于第一表面的第二表面。导电通孔贯穿第一基板并分别连接第一 表面与第二表面。第二基板与第一基板相对配置，其中第一基板以第二表面面向第二基板。 热电耦模块配置于第一基板与第二基板之间，并且耦接至导电通孔。第一绝缘层配置于热 电耦模块与第一基板之间。第二绝缘层配置于热电耦模块与第二基板之间。本发明提出一种芯片封装结构，包括承载基板(carrier substrate)、热电元件以 及芯片。热电元件配置于承载基板上，热电元件包括第一基板、多个导电通孔、第二基板、热 电耦模块、第一绝缘层以及第二绝缘层。第一基板具有第一表面以及相对于第一表面的第 二表面。导电通孔贯穿第一基板并分别连接第一表面与第二表面。第二基板与第一基板相对配置，其中第一基板以第二表面面向第二基板。热电耦模块配置于第一基板与第二基板 之间，并且耦接至导电通孔。第一绝缘层配置于热电耦模块与第一基板之间。第二绝缘层 配置于热电耦模块与第二基板之间。芯片配置于热电元件与承载基板之间，且芯片与热电 元件分别耦接至承载基板。本发明提出一种芯片堆叠结构，包括相互堆叠的多个芯片与热电元件，热电元件 配置于任两相邻的芯片之间。热电元件包括第一基板、多个导电通孔、第二基板、热电耦模 块、第一绝缘层以及第二绝缘层。第一基板具有第一表面以及相对于第一表面的第二表面。 导电通孔贯穿第一基板并分别连接第一表面与第二表面。第二基板与第一基板相对配置， 其中第一基板以第二表面面向第二基板。热电耦模块配置于第一基板与第二基板之间，并 且耦接至导电通孔。第一绝缘层配置于热电耦模块与第一基板之间。第二绝缘层配置于热 电耦模块与第二基板之间。本发明提出一种热电元件的制作方法如下所述。首先，提供第一基板、多个导电通 孔与第一绝缘层，其中第一基板具有第一表面以及相对于第一表面的第二表面，导电通孔 贯穿第一基板并分别连接第一表面与第二表面，第一绝缘层配置于第二表面上。接着，在第 一绝缘层上形成第一电极图案层，第一电极图案层耦接至导电通孔。然后，在第一电极图案 层上形成多个第一热电柱，且第一热电柱耦接至第一电极图案层，第一热电柱的材料包括 第一型热电材料。之后，提供第二基板与第二绝缘层，第二绝缘层配置于第二基板上。接着， 在第二绝缘层上形成第二电极图案层。然后，在第二电极图案层上形成多个第二热电柱，且 第二热电柱耦接至第二电极图案层，第二热电柱的材料包括第二型热电材料。之后，将第二 基板配置于第一基板上，以使第一热电柱与第二热电柱位于第一电极图案层与第二电极图 案层之间，且第一热电柱与第二热电柱通过第一电极图案层与第二电极图案层相互串联而 构成热电耦模块。综上所述，本发明的热电元件是通过导电通孔耦接至外部电源，因此本发明的热 电元件不需如已知技术一般需经由电源线或是焊线耦接至外部电源。如此一来，本发明的 热电元件的体积较小，且易于整合至芯片封装结构或芯片堆叠结构中。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例并配 合附图，作详细说明如下。
图1绘示本发明实施例的热电元件的剖面示意图。图2绘示本发明实施例的芯片封装结构的剖面示意图。图3绘示本发明实施例的芯片封装结构的剖面示意图。图4绘示本发明实施例的芯片封装结构的剖面示意图。图5为图4的芯片封装结构的一种变化结构的剖面示意图。图6绘示本发明实施例的芯片堆叠结构的剖面示意图。图7绘示图6的芯片堆叠结构的一种变化结构的剖面示意图。图8A 图8F绘示本发明实施例的热电元件的工艺剖面示意图。附图标记说明100:热电元件
102 冷端104 热端110:第一基板112:第一表面114:第二表面120、330:导电通孔130:第二基板140:热电耦模块142:热电耦142a:第一热电柱142b:第二热电柱144:第一电极图案层146:第二电极图案层150 第一绝缘层160 第二绝缘层170、612a、612b、Pl、P2 金属垫180、322、324、326、422、424 导电凸块190 密封墙200、300、400、500 芯片封装结构210 承载基板220、310、410、610a、610b 芯片230、640、710、720 导电凸块240、520 散热片250、440 粘着层340、620、630、I 绝缘材料430 散热盖体432 主体434:导电线路436 绝缘层510 导线530 封装胶体600 芯片堆叠结构810,820 焊料A 密封腔室S1 第一信号通孔S2 第二信号通孔
具体实施例方式图1绘示本发明实施例的热电元件的剖面示意图。请参照图1，本实施例的热电元件100包括第一基板110、多个导电通孔120、第二基板130、热电耦模块140、第一绝缘层 150以及第二绝缘层160。
于本实施例中，第一基板110例如是金属基板、硅基板或是其他适合的基板，其中 硅基板可为芯片。第一基板110具有第一表面112以及相对于第一表面112的第二表面 114，而导电通孔120贯穿第一基板110并分别连接第一表面112与第二表面114。此外，在本实施例中，当第一基板110为非绝缘基板(如金属基板或硅基板)时， 可分别在导电通孔120与第一基板110之间配置多个绝缘材料I，以避免第一基板110与导 电通孔120电性短路。由前述可知，第一基板110可为金属等导热良好的材料，因此，本实 施例的热电元件100可具有良好的降温(或升温)效果。另外，在本实施例中，热电元件100可透过多个金属垫170以及多个导电凸块180 与外界电源耦接。金属垫170配置于第一基板110的第一表面112上，并分别连接导电通 孔120以及配置于其上的导电凸块180。于本实施例中，第二基板130例如是金属基板、硅基板或是其他适合的基板，硅基 板例如为芯片。第二基板130与第一基板110相对配置，其中第一基板110以第二表面114 面向第二基板130。热电耦模块140配置于第一基板110与第二基板130之间，并且耦接至 导电通孔120。第一绝缘层150配置于热电耦模块140与第一基板110之间。第二绝缘层 160配置于热电耦模块140与第二基板130之间。在本实施例中，热电耦模块140包括相互串联的多个热电耦142。具体而言，每个 热电耦142皆具有第一热电柱142a与第二热电柱142b。热电耦142中的第一热电柱142a 可经由配置于第二绝缘层160上的第二电极图案层146耦接至第二热电柱142b。在本实施 例中，可在第一热电柱142a与第二电极图案层146之间配置多个焊料(未绘示)，以电性连 接第一热电柱142a与第二电极图案层146。此外，在本实施例中，热电耦142之间可通过配置于第一绝缘层150上的第一电极 图案层144而相互串联，并经由第一电极图案层144耦接至导电通孔120。在本实施例中， 可在第二热电柱142b与第一电极图案层144之间配置多个焊料(未绘示)，以电性连接第 二热电柱142b与第一电极图案层144。第一热电柱142a的材料包括第一型热电材料，而第 二热电柱142b的材料包括第二型热电材料。第一型热电材料或第二型热电材料可为N型 半导体材料或P型半导体材料。承上所述，由于热电耦模块140可通过导电通孔120耦接至外部电源，因此本实施 例的热电元件100不需如已知技术一般经由电源线或是焊线耦接至外部电源。如此一来， 本实施例的热电元件100的体积较小，且易于整合至芯片封装结构或芯片堆叠结构中。此 外，本实施例的导电通孔120的电源传输路径小于已知技术中的电源线或焊线的电源传输 路径，因此热电元件100的元件阻值较低。在本实施例中，由于热电耦模块140的降温(或升温)效果会受到外界环境中的 空气对流以及空气热回传的影响，因此，热电元件100可具有密封墙(sealant) 190，以密封 热电耦模块140。密封墙190可环绕热电耦模块140，并配置于第一基板110与第二基板 130之间，以形成密封腔室(sealingchamberM，且密封腔室A的内部实质上可为真空状态。由前述可知，位于密封腔室A内的热电耦模块140将可不受外界环境中的空气对 流以及空气热回传的影响，而具有优选的降温(或升温)效果。此外，热电耦模块140可通过密封墙190而隔绝外界环境、或者是后续工艺的污染，且密封墙190可增加热电元件 100的结构强度。在本实施例中，密封墙190的材料为热电材料、树脂或是其他适于密封的 材料。当密封墙190的材料为热电材料时，密封墙190可与第一热电柱142a或第二热电柱 142b同时形成。图2绘示本发明实施例的芯片封装结构的剖面示意图。请参照图2，本实施例的芯 片封装结构200包括承载基板210、热电元件100以及芯片220。承载基板210例如是单层 或多层线路板，而热电元件100配置在承载基板210上。值得注意的是，本实施例的热电元 件100与前一实施例的热电元件100 (请参照图1)相同。芯片220配置于热电元件100与 承载基板210之间，且芯片220与热电元件100分别耦接至承载基板210。在本实施例中，芯片220配置于第一基板110的第一表面112上，并暴露出导电通 孔120，且芯片220与导电通孔120分别通过多个导电凸块230耦接至承载基板210。详细 而言，导电凸块230是配置于芯片220与承载基板210之间以及金属垫170与承载基板210 之间。在本实施例中，当热电元件100经由导电通孔120与外部电源(未绘示)耦接时， 热电元件100的邻近芯片220的一端可为冷端(cold end) 102，且热电元件100的远离芯片 220的一端可为热端(hot end) 104。如此一来，热电元件100的冷端102可移除运作中的 芯片220所产生的热能。此外，由图2可知第二基板130位于热端104，而为增加热端104 的散热效率，可在第二基板130上配置散热片240。散热片240的材料可为金属等导热性质 良好的材料。详细而言，散热片240可通过粘着层250固定在第二基板130上，其中粘着层250 配置于散热片240与第二基板130之间，且其材料包括散热膏、焊料等导热性质良好的材 料。图3绘示本发明实施例的芯片封装结构的剖面示意图。本实施例的芯片封装结构 300与图2的芯片封装结构200相似。两者差异之处在于本实施例的芯片310配置于第一 基板110的第一表面112上，并覆盖导电通孔120，且芯片310耦接至承载基板210，而金属 垫170是经由芯片310耦接至承载基板210。具体而言，芯片310通过多个导电凸块322耦接至承载基板210，其中导电凸块 322配置于芯片310与承载基板210之间。金属垫170通过多个导电凸块324耦接至贯穿 芯片310的多个导电通孔330，而这些导电通孔330与位于芯片310及承载基板210之间的 多个导电凸块326电性连接。此外，为避免导电通孔330与芯片310之间电性短路，本实施 例可在导电通孔330与芯片310之间配置绝缘材料340。图4绘示本发明实施例的芯片封装结构的剖面示意图。图5为图4的芯片封装结 构的一种变化结构的剖面示意图。本实施例的芯片封装结构400与图2的芯片封装结构200相似，两者的主要差异 之处在于本实施例的芯片封装结构400的芯片410是配置在第二基板130上，并耦接至承 载基板210。详细而言，芯片410是通过多个导电凸块422耦接至承载基板210，其中导电 凸块422配置于芯片410与承载基板210之间。在本实施例中，当热电元件100与外部电源(未绘示)耦接时，热电元件100的邻 近芯片410的一端可为冷端102，且热电元件100的远离芯片220的一端可为热端104。如此一来，热电元件100的冷端102可移除运作中的芯片410所产生的热能。此外，由图4可知第一基板110位于热端104，而芯片封装结构400可具有散热盖 体430，以增加热端104的散热效率。具体而言，散热盖体430配置于承载基板210上，并且 罩覆热电元件100与芯片410。散热盖体430具有主体432与位于其内部的导电线路434， 第一基板110上的金属垫170通过多个导电凸块424耦接至导电线路434，并经由导电线路 434耦接至承载基板210。导电凸块424配置于金属垫170与导电线路434之间。主体432的材料可为金属等导热性质良好的材料。值得注意的是，当主体432的 材料为金属等导电材料时，为避免主体432与导电线路434之间电性短路，可在主体432与 导电线路434之间配置绝缘层436。此外，散热盖体430可通过粘着层440而与第一基板 110接合，其中粘着层440配置于第一基板110与散热盖体430之间，且粘着层440的材料 包括散热膏等导热性质良好的材料、或者是树脂等绝缘材料。此外，请参照图5，在本实施例中，热电元件100的金属垫170可透过多条导线510 耦接至承载基板210。此外，芯片封装结构500可具有散热片520，其配置于第一基板110 上。在本实施例中，为保护导线510，可在散热片520与承载基板210之间配置封装胶体 530，以包封热电元件100、芯片410与导线510。图6绘示本发明实施例的芯片堆叠结构的剖面示意图。图7绘示图6的芯片堆叠 结构的一种变化结构的剖面示意图。请参照图6，本实施例的芯片堆叠结构600包括相互堆叠的多个芯片610a、610b与 热电元件100，热电元件100配置于任两相邻的芯片610a、610b之间。图6仅绘示二芯片 610a、610b为代表作说明，但并非用以限定本发明的芯片的数量。在本实施例中，芯片610a可经由热电元件100耦接至芯片610b。详细而言，热电 元件100还包括贯穿第一基板110的多个第一信号通孔S1、贯穿第二基板130的多个第二 信号通孔S2以及多个导电凸块640。导电凸块640位于第一基板110与第二基板130之间 并分别耦接所对应的第一信号通孔S1与第二信号通孔S2。由前述可知，芯片610a经由第 一信号通孔S1、导电凸块640以及第二信号通孔S2而耦接至芯片610b。此外，为避免第一信号通孔S1与第一基板110之间电性短路，故可在第一信号通 孔S1与第一基板110之间配置绝缘材料620。同理，可在第二信号通孔S2与第二基板130 之间配置绝缘材料630，以避免第二信号通孔S2与第二基板130之间电性短路。在本实施例中，热电元件100还包括多个金属垫PI、P2，其中金属垫P1配置于第 一基板110的第一表面112，并连接第一信号通孔S1。金属垫P2配置于第二基板130上， 并连接第二信号通孔S2。值得注意的是，金属垫P1直接与芯片610a的多个金属垫612a连接，且芯片610a 与热电元件100的第一基板110贴合。此外，金属垫P2直接与芯片610b的多个金属垫612b 连接，且芯片610b与热电元件100的第二基板130贴合。在本实施例中，二芯片610a、610b 其中之一可为运算芯片，而其中的另一可以是作为导热用的空白芯片(dummy chip)。此外，在其他实施例中，金属垫P1可经由多个导电凸块710耦接至芯片610a的 多个金属垫612a，且金属垫P2可经由多个导电凸块720耦接至芯片610b的多个金属垫 612b (请参照图7)。以下将介绍图1的热电元件100的制作方法。
图8A 图8F绘示本发明实施例的热电元件的工艺剖面示意图。首先，请参照图8A，提供第一基板110、多个导电通孔120与第一绝缘层150，其中 第一基板110具有第一表面112以及相对于第一表面112的第二表面114。导电通孔120 贯穿第一基板110并分别连接第一表面112与第二表面114。第一绝缘层150配置于第二 表面114上。于本实施例中，第一基板例110如是金属基板、硅基板或是其他适合的基板，其中 硅基板可为芯片。此外，在本实施例中，当第一基板110为非绝缘基板(如金属基板或硅基 板)时，可在导电通孔120与第一基板110之间形成绝缘材料I，以避免第一基板110与导 电通孔120之间电性短路。接着，请参照图8B，在第一绝缘层150上形成第一电极图案层144，第一电极图案 层144耦接至导电通孔120。此外，在本实施例中，还可在第一基板110的第一表面112上 形成多个金属垫170，且金属垫170耦接至导电通孔120。之后，请再次参照图8B，在第一电极图案层144上形成多个第一热电柱142a，且第 一热电柱142a耦接至第一电极图案层144。第一热电柱142a的材料包括第一型热电材料 (例如N型或P型半导体材料)。此外，在本实施例中，可在第一热电柱142a远离第一绝缘 层150的一端配置焊料810。接着，请参照图8C，提供第二基板130与第二绝缘层160，第二绝缘层160配置于 第二基板130上。然后，请参照图8D，在第二绝缘层160上形成第二电极图案层146。之后，请再次参照图8D，在第二电极图案层146上形成多个第二热电柱142b，第 二热电柱142b耦接至第二电极图案层146。第二热电柱142b的材料包括第二型热电材料 (例如N型或P型半导体材料)。此外，在本实施例中，可在第二热电柱142b的远离第二绝 缘层160的一端配置焊料820。另外，在本实施例中，可在形成第二热电柱142b的同时，在 第二绝缘层160上形成密封墙190，且密封墙190环绕第二热电柱142b。密封墙190的材 料例如与第二热电柱142b相同、或者是树脂。在其他未绘示的实施例中，密封墙190也可 以是与第一热电柱142a同时形成。之后，请参照图8E，将第二基板130配置于第一基板110上，以使第一热电柱142a 与第二热电柱142b位于第一电极图案层144与第二电极图案层146之间，且第一热电柱 142a与第二热电柱142b通过第一电极图案层144与第二电极图案层146相互串联而构成 热电耦模块140。详细而言，第一热电柱142a可通过焊料810与第二电极图案层146连接， 而第二热电柱142b可通过焊料820与第一电极图案层144连接。此外，在本实施例中，在将第二基板130配置于第一基板110上的同时，亦将密封 墙190配置于第一绝缘层150上，此时，密封墙190、第一基板110与第二基板130之间形成 密封腔室A。形成密封腔室A的方法例是如是在真空环境下将第二基板130配置于第一基 板110上。然后，请参照图8F，在本实施例中，可在金属垫170上分别形成多个导电凸块180， 导电凸块180可经由金属垫170耦接至导电通孔120，而热电耦模块140可通过这些导电凸 块180耦接至外界电源。综上所述，本发明的热电元件是以导电通孔耦接至外部电源，因此本发明的热电 元件不需如已知技术一般需经由电源线或是焊线耦接至外部电源。如此一来，本发明的热电元件的体积较小，且易于整合至芯片封装结构或芯片堆叠结构中。此外，本发明的导电通 孔的电源传输路径小于已知技术中的电源线或焊线的电源传输路径，因此热电元件的元件 阻值较低。此外，本发明的密封墙可将热电耦模块密封于由第一基板、第二基板与密封墙所 构成的密封腔室中，以避免热电耦模块受到外界环境中的空气对流以及空气热回传的影 响，进而提升热电耦模块的降温(或升温)效果。另外，热电耦模块可通过密封墙而隔绝外 界环境、或者是后续工艺的污染，且密封墙可增加热电元件的结构强度。虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属领域中普 通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保 护范围当视权利要求所界定者为准。
权利要求
一种热电元件，其特征在于，至少包括第一基板，具有第一表面以及相对于所述第一表面的第二表面；多个导电通孔，其贯穿所述第一基板并分别连接所述第一表面与所述第二表面；第二基板，与所述第一基板相对配置，其中所述第一基板以所述第二表面面向所述第二基板；热电耦模块，配置于所述第一基板与所述第二基板之间，并且耦接至所述多个导电通孔；第一绝缘层，配置于所述热电耦模块与所述第一基板之间；以及第二绝缘层，配置于所述热电耦模块与所述第二基板之间。
2.如权利要求1所述的热电元件，其特征在于，所述热电耦模块包括相互串联的多个 热电耦。
3.如权利要求1所述的热电元件，其特征在于，所述第一基板为金属基板或硅基板。
4.如权利要求3所述的热电元件，其特征在于，所述硅基板为芯片。
5.如权利要求1所述的热电元件，其特征在于，所述第二基板为金属基板或硅基板。
6.如权利要求5所述的热电元件，其特征在于，所述硅基板为芯片。
7.如权利要求1所述的热电元件，其特征在于，还包括多个绝缘材料，分别配置于所述 多个导电通孔与所述第一基板之间。
8.如权利要求1所述的热电元件，其特征在于，还包括密封墙，环绕所述热电耦模块， 并且配置于所述第一基板与所述第二基板之间，以形成密封腔室。
9.如权利要求8所述的热电元件，其特征在于，所述密封腔室的内部实质上为真空状态。
10.如权利要求8所述的热电元件，其特征在于，所述密封墙的材料为热电材料或树脂。
11.如权利要求1所述的热电元件，其特征在于，还包括多个金属垫，配置于所述第一 基板的所述第一表面，并分别连接所述多个导电通孔。
12.如权利要求11所述的热电元件，其特征在于，还包括多个导电凸块，配置于所述多 个金属垫上。
13.—种芯片封装结构，其特征在于，至少包括 承载基板；热电元件，配置于所述承载基板上，所述热电元件至少包括 第一基板，具有第一表面以及相对于所述第一表面的第二表面； 多个导电通孔，其贯穿所述第一基板并分别连接所述第一表面与所述第二表面； 第二基板，与所述第一基板相对配置，其中所述第一基板以所述第二表面面向所述第 二基板；热电耦模块，配置于所述第一基板与所述第二基板之间，并且耦接至所述多个导电通孔；第一绝缘层，配置于所述热电耦模块与所述第一基板之间；第二绝缘层，配置于所述热电耦模块与所述第二基板之间；以及芯片，配置于所述热电元件与所述承载基板之间，且所述芯片与所述热电元件分别耦接至所述承载基板。
14.如权利要求13所述的芯片封装结构，其特征在于，所述热电耦模块包括相互串联 的多个热电耦。
15.如权利要求13所述的芯片封装结构，其特征在于，所述第一基板为金属基板或硅基板。
16.如权利要求15所述的芯片封装结构，其特征在于，所述硅基板为芯片。
17.如权利要求13所述的芯片封装结构，其特征在于，所述第二基板为金属基板或硅基板。
18.如权利要求17所述的芯片封装结构，其特征在于，所述硅基板为芯片。
19.如权利要求13所述的芯片封装结构，其特征在于，还包括多个绝缘材料，分别配置 于所述多个导电通孔与所述第一基板之间。
20.如权利要求13所述的芯片封装结构，其特征在于，还包括密封墙，环绕所述热电耦 模块，并且配置于所述第一基板与所述第二基板之间，以形成密封腔室。
21.如权利要求20所述的芯片封装结构，其特征在于，所述密封腔室的内部实质上为 真空状态。
22.如权利要求20所述的芯片封装结构，其特征在于，所述密封墙的材料为热电材料 或树脂。
23.如权利要求13所述的芯片封装结构，其特征在于，所述热电元件还包括多个金属 垫，配置于所述第一基板的所述第一表面，并分别连接所述多个导电通孔。
24.如权利要求23所述的芯片封装结构，其特征在于，所述芯片配置于所述第一基板 的所述第一表面上，并暴露出所述多个导电通孔，且所述芯片与所述多个导电通孔分别耦 接至所述承载基板。
25.如权利要求24所述的芯片封装结构，其特征在于，还包括多个导电凸块，配置于所 述芯片与所述承载基板之间以及所述多个金属垫与所述承载基板之间。
26.如权利要求24所述的芯片封装结构，其特征在于，还包括散热片，配置于所述第二 基板上。
27.如权利要求13所述的芯片封装结构，其特征在于，所述芯片配置于所述第一基板 的所述第一表面上，并覆盖所述多个导电通孔，所述芯片耦接至所述承载基板，而所述多个 金属垫经由所述芯片耦接至所述承载基板。
28.如权利要求27所述的芯片封装结构，其特征在于，还包括多个导电凸块，配置于所 述芯片与所述承载基板之间以及所述多个金属垫与所述芯片之间。
29.如权利要求27所述的芯片封装结构，其特征在于，还包括散热片，配置于所述第二 基板上。
30.如权利要求13所述的芯片封装结构，其特征在于，所述芯片配置于所述第二基板 上，并耦接至所述承载基板。
31.如权利要求30所述的芯片封装结构，其特征在于，还包括多个导电凸块，配置于所 述芯片与所述承载基板之间。
32.如权利要求30所述的芯片封装结构，其特征在于，还包括散热盖体，配置于所述 承载基板上，并且罩覆所述热电元件与所述芯片，所述散热盖体内部具有导电线路，所述第一基板上的所述多个金属垫耦接至所述导电线路，并经由所述导电线路耦接至所述承载基 板。
33.如权利要求30所述的芯片封装结构，其特征在于，还包括 散热片，配置于所述第一基板上；以及多条导线，耦接于所述多个金属垫与所述承载基板之间。
34.如权利要求33所述的芯片封装结构，其特征在于，还包括封装胶体，配置于所述散 热片与所述承载基板之间，并且包封所述热电元件、所述芯片与所述多条导线。
35.一种芯片堆叠结构，其特征在于，至少包括 相互堆叠的多个芯片；热电元件，配置于任两相邻的芯片之间，且所述热电元件包括 第一基板，具有第一表面以及相对于所述第一表面的第二表面； 多个导电通孔，其贯穿所述第一基板并分别连接所述第一表面与所述第二表面； 第二基板，与所述第一基板相对配置，其中所述第一基板以所述第二表面面向所述第 二基板；热电耦模块，配置于所述第一基板与所述第二基板之间，并且经由所述多个导电通孔 耦接至相邻的所述芯片；第一绝缘层，配置于所述热电耦模块与所述第一基板之间；以及 第二绝缘层，配置于所述热电耦模块与所述第二基板之间。
36.如权利要求35所述的芯片堆叠结构，其特征在于，所述热电耦模块包括相互串联 的多个热电耦。
37.如权利要求35所述的芯片堆叠结构，其特征在于，所述第一基板为金属基板或硅基板。
38.如权利要求37所述的芯片堆叠结构，其特征在于，所述硅基板为芯片。
39.如权利要求35所述的芯片堆叠结构，其特征在于，所述第二基板为金属基板或硅基板。
40.如权利要求39所述的芯片堆叠结构，其特征在于，所述硅基板为芯片。
41.如权利要求35所述的芯片堆叠结构，其特征在于，还包括多个绝缘材料，分别配置 于所述多个导电通孔与所述第一基板之间。
42.如权利要求35所述的芯片堆叠结构，其特征在于，还包括密封墙，环绕所述热电耦 模块，并且配置于所述第一基板与所述第二基板之间，以形成密封腔室。
43.如权利要求42所述的芯片堆叠结构，其特征在于，所述密封腔室的内部实质上为 真空状态。
44.如权利要求42所述的芯片堆叠结构，其特征在于，所述密封墙的材料为热电材料 或树脂。
45.如权利要求35所述的芯片堆叠结构，其特征在于，还包括贯穿所述第一基板的多 个第一信号通孔、贯穿所述第二基板的多个第二信号通孔以及多个导电凸块，所述多个导 电凸块位于所述第一基板与所述第二基板之间并分别耦接所对应的所述第一信号通孔与 所述第二信号通孔，邻近于所述热电元件的相对两侧的两芯片经由所述多个第一信号通 孔、所述多个导电凸块以及所述多个第二信号通孔相耦接。
46.一种热电元件的制作方法，其特征在于，至少包括提供第一基板、多个导电通孔与第一绝缘层，其中所述第一基板具有第一表面以及相 对于所述第一表面的第二表面，所述多个导电通孔贯穿所述第一基板并分别连接所述第一 表面与所述第二表面，所述第一绝缘层配置于所述第二表面上；于所述第一绝缘层上形成第一电极图案层，所述第一电极图案层耦接至所述多个导电 通孔；于所述第一电极图案层上形成多个第一热电柱，且所述多个第一热电柱耦接至所述第 一电极图案层，所述多个第一热电柱的材料包括第一型热电材料；提供第二基板与第二绝缘层，所述第二绝缘层配置于所述第二基板上；于所述第二绝缘层上形成第二电极图案层；于所述第二电极图案层上形成多个第二热电柱，且所述多个第二热电柱耦接至所述第 二电极图案层，所述多个第二热电柱的材料包括第二型热电材料；将所述第二基板配置于所述第一基板上，以使所述多个第一热电柱与所述多个第二热 电柱位于所述第一电极图案层与所述第二电极图案层之间，且所述多个第一热电柱与所述 多个第二热电柱通过所述第一电极图案层与所述第二电极图案层相互串联而构成热电耦 模块。
47.如权利要求46所述的热电元件的制作方法，其特征在于，还包括在所述第一基板 与所述第二基板之间形成密封墙，且所述密封墙环绕所述多个第一热电柱与所述多个第二 热电柱，其中所述密封墙、所述第一基板与所述第二基板之间形成密封腔室。
48.如权利要求47所述的热电元件的制作方法，其特征在于，所述密封墙与所述多个 第一热电柱或所述多个第二热电柱同时形成。
49.如权利要求48所述的热电元件的制作方法，其特征在于，形成所述密封腔室的方 法包括在真空环境下将所述第二基板配置于所述第一基板上。
50.如权利要求46所述的热电元件的制作方法，其特征在于，还包括在所述第一表面 上形成多个导电凸块，且所述多个导电凸块与分别耦接至所述多个导电通孔。
全文摘要
本发明公开了一种热电元件及其制作方法、芯片堆叠结构及芯片封装结构。该热电元件包括第一基板、多个导电通孔、第二基板、热电耦模块、第一绝缘层以及第二绝缘层。第一基板具有第一表面以及相对于第一表面的第二表面，而导电通孔贯穿第一基板并分别连接第一表面与第二表面。第二基板与第一基板相对配置，其中第一基板以第二表面面向第二基板。热电耦模块配置于第一基板与第二基板之间，并且耦接至导电通孔。第一绝缘层配置于热电耦模块与第一基板之间。第二绝缘层配置于热电耦模块与第二基板之间。密封墙，环绕热电耦模块并且配置于第一基板与第二基板之间，可于密封墙内抽真空，以形成真空密封腔室。
文档编号H01L35/32GK101807662SQ20091000648
公开日2010年8月18日 申请日期2009年2月18日 优先权日2009年2月18日
发明者刘君恺, 张恕铭 申请人:财团法人工业技术研究院