专利名称：光敏复合介质栅mosfet探测器的制作方法
技术领域：
本发明涉及成像探测器件，尤其是红外、可见光波段至紫外波段的成像探测器件的结构、工作机制、设置和操作方法。
背景技术：
目前发展的成像探测器件主要是CXD和CMOS-APS，CXD器件基本工作原理与金属_氧化物_硅(MOS)电容的物理机理相关，CXD的基本组成单元是MOS电容器，其工作过 程主要是信号电荷的产生、存储、转移和检测。CCD是以电荷包的形式对信号进行存储、转 移的器件，它突出的特点是以电荷为信号，而不同于其它以电流或电压为信号的器件。CCD 工作时，由时钟脉冲电压来产生和控制半导体势阱的变化，进而实现电荷的存储和转移。 CM0S-APS，如中国专利 CN1774814 等。典型的可见光波段成像器件CXD规格和像素大小□ 最大规格 IOk χ IOk(DALSA)□ 最小像素2. 4微米(e2V)无法缩小□ 井深 IOOOe-/ μ τα典型CMOS-APS像素规格(CM0S-APS成像像素单元具有四大功能，光电子搜集与存 储、放大、复位、选址)□ 最大规格 4k χ 4k (0. 18 微米工艺，Raytheon etc.)□ 最小像素2. 8微米(0. 25微米工艺，Panasonic)很难缩小□ 井深3OOOe-/微米μ m2 (Micron 18微米xl8微米像素)CCD与CMOS-APS两者的综合比较如下表
CCDCMOS—APS
漏电流非常好< lnA/cm2 不好> 50nA/cm2~
占空比(Fill Factor)非常好 100% 不好< 60%
工艺要求与iFS
成品率成品率低成品率高
与CMOS工艺的兼容度不兼容MWCCD和CMOS-APS的局限性CCD和CMOS-APS是当今从科学仪器到家用影像设备中 广泛应用的成像元件，但现有的两种成像元件都有其不可克服的缺点。CCD本质上是相互平 行的可以定向传输电荷的大量相互串联的MOS电容，其局限性表现在1)成像速度难以提高(XD成像过程中需要物理性地移动电荷，因此，其成像速度难以提高。2)成品率低由于其相互串联的MOS电容架构和传输电荷的需要，在同一行串联的C⑶像素中，任何一个MOS电容失效或不能正常工作都会影响电荷在该电容的正常传输， 从而导致该行CCD像素中排在该电容之后的像素不能正常工作。通常表现为黑条、白条或 暗条。因此，其对工艺控制要求极高，所以成品率通常较低、生产成本高。3)像素很难进一步缩小为了维持在电荷传输中的信噪比不变，CXD单元像素的 缩小要求减薄Oxide-Nitride(ON)厚度，而ON的可靠性要求却不变，所以CXD像素的进一 步变小有相当的难度。除此之外，边缘电场也限制了 CCD像素的进一步缩小。以上所述的局限性是本质上的问题，很难从根本上解决。制造CXD的工艺因素的 影响非常大。CCD是在硅集成电路上制作而成的，其工艺基本组成包括清洗、氧化、扩散、光 亥IJ、刻蚀、离子注入、LPCVD、等离子生长和中测单项工艺，C⑶的制造就是将这些单项工艺以 不同数目和次序加以组合而成。氧化、光刻、离子注入。氧化是CCD制造中的关键工艺之 一，氧化生成的SiO2膜在CXD中有着重要的作用，⑴作为C⑶的保护和钝化膜。2)作为 C⑶中栅氧的电介质。3)作为多晶硅薄膜之间的隔离层，SiO2能防止上层多晶硅和下层多 晶硅间短路，氧化物要求无针孔和空隙。在CCD制造中，较多采用干氧-湿氧-干氧结合的 氧化方式。C⑶制造中，栅极介质层由SiO2层及其上再生长的一层氮化硅膜共同构成，这 是因为氮化硅(Si3N4)介电常数大约是二氧化硅的两倍，但是由于氮化硅的热膨胀系数大 约是硅的两倍，造成氮化硅和硅之间的接触不好，而SiO2与Si的膨胀系数接近，所以形成 Si-SiO2-Si3N4作为栅介质层。现在国内外在研究MOS管的介质层时，用高介电常数栅介质 层来替代SiO2层。研究的栅介质层有JIIA族和IIIB族的金属氧化物，主要包括A1203、Y203、 La2O3等；VI B族金属氧化物主要有HfO2、ZrO2、TiO2等；堆垛结构如Hf02/Si02、Zr02/Si02等。与CXD不同，CMOS-APS的每个像素都是相互独立的，在整个信号传输过程中不需 要物理性的移动电荷，因此从本质上克服了 CXD的弱点，但是CMOS-APS的每个像素都包含 1个光敏二极管和三个以上的晶体管。该架构会导致以下的问题i)暗电流噪声高由于CMOS-APS采用二极管作为光敏器件，其暗电流比CCD要高 差不多两个量级。ii)有效量子效率难以提高和CXD不同，CMOS-APS除了光敏二极管外，还包含至 少三个晶体管，占空比小于60%。理想的成像器件应该是(XD的像素+CMOS-APS的阵列架构，这也是本发明的发明 目的。现有浮栅存储器件结构是在常规的MOS结构的控制栅和沟道之间加入一层栅，这层 栅被致密的氧化物所包围，没有跟外界相连，所以叫浮栅。在浮栅上设有控制栅，参考中国 专利CN1156337等。浮栅存储器是利用电子的隧道效应，在一定的电场下，电子被注入到致 密的氧化层中的浮栅内。浮栅存储器的发展包括采用Ge纳米晶嵌入高k介质中既可以提 高器件的可靠性又可以降低写入电压和提高存储速度。也有用于非挥发存储器的含有Ge 纳米晶MIS结构的电荷存储特性。MIS结构由电子束蒸发的方法制备，包括A1203控制栅， A1203中Ge纳米晶和A1203隧道氧化层。这种MIS结构在IMHz下的C-V特性表现出良好 的电学性能，平带电压漂移为0.96V，电荷存储密度达到4. 17X1012cm-2。不同频率下Ge 纳米晶在A1203介质中电荷存储特性随着频率的增加，平带电压的漂移和存储的电荷数减 小(《功能材料与器件学报》2007年02期。
发明内容
本发明目的是提出一种新型探测器结构和设置方法，尤其是光敏复合介质栅 MOSFET成像探测器(包括红外至紫外波段)。光敏复合介质栅MOSFET探测器的设置方法，每个单元探测器的构成是在基底P 型半导体材料上方的两侧设有N型半导体区构成源极和漏极，基底正上方的分别设有二层 绝缘介质材料和控制栅极，二层绝缘介质材料之间设有光电子存储层，所述光电子存储层 是多晶硅、Si3N4、InGaNl、金属膜或其它电子导体或半导体；控制栅极是多晶硅、金属或透明 导电电极；与控制栅极接触的第二绝缘介质是是阻止光电子存储层中存储的电荷流失到栅 极的材料，第二绝缘介质是宽带半导体；基底P型半导体材料接触的第一绝缘介质层在栅 极低压下，有效隔离源极和漏极之间沟道和光电子存储层，在栅极高压下或光子能量较高 时，把所述沟道中电子扫入光电子存储层；源漏极在搜集光电子和储存光电子到光电子储 存层时均为悬空结构；第一绝缘介质即底层介质，采用氧化硅、SiON或其它high-k(高介电 常数)介质；第二绝缘介质层的材料即顶层介质，采用氧化硅/氮化硅/氧化硅、氧化硅/ 氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料；栅极与衬底的电压差要足够大时使得沟道中搜集的光电子能通过遂穿进入光电 子存储层，且基底层或栅极面至少有一处为对探测器探测波长透明或半透明的窗口。本发 明是一个类似浮栅存储器的结构。第一绝缘介质即底层介质，氧化硅l-10nm、high-k介质(如HfO2, Al2O3JrO2, Y2O3, BaTiO3, BaZrO3, ZrSiO4, Ta2O3 等)l_5nm(等效 SiO2 厚度)、AlGaNl-IOOnm ；第二绝缘介质层的材料即顶层介质，氧化硅/氧化铝/氧化硅、氧化硅/氮化硅/ 氧化硅，12-20nm(等效SiO2厚度)，氧化硅10_20nm，氧化铝约10nm，氧化硅10_20nm，氧化 硅 IO-IOOnm ；或 high-k 介质，如 HfO2, ZrO2, Y2O3, BaTiO3, BaZrO3, ZrSiO4, Ta2O3 等 l_5nm(等 效 SiO2 厚度)、AlGaNl-lOOnm。光电子存储层的材料及对应的厚度多晶硅10-200nm、氮化硅3-lOnm、 InGaN10-200nm。基底N型半导体材料上方的两侧设有P型半导体区构成源极和漏极也没有超出本 发明的范围。1)所述光电子存储层对光电子搜集及信号的采集和储存、读出和复位方式和流程 如下光电子的搜集和储存在栅极加正偏压脉冲，在P型半导体中形成耗尽层，当光子 在耗尽层中被吸收时，产生光电子，光电子在栅极电压的驱使下移动到界面处。增加栅极 电压，当电压足够大的时候，光电子通过直接F-N隧穿后进入电荷储存层；如果光子能量足 够大(大于半导体与第二层绝缘介质的AEc)，光电子可以直接隧穿进入电荷储存层。在 搜集光电子的阶段，源和漏可以悬空以防止电子从源和漏注入；光电子存储层在存入光电 子后会产生阈值电压的漂移，通过对阈值电压漂移的测量可以定出光电子存储层中光电子 数目；如图5所示，通常的SiO2栅极被替换为包夹着多晶硅的绝缘层，这层被包夹的多晶硅 (光电子存储层)构成了一个悬浮的栅极，即复合介质栅。在复合介质栅之上是通常意义上用于控制的栅极，在控制栅极和悬复合介质栅极之间是有SiO2-Si3N4-SiO2组成的绝缘隔离 层。当衬底和栅极的偏压Vsb +20V，沟道中的电子可以通过隧穿进入复合介质栅中，导致 该MOSFET阈值电压的增加；当衬底和栅极的偏压Vsb -IOV时，沟道中的空穴隧穿进入复 合介质栅，与复合介质栅中电子复合，使得MOSFET的阈值电压回归，当栅极中有过剩的空 穴时，还会降低MOSFET的阈值。通过测量MOSFET的电流可以确定阈值电压，进而确定复合 介质栅中电荷量。2)信号的读出在光电子被搜集到光电子存储层后，将源和衬底接地，漏接+V( IV)，调节控制栅极的电位+V，通过对电流的直接测量，或通过把漏电流和参考复合介质栅 MOSFET电流的比较来确定光信号的大小。漏极的电流与光电子的关系如下<formula>formula see original document page 7</formula>其中Δ Ids为漏极电流的变化，Nre为光电子存储层中存储的光电子数目，Ct。t和Cipd 分别为栅极的总电容和栅极和光电子存储层的电容，W和L分别为该MOSFET的栅宽和长， μ为电子迁移率，Vds为漏极与栅极的电压差。在该过程中，包含光电子存储层的MOSFET是 一个放大器，它把光电子储存层的光电子转换成电流信号，其功能类似CCD和CMOS-APS的 一级放大器；3)复位在栅极上加负偏压Vg，衬底接地；当负偏压足够高，光电子存储层中储存 的光电子通过隧穿被扫P型半导体衬底中。对阈值的控制方法在控制栅极和复合介质栅之间是有SiO2-Si3N4-SiO2组成的绝 缘隔离层；当衬底和栅极的偏压Vsb +20V，沟道中的电以通过隧穿进入复合介质栅中，导 致该MOSFET阈值电压的增加；当衬底和栅极的偏压Vsb -IOV时，沟道中的空穴隧穿进入 复合介质栅，与复合介质栅中电子复合，使得MOSFET的阈值电压回归，当栅极中有过剩的 空穴时，降低MOSFET的阈值；通过测量MOSFET的电流可以确定阈值电压，进而确定复合介 质栅中电荷量。本发明光电子存储层是利用复合介质栅的工作原理，以复合介质栅MOSFET 变成一个同时具有电荷搜集、光电子测量和选址功能的、用于成像用的光电子存储层、由单 一晶体管(开关型晶体管)构成一个探测器的一个像素，其阵列构成探测器；即构成称为光 敏复合介质栅MOSFET探测器。本发明的有益效果是，光敏复合介质栅MOSFET探测器的优越性如下与C⑶和 CMOS-APS相比，光敏复合介质栅MOSFET兼具很多CCD和CMOS-APS的优点，但又克服了它们 的很多弱点，是下一代成像器件的理想选择；其特点和优越性包括可伸缩性极好当代闪存技术使用的复合介质栅MOSFET的尺度在4 IOF2 (F 最 小的光刻线条尺度)，当使用50nm光刻技术时，一个光敏复合介质栅MOSFET的面积可以小 到0.01微米2，即在1微米2上可以做出100个光敏复合介质栅M0SFET。与此相比，C⑶最 小的像素是 3x 3微米2，而CMOS-APS是 Ixl微米2。光敏复合介质栅MOSFET技术的使 用将可以提供CMOS-APS和CCD等成像器件所不可比拟的分辨率，从而使物理分辨率高于光 学分辨率。与闪存生产技术基本兼容光敏复合介质栅MOSFET与标准的复合介质栅技术相 同，可以通过对标准复合介质栅MOSFET技术进行微调来生产光敏复合介质栅MOSFET。漏电流低光敏复合介质栅MOSFET采用和CCD相同的探测机制，因此其漏电流要比采用光敏二极管的CMOS-APS低一个到两个量级成像速度比CCD快尽管采用和CCD相同的光电子搜集机制，但光敏复合介质栅 MOSFET把产生的光电子储存在复合介质栅中而不是沟道中。读出信号通过测量阈值电压 (即复合介质栅中的电荷)实现，所以不需要像CCD —样搬运光电子，因此成像速度可以和 CMOS-APS相比，而比CCD要快很多。对工艺缺陷不敏感由于光敏复合介质栅MOSFET不需要搬运光电子，任何一个像 素的失效不会影响其它像素，所以其对工艺缺陷不像CCD那样敏感，可以用于制造大面积 探测器阵列。可以制备成类似现有NOR结构或NAND结构的各种结构的阵列。动态范围比其它结构大由于光敏复合介质栅MOSFET信号读出过程完全不会影 响信号本身，可以支持多次读出。在实践中，可以通过改变控制栅上的电压来调节输出信 号的大小，因此可以通过用不同的栅电压读取来扩大信号相应的动态范围。这是CCD和 CMOS-APS都不具有的优势。除此之外，由于光敏复合介质栅MOSFET工艺和闪存技术兼容，该工艺允许在同一 芯片上制作一些存储单元，把一些预置的图像存入存储单元中，用于自动的图形识别。在追 星仪中，该功能可以在无外加图形识别功能的情况下，自动帮助相关系统进行定位。除此之 夕卜，我们还可以把需要匹配的图形存入与光敏复合介质栅MOSFET同时制作的闪存中，实现 on-chip的地形匹配功能。
四
图1是本发明探测器结构能带图及光电子产生及迁移2是本发明探测器结构能带图及光电子产生及迁移另一示意3是本发明探测器结构信号读出示意4是本发明探测器复位示意5是本发明Si02-Si3N4_Si02组成的第二绝缘介质层的实施例示意6是本发明通过改变复合介质栅中的电荷量来改变MOSFET的输出电流的示意 7是本发明把源漏悬空，复合介质栅MOSFET与带复合介质栅的C⑶类同的结构 比较示意8是本发明字线上的3个复合介质栅MOSFET处于开启状态图9是本发明一个8x 8复合介质栅MOSFET阵列示意10信号的收集、读出和复位流程图
五具体实施例方式光电子存储层工作机理和过程如下1)光电子搜集及信号的采集图1、2中能带图及光电子产生及迁移图图中光电子产生1、当hv>半导体Eg(或 Eg+ Δ Ec)，光子被半导体吸收，会从价带激发一个电子到导带；2、光电子迁移当栅极与衬底的电压差为正时，光电子迁移到底层介质与半导体 的界面；当栅极与衬底的电压差为正时，如果光子hv >半导体Eg+半导体与底层介质的AEc，激发的光电子会直接进入光电子存储层，迁移到底层介质与半导体的界面，3、光电子遂穿当底层介质中的电场足够强时，光电子遂穿进入光电子存储层；
4、光电子存储当顶层介质中电场较弱时，光电子会储存在光电子存储层中。
图1、2也是复合介质栅MOSFET结构及搜集光电子的工作原理图，光电子在光电子 存储层(如多晶硅)中的运动与CCD完全相同，所不同的是CCD把光电子储存在沟道中，而 复合介质栅把光电子储存在光电子存储层即复合介质栅中。光电子有三种方式进入光电子 存储层的复合介质栅i)光电子先进入沟道，再通过直接隧穿进入复合介质栅， )光电子 通过F-N隧穿进入复合介质栅，用于闪存的复合介质栅MOSFET利用该机制把电荷存入复 合介质栅，iii)光电子直接隧穿进入复合介质栅，该过程类似PMT光电子发射，不同之处是 PMT把光电子发射到真空中，而该过程把光电子发射进复合介质栅中。值得注意的是，在搜 集光电子的阶段，源和漏必须悬空以防止电子从源和漏注入。另外光电子的搜集过程和把 光电子注入复合介质栅的过程可以分开(或者不分开)，这样在光电子搜集阶段可以使用 较低的电压以减小暗电流。复合介质栅即电荷储存层也可以采用金属膜材料。2)信号的读出在光电子被搜集到光电子存储层复合介质栅后，把源接地，漏接+V ( IV)，调节 控制栅极的电位+V，通过对电流的直接测量，或通过把漏电流和参考复合介质栅MOSFET电 流的比较来确定光信号的大小。在该过程中，光电子存储层复合介质栅及构成的MOSFET是一个放大器，把电流信 号转换成电压信号，其功能类似CCD和CMOS-APS的一级放大器。不同的是，CCD和CMOS-APS 的光电子会改变其放大器控制栅极上的电位，而本发明复合介质栅MOSFET中的光电子改 变的是阈值电压。另外，在信号读出过程中，储存在复合介质栅中光电子完全不会受到影 响，可以允许反复读出。参见图3 AIds为漏极电流的变化(AIds 光电子存储层中有无光电子的漏电流 变化)，Nre为光电子存储层中存储的光电子数目，Ct。t和Cipd分别为栅极的(与基底层)总 电容(包括源和漏的寄生电容)和栅极和光电子存储层的电容，W和L分别为该MOSFET的 栅宽和长，μ为电子迁移率，Vds为漏极与栅极的电压差。在该过程中，包含光电子存储层 的MOSFET是一个放大器，它把光电子储存层的光电子转换成电流信号，其功能类似CCD和 CMOS-APS的一级放大器；3)复位在控制栅极上加负偏压Vg，衬底接地；增加负偏压Vg把光电子存储层复合 介质栅中的光电子通过遂穿扫出光电子存储层复合介质栅或把空穴扫入光电子存储层复 合介质栅；使用该法可以达到复位的目的；在具体应用中，考虑到“过度擦除”的问题，也可 以结合在栅极加正偏压，把Vt (等于栅极的信号收集电位与擦除复位电位之差)调节到一 个特定的值。并参见图10。4)本发明可以根据现有的闪存工艺制备成光复合介质栅MOSFET阵列。在闪存中广泛应用的复合介质栅技术变成了一种非常成熟的技术。一个IGb闪存 中包含IO9个复合介质栅M0SFET，在过去的十年中，人们研发出很多种不同的复合介质栅 MOSFET整合架构均可以用于本发明。在复合介质栅技术中，图8和图9给出了两种可用的 阵列架构。图4探测器复位示意图中，在栅极上加负偏压，衬底接地，增加Vg把光电子存储层中的光电子通过遂穿扫出光电子存储层或把空穴扫入光电子存储层。使用该法可以达到复 位的目的。在具体应用中，考虑到“过度擦除”的问题，可以结合在栅极加正偏压，把Vt调 节到一个特定的值。图5中SiO2-Si3N4-SiO2组成的第二绝缘介质层的实施例过程1与3 λ > 387nm 光电子一沟道一复合介质栅；过程2: λ < 387nm光电子一复合介质栅。图5中指当栅 极电压为+20V时，在半导体中压降。构成本发明探测器的材料的尺寸范围的实施例如(但不限于)表1 栅极 顶层介质光电子存储介质底层介质半导体层1 材料 多晶硅氧化硅/氮化硅/氧化硅 多晶硅氧化硅硅厚度 --- 12-20nm (等效 Si02 厚度)10-200nm1-IOnm-—2 材料 多晶硅氧化硅氮化桂氧化硅硅厚度 -一 10-20nm3-IOnm1-IOnm-一3 材料 钨 氧化铝氮化桂氧化硅硅厚度 -一 约 IOnm3-IOnm1-IOnm-一4 材料 多晶硅氧化硅多晶硅high-k介质(HfO) 硅厚度 -一 10-20nm10-200nm1-5nm (等效 Si02) -一5 材料 金属 氧化硅InGaNAlGaNAlGaN厚度 --- 10-IOOnm10-200nm1-IOOnm-一6 材料 金属 氧化桂/氮化桂/氧化桂多晶硅氧化硅碳化硅厚度 --- 12-20nm (等效 Si02 厚度)10-200nmI-IOnm-一根据表1的实施例结构，具体的探测器实施例如表2 栅极顶层介质光电子存储介质底层介质半导体层材料多晶硅 氧化硅/氧化铝/氧化硅 多晶硅氧化硅 硅1 厚度工艺决定 5nm/5nm/5nmIOOnm5nm工艺决定2均同上 5nm/6nm/5nmIOOnm5nm均同上35nm/7nm/5nmIOOnm5nm45nm/8nm/5nmIOOnm5nm55nm/9nm/5nmIOOnm5nm65nm/10nm/5nmIOOnm5nm6nm/7nm/6nmIOOnm5nm77nm/7nm/7nmIOOnm5nm88nm/7nm/8nmIOOnm5nm99nm/7nm/9nmIOOnm5nm1010nm/7nm/7nmIOOnm5nm115nm/10nm/5nmIOOnm4nm125nm/10nm/5nmIOOnm3nm135nm/10nm/5nmIOOnm2nm表2-3具体的探测器实施例均是可以达到本发明效果的探测器。表1中的其它探 测器的结构也可以类比于表2-3结构的探测器，由于采用相同或兼容的半导体工艺，本发 明的表1其它探测器的结构在工艺制备上也是完全可行的，在工作机制上完全同本发明的 工作框架，在效果上能与类同于表2-3的实施例结构。具体的探测器实施例，表3栅极顶层介质光电子存储介质底层介质半导体层材料多晶硅 氧化硅/氮化硅/氧化硅 多晶硅氧化硅 硅1 厚度工艺决定 10nm/7nm/7nm80nm9nm工艺决定2均同上 10nm/7nm/7nmIOOnm9nm均同上310nm/7nm/7nm150nm9nm410hm/7nm/7nm200nm9nm510nm/7nm/7nm300nm9nm610nm/7nm/7nm400nm9nm
710hm/7nm/7nm500nm9nm810hm/7nm/7nm600nm8nm910nm/7nm/7nm600nm7nm1010nm/7nm/7nm600nm6nm1110nm/7nm/7nm600nm5nm1210nm/7nm/7nm600nm4nm1310nm/7nm/7nm600nm3nm1410nm/7nm/7nm600nm2nm157nm/6nm/5nm80nm9nm167nm/6nm/5nmIOOnm9nm177nm/6nm/5nm150nm9nm187nm/6nm/5nm200nm9nm197nm/6nm/5nm300nm9nm207nm/6nm/5nm400nm9nm217nm/6nm/5nm500nm9nm227nm/6nm/5nm600nm8nm237nm/6nm/5nm60nm7nm247nm/6nm/5nm600nm6nm257nm/6nm/5nm600nm5nm267nm/6nm/5nm600nm4nm277nm/6nm/5nm600nm3nm287nm/6nm/5nm600nm2nm297nm/7nm/7nm600nm5nm图6通过改变复合介质栅中的电荷量，可以改变MOSFET的输出电流的示意图，图 6中Vgate = Vg ；对上述实施例增加栅极电压，当与衬底的电压差足够大的时候，对于多晶 硅/ONO/多晶硅/SiO2结构，该值为> +18V，实施例取栅极电压达到20V，对于多晶硅/ONO/ Si3N4/Si02结构，该值为+12V ；与探测器的材料特性有关，使光电子直接F-N隧穿后进入电 荷储存层。图6a中当栅极与衬底的电压差为正时，光电子迁移到底层介质与半导体的界 面；当栅极与衬底的电压差为正时，如果光子hv>半导体Eg+半导体与底层介质的AEc， 激发的光电子会直接进入光电子存储层，迁移到底层介质与半导体的界面，图6b表示光电子遂穿当底层介质中的电场足够强时，光电子遂穿进入光电子存储层；光电子存储当顶层介质中电场较弱，光电子从存储层隧穿到栅极的电流可以忽略时，光电子会储存在光电子存储层中。图6c是复合栅晶体管探测器的结构，其中AVt为由于光电子进入存储层而导致 的阈值电压的变化，Inrain为漏极电流，Qre为存储层中存储的光电子总电荷量，Cipd为栅极与 存储层的电容，Vgate是加在栅极上的电压。阈值电压的偏移和光电子存储层中的电荷总量 成正比。图6d给出了漏极电流，Idrain和栅极电压Vgate的关系图。其中左边曲线是复位后 的，右边曲线是在光电子存储层中注入光电子。复位时在栅极上加负偏压Vg，衬底接地；当负偏压足够高的值的范围对于多 晶硅/ONO/多晶硅/SiO2结构，该值为> -18V，.对于多晶硅/0N0/Si3N4/Si02结构，该值 为-12V。基底层或栅极面上的ΙΤ0、金属膜或半导体材料膜均容易构成对探测器探测波长 透明或半透明的窗口。
在光电子搜集阶段使用较低的电压以减小暗电流对多晶硅/ONO/多晶硅/SiO2结构，该值为> +10-15V ；.对于多晶硅/0N0/Si3N4/Si02结构，该值为+5V-10V。图7是把源漏悬空，复合介质栅MOSFET —带复合介质栅的CXD的结构示意图；图8字线3上的3个复合介质栅MOSFET处于开启状态；图9是一个8x 8复合介质栅MOSFET阵列。图中红色(浅色)横线是公共控制栅， 黑色竖线为公共的源和漏，用蓝色(深色)圈出的是正在被读的复合介质栅M0SFET。显示 的是一种8x 8复合介质栅MOSFET的组合架构，横向红线(浅色)显示的是8个复合介质 栅MOSFET共享的控制栅，黑色竖线是共享的源和漏，每个像素仅包含一个由光敏复合介质 栅M0SFET。当在某一条公共控制栅电压于大于阈值电压时，可以通过选择源和漏来读出该 条控制线上不同的MOSFET上的复合介质栅上的电荷量。在图9中，第四条公共控制栅下的 第一、四、七MOSFET正在处于读出状态。本发明的工艺方法与现有硅半导体工艺(闪存制 备工艺)相同或完全兼容。图10是信号的收集、读出和复位流程图。图10中Idi 初始漏极电流；dref 漏极参考电流；ε 可忍受的最大漏极电流与 参考电流的偏差。本发明既有CXD的低漏电路、高占空比特点，又有CMOS-APS架构的优势，同时植根 于当代高度成熟的闪存技术，直接使用闪存工艺、设计、制造平台；使像素达到极小(闪存 单元尺寸可至 SOnmxSOnm)，像素密度可以达到100/ μ m2 (远超过光学分辨率， 1微米； 集成大容量的单元使绝对像数有潜力突破IG ；井深(well capacity) > 5000e-/ym2，可 以提高小像素的成像质量；可以实现成像、电子地图匹配功能集成于同一芯片；响应范围 400nm-1000nm或更宽频带，井深> 5000e_/ym2 ；动态范围大于70dB ；暗电流10nA/cm2 ； 功耗100mW。
权利要求
光敏复合介质栅MOSFET探测器的设置方法，其特征是每个单元探测器的构成是在基底P型半导体材料上方的两侧设有N型半导体区构成源极和漏极，基底正上方的分别设有二层绝缘介质材料和控制栅极，二层绝缘介质材料之间设有光电子存储层，所述光电子存储层是多晶硅、Si3N4、InGaN1、金属膜或其它电子导体或半导体；控制栅极是多晶硅、金属或透明导电电极；与控制栅极接触的第二绝缘介质是是阻止光电子存储层中存储的电荷流失到栅极的材料，第二绝缘介质是宽带半导体；基底P型半导体材料接触的第一绝缘介质层在栅极低压下，有效隔离源极和漏极之间沟道和光电子存储层，在栅极高压下或光子能量较高时，把所述沟道中电子扫入光电子存储层；源漏极在搜集光电子和储存光电子到光电子储存层时均为悬空结构；第一绝缘介质即底层介质，采用氧化硅、SiON或其它高介电常数介质；第二绝缘介质层的材料即顶层介质，采用氧化硅/氮化硅/氧化硅、氧化硅/氧化铝/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料；栅极与衬底的电压差要足够大时使得沟道中搜集的光电子能通过遂穿进入光电子存储层，且基底层或栅极面至少有一处为对探测器探测波长透明或半透明的窗口。
2.根据权利要求1所述的光敏复合介质栅MOSFET探测器设置方法，其特征是第一绝缘 介质为底层介质为氧化硅 l-10nm、Hf02，Al2O3, ZrO2, Y2O3，BaTiO3, BaZrO3, ZrSiO4 或 Ta2O3， 其等效 SiO2 厚度为 l_5nm，或 AlGaNl-IOOnm ；第二绝缘介质层即顶层介质氧化硅/氮化硅/氧化硅，等效SiO2厚度为12-20nm， 氧化硅 10-20nm，氧化铝 10nm，氧化硅 10_20nm，氧化硅 lO-lOOnm，HfO2, ZrO2, Y2O3> BaTi03、 BaZr03、ZrSi04、或 Ta2O3,其等效 SiO2 厚度为 l_5nm，或 AlGaNl-lOOnm。光电子存储层多晶硅10-200nm、氮化硅3-lOnm或InGaN 10_200nm。
3.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器的设置方法，其特征是所 述光电子存储层对光电子搜集及信号的采集和储存、读出和复位方式和流程如下光电子的搜集和储存在栅极加正偏压脉冲，在基底P型半导体中形成耗尽层，当光子 在耗尽层中被吸收时，产生光电子，光电子在栅极电压的驱使下移动到界面处；增加栅极电 压，当电压足够大的时候，光电子通过直接后F-N隧穿进入电荷储存层；如果光子能量足够 大，大于半导体与第二层绝缘介质的AEc，光电子可直接隧穿进入电荷储存层；在搜集光电子的阶段，源和漏可悬空以防止电子从源和漏注入；光电子存储层在存入 光电子后会产生阈值电压的漂移，通过对阈值电压漂移的测量定出光电子存储层中光电子 数目；当衬底和栅极的偏压Vsb +20V，沟道中的电子通过隧穿进入电子存储层构成的复合 介质栅中，导致该MOSFET阈值电压的增加；当衬底和栅极的偏压Vsb -IOV时，沟道中的空 穴隧穿进入复合介质栅，与复合介质栅中电子复合，使得MOSFET的阈值电压回归，当栅极 中有过剩的空穴时，还会降低MOSFET的阈值；通过测量MOSFET的电流确定阈值电压，进而 确定复合介质栅中电荷量；2)信号的读出在光电子被搜集到光电子存储层后，将源和衬底接地，漏接+V( IV)，调节控制栅极的电位+V，通过对电流的直接测量，或通过把漏电流和参考复合介质栅 MOSFET电流的比较来确定光信号的大小，漏极的电流与光电子的关系如下<formula>formula see original document page 2</formula>其中Δ Ids为漏极电流的变化，Nfg为光电子存储层中存储的光电子数目，Ct。t和Cipd分 别为栅极的总电容和栅极和光电子存储层的电容，W和L分别为该MOSFET的栅宽和长，μ 为电子迁移率，Vds为漏极与栅极的电压差；3)复位在栅极上加负偏压Vg，衬底接地；当负偏压足够高，光电子存储层中储存的光 电子通过隧穿被扫P型半导体衬底中。
4.根据权利要求3所述的光敏复合介质栅MOSFET探测器设置方法，其特征是将光电子 的搜集和将光电子注入复合介质栅的过程分开，这样在光电子搜集阶段使用较低的电压以 减小暗电流。
5.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器设置方法，其特征是单元 探测器制备成阵列构成光复合介质栅MOSFET探测器。
6.根据权利要求3所述的光敏复合介质栅MOSFET探测器设置方法，其特征是对阈值的 控制方法在控制栅极和复合介质栅之间是有SiO2-Si3N4-SiO2组成的绝缘隔离层；当衬底 和栅极的偏压Vsb +20V，沟道中的电以通过隧穿进入复合介质栅中，导致该MOSFET阈值电 压的增加；当衬底和栅极的偏压Vsb -IOV时，沟道中的空穴隧穿进入复合介质栅，与复合 介质栅中电子复合，使得MOSFET的阈值电压回归，当栅极中有过剩的空穴时，降低MOSFET 的阈值；通过测量MOSFET的电流可以确定阈值电压，进而确定复合介质栅中电荷量。
7.根据权利要求2或3所述的光敏复合介质栅MOSFET探测器设置方法，其特征是第 一绝缘介质即底层介质为氧化硅I-IOnm ；第二绝缘介质层的材料即顶层介质为氧化硅/氮 化硅/氧化硅或氧化硅/氧化铝/氧化硅，等效Si02厚度12-20nm，光电子存储介质多晶硅 10-200nm，栅极为多晶硅。
8.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器设置方法，其特征是 第一绝缘介质即底层介质为氧化硅I-IOnm ；第二绝缘介质层的材料即顶层介质氧化硅 10-20nm，光电子存储介质为氮化硅10-20nm，栅极为多晶硅。
9.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器设置方法，其特征是栅极 为钨，顶层介质氧化铝lOnm，光电子存储介质氮化硅3-lOnm，底层介质氧化硅1-lOnm。
10.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器设置方法，其特征是栅 极为多晶硅，顶层介质氧化硅10-20nm，光电子存储介质多晶硅0-200nm，底层介质高介电 常数介质，等效SiO2厚度l-5nm。
11.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器设置方法，其特征 是栅极为金属，顶层介质氧化硅lO-lOOnm，光电子存储介质InGaN10-200nm，底层介质 AlGaNl-IOOnm,基底材料 AlGaN。
12.根据权利要求1或2所述的光敏复合介质栅MOSFET探测器设置方法，其特征是栅 极为金属，第二绝缘介质层即顶层介质为氧化硅/氮化硅/氧化硅或氧化硅/氧化铝/氧化 硅，等效SiO2厚度12-20nm，光电子存储介质多晶硅10-200nm，底层介质为氧化硅l-lOnm， 基底材料为碳化硅。
全文摘要
光敏复合介质栅MOSFET探测器的设置方法，每个单元探测器的构成是在基底P型半导体材料上方的两侧设有N型半导体区构成源极和漏极，基底正上方的分别设有二层绝缘介质材料和控制栅极，二层绝缘介质材料之间设有光电子存储层；与控制栅极接触的第二绝缘介质是是阻止光电子存储层中存储的电荷流失到栅极的材料，源漏极在搜集光电子和储存光电子到光电子储存层时均为悬空结构；第一绝缘介质即底层介质，采用氧化硅、Si0N或其它高介电常数介质；第二绝缘介质层的材料即顶层介质，采用氧化硅/氮化硅/氧化硅、氧化硅、氧化铝或其它高介电常数介质材料；且基底层或栅极面至少有一处为对探测器探测波长透明或半透明的窗口。
文档编号H01L21/8234GK101807547SQ20091002450
公开日2010年8月18日 申请日期2009年2月18日 优先权日2009年2月18日
发明者张 荣, 施毅, 阎锋 申请人:南京大学;阎锋