一种形成介电质以及形成半导体装置的方法

专利名称：一种形成介电质以及形成半导体装置的方法
技术领域：
本发明涉及一种集成电路及集成电路制造工艺以制造半导体装置的方 法，特别是涉及一种可应用于半导体装置中的氧化介电质的方法与装置。举例来说，本发明可应用于硅的低温等离子体氧化，以在金氧半导体(MOS)装 置中形成栅极介电质。然应注意本发明可应用的范围并不l又限于此，举例 来说，本发明亦可应用于其他硅装置，如双极装置或存储器(即记忆体，以 下均称为存储器)装置，像是动态随机存取存储器、快闪存储器、金属-氧 化物-氮化物-氧化物-硅(M0N0S)型或其他非挥发性存储器装置。
背景技术：
集成电路(或称为ICs)，已从过去单一硅晶片上只有几个彼此相连的装 置，演进到今日的数百万个装置。为了要提升复杂度与电路的密度，每个 世代的集成电路上的最小元件也越来越小。电路密度的增加不仅提升了集 成电路的复杂度与效能，同时也让成本大大降低。另一方面，由于集成电 路的每一个制造工艺(即制程，以下均称为制造工艺)中都有其限制，所以 要将装置微小化是相当困难的。换言之，某一特定制造工艺只能使用在特 定的尺寸。因此，若要使用于尺寸更小的装置时，则必须改变制造工艺或 装置上的布局。而用于集成电路的低成本、高效率生产的介电薄膜便是前 述限制之一。在现代的集成电路里，薄膜介电质常用于构成各种重要的元件。举例 来说，金氧半导体晶体管中的薄栅极介电质以及存储器装置中的隧穿介电 质的品质对于装置的效能与可靠性均相当重要。厚介电质则常用于装置隔 离中，像是浅沟槽隔离或层间隔离。传统上，厚介电薄膜多利用化学气相沉 积(CVD)方式形成，而薄介电质通常通过将硅热氧化的方式来形成。随着集 成电路的尺寸越来越小，降低制造工艺的热预算也越来越重要。然而，若为 了降低热预算而在低温环境下进行热氧化制造工艺常常无法得到理想的厚 度。另一种介电质的形成方法，如化学气相沉积(CVD)或等离子体辅助化学 气相沉积(PECVD)，尽管其热预算较低,但却常常产生品质不佳的介电质。在 典型的化学气相沉积或等离子体辅助化学气相沉积制造工艺中，含硅前驱 物与含氧前驱物彼此反应而形成沉积于硅基材表面的硅氧化物。在此种制 造工艺中，硅氧化物薄膜及介于沉积的硅氧化物与硅基材间的介面的品质 常常无法达到晶体管或存储器装置的要求。据此，有需要提出一种可满足装置要求的氧化物厚度的低温氧化制造工艺。由此可见，上述现有的半导体装置制造工艺在方法与使用上，显然仍 存在有不便与缺P各，而亟待加以进一步改进。为了解决上述存在的问题，相 关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被 发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相 关业者急欲解决的问题。有鉴于此，有必要提出一种改良的半导体装置制 造工艺。因此如何能创设一种新的一种低温氧化的方法，实属当前重要研 发课题之一，亦成为当前业界极需改进的目标。发明内容本发明的目的在于，克服现有的半导体装置制造工艺存在的缺陷，而 提供一种形成介电质以及形成半导体装置的方法，所要解决的技术问题是 使其在低温条件下形成一理想的氧化材料厚度，非常适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成介电质的方法，其包括以下步骤在一制造工艺室 中，提供一包括含硅材料的一基材，其中该制造工艺室是可将一制造工艺 前驱物离子化为 一等离子体，该等离子体包括一含氧成分与 一含氟碳成 分；以及利用该等离子体氧化该含硅材料的一表面部分，以将该表面部分 转变为一氧化介电材料。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的等离子体更包括一由N2H2离子化的成分。前述的方法，其中所述的含硅材料包括选自于由单晶硅、多晶硅、非 晶硅、氮化硅、硅锗及氮氧化硅所组成群组的材料之一。前述的方法，其中所述的含氧成分是由一气体所产生，且该气体是选 自于02、 03、 N0、 &0及恥2所组成的群组中的一种或多种。前述的方法，其中所述的含氟碳成分是由一气体所产生，该气体是选 自于CF4、 CHF3、 CH2F2及CH3F所组成的群组中的一种或多种。前述的方法，其更包括藉由选择一 CF4流速来调整与该氧化介电材料相 关的一厚度。前述的方法，其中所述的等离子体氧化步骤包括 一制造工艺压力介 于IOO至IO, OOO毫托； 一射频能量介于500至5, 000瓦特； 一氧气流速介 于300至20， 000立方厘米/分钟； 一混成气体流速介于30至3, 000立方厘 米/分钟；以及一含碳及含氟气体流速介于2至100立方厘米/分钟。前述的方法，其中所述的等离子体氧化步骤包括 一制造工艺压力为 1，500毫托； 一射频能量2，500瓦特； 一氧气流速3， 000立方厘米/分钟；一混成气体流速300立方厘米/分钟；以及一含碳及含氟气体流速256立方厘米/分钟。前述的方法，其中所述的等离子体氧化该含硅材料的该表面部分步骤的制造工艺温度为80(TC以下。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种在一半导体装置中形成一介电质的方法，其包括以下步 骤提供一基材，该基材包括一表面区域；以及等离子体氧化该表面区域 的一部分，以将该表面区域的该部分转变为一氧化介电材料，该等离子体 氧化步骤包括一含氧气体与一含氟碳气体，且该等离子体氧化步骤是不使 用 一含硅的等离子体源气体。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的方法，其中所述的基材在该表面区域是包括一含硅半导体层。 前述的方法，其中所述的含硅半导体层包括一硅层或一硅锗层。 前述的方法，其更包括藉由选择该含氟碳气体的流速以调整与该氧化 介电材料相关的一厚度。前述的方法，其中所述的等离子体氧化步骤包括将该基材维持在250。C。前述的方法，其中所述的含氧气体是选自于02、 03、 N0及N02所组成的 群组中的一种或多种。前述的方法，其中所述的含氟碳气体是选自于CF4、 CHF3、 CH2F2ACH3F 所组成的群组中的 一种或多种。前述的方法，其中所述的等离子体氧化步骤包括 一制造工艺压力介 于100至10, OOO毫托； 一射频能量介于500至5， 000瓦特； 一制造工艺温 度介于150至55(TC; —氧气流速介于300至20， 000立方厘米/分钟； 一混 成气体流速介于30至3， 000立方厘米/分钟；以及一含碳及含氟气体流速 介于2至100立方厘米/分钟。本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依 据本发明提出的一种形成一半导体装置的方法，其包括以下步骤提供一硅 基材，该硅基材包括一表面区域，且该硅基材具有一第一导电型态；等离子 体氧化该硅基材的一表面部分，以将该表面部分转变为一氧化介电材料，该 等离子体氧化步骤包括一含氧气体、 一混成气体以及一含氟碳气体，且该等 离子体氧化步骤是不使用 一含硅的等离子体源气体；藉由沉积与图案化一 导电层以形成一覆盖于该氧化介电材料上的 一栅极结构；以及将该硅基材 的一第一部分与一第二部分转变为一第二导电型态，以分别形成一源极区 域与一漏极区域，其中该第一部分与该第二部分是位于该栅极结构的两侧。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的方法，其中所述的等离子体氧化步骤包括将该硅基材维持在250。c。前述的方法，其更包括藉由选择该含氟碳气体的流速来调整与该氧化 介电材料层相关的一厚度。本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下为达到上述目的，本发明提供了一种形成介电质的方法，包括提供具 有含硅半导体层的基材。含硅材料的表面部分进行等离子体(即电浆，以下 均称为等离子体)氧化处理，以在约80(TC或更低的温度下将其转变为氧化 的介电材料，其中，等离子体氧化步骤包括有含氧成分与含氟碳成分。在 一实施例中，等离子体制造工艺是不使用含硅的等离子体源气体。在特定 实施例中，基材在制造工艺温度约150。C至550。C下予以维持。在一实施例 中，含氟碳气体的流速是用来控制氧化介电质的厚度。在本发明方法的一个实施例中，等离子体制造工艺也包括了混成气体 (N2H2)。而在某实施例中，混成气体包括氢气与氮气的混合，其中氢气约为2% 至6%。某实施例中，等离子体制造工艺并不使用含硅的等离子体源气体，此 是有别于一般需要于等离子体源气体中使用含硅前驱物的等离子体化学气 相沉积氧化制造工艺。依各实施例的需要，含硅半导体层可包括单晶硅、多 晶硅、非晶硅、含有掺杂物的硅或是其他含硅半导体材料。在另一实施例 中，含硅半导体层可包括硅层或硅锗层。在本发明的方法的一实施例中，含氧气体是选自于由02、 03、 N0及即2 所组成的群组中的一种或多种，而含氟碳气体是选自于由CF4、 CHF3、 CH2F2 及CH3F所组成的群组中的一种或多种。在特定实施例中，与氧化介电质相 关的厚度可利用CF4的流速来调整。在一实施例中，基材是在约15(TC至450 。C的温度下予以维持。在特定实施例中，等离子体制造工艺中的基材是在 约25(TC的温度下予以维持。在一实施例中，等离子体制造工艺在一等离子 体真空室内的制造工艺压力介于约100至10， 000毫托。等离子体制造工艺的一种制造工艺条件包括约1， 500毫托的制造工艺 压力、约2， 500瓦特的射频能量、约25(TC的制造工艺温度、约3，000立方 厘米/分钟的氧气流速、约300立方厘米/分钟的混成气体流速以及约25立 方厘米/分钟的含碳及含氟气体流速。在另一特定制造工艺中，等离子体制 造工艺包括介于约100至10， 000毫托的制造工艺压力、介于约500至5, 000 瓦特的射频能量、介于约150至55(TC的制造工艺温度、介于约300至20， 000 立方厘米/分钟的氧气流速、介于约30至3， 000立方厘米/分钟的混成气体 流速以及介于约2至100立方厘米/分钟的含碳及含氟气体流速。本发明还提供了 一种在半导体装置中形成介电质的方法。该方法包括 提供具有表面区域的基材，并将基材施以等离子体制造工艺，其中等离子体制造工艺包括含氧气体与含氟碳气体，以及在等离子体制造工艺的环境 中，使用化学反应将表面区域的最上层部分转变为一层氧化介电材料。在 特定实施例中，基材在表面区域中包括含硅半导体层。在一实施例中，等离子体制造工艺包括介于约100至10， 000毫托的制造工艺压力、介于约500 至5,000瓦特的射频能量、介于约150至55(TC的制造工艺温度、介于约 300至20， 000立方厘米/分钟的氧气流速、介于约30至3， 000立方厘米/ 分钟的混成气体流速以及介于约2至100立方厘米/分钟的含氟碳气体流速。在特定实施例中，在半导体装置中形成介电质的方法包括提供具有表 面区域的硅基材。该方法并将硅基材施以等离子体制造工艺，其包括约 1，500毫托的制造工艺压力、约2，500瓦特的射频能量、介于约150至550 。C的制造工艺温度、约3,000立方厘米/分钟的氧气流速、约300立方厘米 /分钟的混成气体流速以及约25立方厘米/分钟的CR气体流速。该方法包 括在等离子体制造工艺的环境中，使用化学反应将硅基材的最上层部分转 变为一层氧化介电材料。本发明再提供了 一种形成介电质的方法，其包括提供具有含硅半导体 层的基材，且该基材具有一表面区域。该方法尚包括将基材施以等离子体 制造工艺，其中等离子体制造工艺包括含氧气体与含氟碳气体，以及在等 离子体制造工艺的环境中，使用化学反应将含硅半导体层的最上层部分转 变为一层氧化介电材料。在一实施例中，等离子体制造工艺是不使用一含 硅的等离子体源气体。在特定实施例中，该基材是在约150至550。C的制造 工艺温度下予以维持。在一实施例中，氧化介电质的厚度可利用含氟碳气 体的流速来调整。此外，为达到上述目的，本发明另还提供了一种形成半导体装置的方 法，其包括提供具有第一导电型态的硅基材，该硅基材包括一表面区域。该 方法亦包括将该基材施以等离子体制造工艺，其包括含氧气体、混成气体 以及含氟碳气体。该方法尚包括在等离子体制造工艺的环境中，使用化学 反应将含硅基材的最上层部分转变为 一层氧化介电材料。该方法亦包括藉 由沉积与图案化导电层以形成覆盖于氧化介电材料上的栅极结构。该方法 更包括分别在该栅极结构的两侧形成源极区域与漏极区域，且源极区域与 漏极区域的形成是通过将基材的第一部分与第二部分转变为第二导电型 态。借由上述技术方案，本发明 一种低温氧化的方法至少具有下列优点及 有益效果本发明相对于传统技术有许多优点，举例来说，本发明提供一 种以传统技术为基础且方便使用的制造工艺，在某些实施例中，本发明的方 法提供一种半导体材料(如硅)的低温氧化。举例来说，在特定实施例中，形成硅氧化物的方法包括如在25(TC或更低的温度下使用低温等离子体制造 工艺来氧化硅基材。在一实施例中，本发明提供一种控制厚度以及在低温 等离子体制造工艺中达到理想厚度的方法。此外，该方法提供一种简单、低温、低热预算且相容于传统制造工艺技术的氧化制造工艺，传统设备无须 大幅度修改即可实施本发明的方法。综上所述，本发明提供一种形成介电质的方法，该方法包括在制造工 艺室中提供具有含硅半导体层的基材，其中该制造工艺室可将制造工艺前 驱物离子化为包括含氧成分与含氟碳成分的等离子体。而藉由该等离子体 可使含硅材料的表面部分氧化，以将该表面部分转变为氧化介电材料。本 发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实 用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细i^t明如下。


图1是根据本发明一实施例等离子体制造工艺的设备简化示意图，其可用以形成氧化介电质。图2是根据本发明一实施例形成氧化介电质方法的简化流程图。图3A至图3C是根据本发明一实施例的方法形成氧化介电质的简化示意图。图4是根据本发明一实施例的制造工艺气体、制造工艺时间相对于氧 化物厚度的关系简化示意图。图5是根据本发明一实施例利用C仏气体时，制造工艺时间相对于氧化 物厚度的关系简化示意图。图6是根据本发明一实施例利用CF4气体时，流速相对于氧化物厚度的 关系简化示意图。图7是透射电子显微镜(TEM)的相片，其显示出利用本发明一实施例的 低温等离子体氧化制造工艺形成的氧化物层。图8A至图8C是根据本发明一实施例的方法形成半导体装置的简化剖面图。100:等离子体制造工艺装置 110:制造工艺室112:石英管 114:承座116:晶圆 120:真空泵130:射频产生器 132:射频缆线螺旋线圏 緩冲盘含硅半导体层未氧化的含硅层氧化物层栅极氧化物层源极进气口 基材表面区域最上层部分硅基材栅极结构漏极具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的一种低温氧化的方法 其具体实施方式
、方法、步骤、特征及其功效，详细说明如后。有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当;了解，'然而所附图式仅是提:参考与说明之用，并非用来对本发明加以限制。依实施例的不同，本发明包括多个技术特征，如1、 半导体材料(如硅)的低温氧化方法；2、 在低温(如约250。C)等离子体制造工艺中，藉由将硅基材氧化以形 成硅氧化物的方法；3、 在低温等离子体制造工艺中控制厚度并达成理想厚度的方法；4、 一种简单、低温、低热预算且相容于传统制造工艺技术，使传统设 备无须大幅度修改即可实施的方法。图1是根据本发明一实施例等离子体制造工艺的设备简化示意图，其 可用以形成氧化介电质。如图所示，等离子体制造工艺装置100包括一制 造工艺室110、连接至用以维持制造工艺压力的真空泵120以及用以接收等 离子体源气体的进气口 140。制造工艺室110包括石英管112,而晶圆116 则置于制造工艺室110中的承座114上。此外，承座114并连接有一加热 机制(图未示)以将晶圆116维持于一理想制造工艺温度。射频产生器130 可通过射频缆线132供应电力至螺旋线圏134以在石英管112内产生等离 子体。緩冲盘142装设于进气口 140旁，用以产生均匀的等离子体源气体尽管前述的等离子体制造工艺装置100包含有特定元件，然其可具有 各种不同的变化、改变及替代方案。举例来说，某些元件可进一步扩充或 结合，而其他元件亦可装设于某些元件之间。视实施例的不同，元件间的排列可进行互换或取代。而在不同实施例中，等离子体制造工艺装置100可产生反应性离子或带电高能粒子，或用以进行等离子体蚀刻或等离子体辅助沉积。一^:来说，等离子体制造工艺包括下列条件制造工艺气体组 成、气体流速、制造工艺压力、射频能量与温度等等。根据本发明的特定实施例，其提供一种在等离子体制造工艺装置100 中进行低温硅氧化以形成硅氧化物的方法，以下进一步说明该方法的细节内容。图2是根据本发明一实施例形成氧化介电质方法的简化流程图。如图 所示，本发明 一 实施例中形成氧化介电质的方法可概略说明如下1、 (步骤210)提供具有含硅半导体层的基材；2、 (步骤220)将该基材施以等离子体制造工艺，该等离子体制造工艺 包括含氧气体与含氟碳气体；以及3、 (步骤230)将含硅半导体层的最上层部分转变为一层氧化介电材料。 上述顺序提供本发明 一实施例中利用低温方式氧化硅基材的方法，如图所示，该方法结合了在等离子体制造工艺中导入含氧气体与含氟碳气体 的步骤以氧化硅基材。以下进一步说明该方法的细节内容。图3A至图3C是根据本发明一实施例的方法形成氧化介电质的简化剖 面图。以下利用图3A至图3C配合图2来说明本发明的一实施例。如图所 示，在低温形成氧化介电质的方法始于开始。在步骤210中，提供一基材。如图3A所示，基材300包括一具有表面 区域302的含硅半导体层301。在一实施例中，含硅半导体层301可以是单 晶硅、多晶硅、非晶硅、氮化硅(SiN)、硅锗(SiGe)及氮氧化硅(SiON)。在 某些实施例中，含硅层可包括硅-锗层。此外，含硅层可以是已掺杂或未掺 杂。举例来说，含硅层可以是硅、多晶硅或非晶硅基材的最上层。在另一 实施例中，含硅层可以是绝缘层上覆硅(SOI)结构或多晶硅相连层中的硅装 置层。在步骤220中，该方法包括将基材施以等离子体制造工艺。在一实施例中，等离子体制造工艺包括含氧气体与含氟碳气体。在特定实施例中，等 离子体制造工艺尚可包括混成气体，其是为氢气与氮气的混合，且其中氢 气约占2%至6%。在一实施例中，含氧气体包括02、 03、 NO、 H20及N02所组成 的群组中的一种或几种。在某些实施例中，含氟碳气体包括CF" CHF3、 CH2F2 及CH3F所组成的群组中的一种或几种。在某些实施例中，基材在等离子体制造工艺中维持在约15(TC至550°C 的制造工艺温度。在特定实施例中，氧化硅基材的步骤是藉由将基材维持在 约250。C的温度下达成。在再一实施例中，基材是维持在800。C或更低的温 度。等离子体制造工艺可在范围较广的制造工艺压力下进行，举例来说，在某些实施例中，等离子体真空室的压力是维持在100至10， 000毫托之间。在 特定实施例中，制造工艺压力是维持在约1， 500毫托。在某些实施例中，等离子体制造工艺的条件包括介于约100至10,000 毫托的制造工艺压力、介于约500至5,000瓦特的射频能量、介于约150 至55(TC的制造工艺温度、介于约300至20， 000立方厘米/分钟的氧气流速、 介于约30至3， 000立方厘米/分钟的混成气体流速以及介于约2至100立 方厘米/分钟的含碳及含氟气体流速。在特定实施例中，等离子体制造工艺 的条件为约1， 500毫托的制造工艺压力、约2500瓦特的能量、约250。C的 制造工艺温度、约3,000立方厘米/分钟的氧气流速、约300立方厘米/分 钟的混成气体流速以及约25立方厘米/分钟的含碳及含氟气体流速。在前 述制造工艺中的某些实施例使用的是氧气或CF4气体。无庸置疑地，其可具 有各种不同的变化、改变及替代方案。在某些实施例中，制造工艺温度可 以介于约150至450°C。在图3B中，等离子体制造工艺将含硅半导体层的最上层部分306转变 为一层氧化介电材料(在步骤230中)。根据一实施例，本发明提供的等离 子体制造工艺并不使用含硅的等离子体源气体。本发明提供一种在等离子 体环境中氧化含硅半导体层的最上层部分306的方法。在图3C中氧化物层 307是形成且覆盖在未氧化的含硅层305上。此与传统的化学气相沉积(CVD) 并不同，因为后者在等离子体环境中同时使用了含硅与含氧的成分来形成 沉积在基材表面的硅氧化物。前述方法提供一种根据本发明的实施例进行低温氧化硅基材的方法。其 中，该方法结合了在等离子体制造工艺中导入含氧气体与含氟碳气体的步 骤以氧化硅基材。本发明当然也可有其他变化，如增加步骤、移除一或多 个步骤、或以不同顺序进行一或多个步骤，然其均未脱离本发明的范畴。以 下进一步说明本发明方法的细节内容。根据本发明的实施例，硅氧化物可在低温下进行等离子体制造工艺以 氧化硅基材来形成，且氧化物的成长将依所使用的制造工艺条件而有所变 化，如制造工艺气体组成、气体流速、温度、压力与氧化时间等等。为说 明本发明所提供的方法，发明人进行了实验研究来了解低温等离子体制造 工艺中硅基材的氧化物成长情形。在此些研究中，发明人一一检视了氧化 物成长情形与氧化时间、等离子体气体源、气体流速等等的关系，以下仅 提供部分结果。图4是根据本发明一实施例的制造工艺气体、制造工艺时间相对于氧 化物厚度的关系简化示意图。如图所示，其显示了三种不同制造工艺条件 下形成于硅基材上的氧化物厚度与时间的关系。应注意的是，前述三种制 造工艺中的制造工艺压力(1，500毫托)、射频能量(2， 500瓦特)、氧气流速(3, 000立方厘米/分钟)以及温度(25(TC)均维持固定，且每一制造工艺所使 用的是不同的制造工艺气体组成。三个制造工艺在下列出，其包括氧气流 速、混成气体(标示为N2H》流速、CF4(四氟曱烷)气体流速以及温度，其中 气体流速的单位为立方厘米/分钟。1、 CF4/N2H2/02: /3000 02 / 300 N2H2 / 15 CF4 /2、 N2H2/02: /3000 02 / 300 N2H2 / 0 CF4 /3、 02: /3000 02 / 0 N2H2 / 0 CF4 /由上可知，制造工艺3仅包含氧气，且其产生的氧化物层最薄，在10 分钟的氧化后大概只有10埃。制造工艺2的氧气流速为3， 000立方厘米/ 分钟且&&流速为300立方厘米/分钟，其所产生的氧化物较厚一些，在IO 分钟的氧化后大约有20埃。相较之下，制造工艺1的氧气流速为3， 000立 方厘米/分钟、NA流速为300立方厘米/分钟且CF4流速为15立方厘米/分 钟，其所产生的氧化物厚度相对最大，在10分钟的氧化后大概有95埃。因 此，根据本发明的特定实施例，在低温等离子体氧化中，等离子体气体组 成可用以控制氧化物的成长。根据发明人的实验数据，含氟碳气体的流速 对于氧化介电质的成长速度影响相对较大。特别是，增加CF4流速可提升氧 化介电质的成长。图5是根据本发明一实施例利用Ch气体时，制造工艺时间相对于氧化 物厚度的关系简化示意图。由图5中可看出在以25立方厘米/分钟的CF4 流速时氧化物厚度与氧化时间的关系。而其他条件包括制造工艺压力 (1，500毫托)、射频能量(2，500瓦特)、氧气流速(3，000立方厘米/分钟)、 混成气体流速(300立方厘米/分钟)以及温度(250。C)。由图中可以看出在 25立方厘米/分钟的Ch流速下，在六分钟时氧化物厚度的成长可达到约90 至100埃，且在制造工艺时间加长时，厚度并没有明显的增加。图6是根据本发明一实施例利用CF4气体时，流速相对于氧化物厚度的 关系简化示意图。如图所示，在CF,流速增加至约25立方厘米/分钟的过程 中，氧化物的厚度也随流速增加而增加。而当流速高于30立方厘米/分钟 时，氧化物的成长情形随流速增加而减少。图7是透射电子显微镜(TEM)的相片，其显示出利用本发明一实施例的 低温等离子体氧化制造工艺形成的氧化物层。如图7的TEM剖面的相片所 示，其是形成于硅基材上且厚度为95埃左右的均匀氧化物，而所使用的制 造工艺条件为制造工艺压力(1，500毫托)、射频能量(2，500瓦特)、氧气流 速(3, 000立方厘米/分钟)、温度(25(TC)、混成气体流速3QG立方厘米/分 钟以及CF4流速15立方厘米/分钟。图8A至图8C是根据本发明一实施例的方法形成半导体装置的简化 图。如图8A所示，该方法包括提供一具有表面区域(图未示)的硅基材14801，在特定实施例中，基材可具有N型的导电型态。然应了解的是，该方法 也可用于P型基材。如图所示，栅极氧化物层803形成于硅基材801上。在 一实施例中，栅极氧化物层803可利用与图3A至图3C中所描述的方法相 关的制造工艺来形成，举例来说，基材可利用包括了含氧气体、混成气体 与含氟碳气体的等离子体制造工艺来处理。等离子体制造工艺可利用化学 反应将表面区域的最上层部分转变为一层氧化介电材料803。在图8B中，栅极结构805是利用沉积与图案化导电层的方式形成于介 电材料803上。举例来说，栅极结构可以是利用沉积与图案化方法形成的 经掺杂的多硅晶栅极。在图8C中，基材的区域807、 809被转变为第二导 电型态(像是P型)，以形成源极与漏极。如图所示，源极807和漏极809 是分别位于栅极结构的两侧。在特定的实施例中，源极与漏极可利用离子 布植制造工艺来形成。本发明相对于传统技术有许多优点，举例来说，本发明提供一种以传 统技术为基础且方便使用的制造工艺，在某些实施例中，本发明的方法提 供一种半导体材料(如硅)的低温氧化。举例来说，在特定实施例中，形成 硅氧化物的方法包括如在25(TC或更低的温度下使用低温等离子体制造工 艺来氧化硅基材。在一实施例中，本发明提供一种控制厚度以在低温等离子 体制造工艺中达到理想厚度的方法。此外，该方法提供一种简单、低温、低 热预算且相容于传统制造工艺技术的氧化制造工艺，传统设备无须大幅度 修改即可实施本发明的方法。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所 作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1、一种形成介电质的方法，其特征在于其包括以下步骤在一制造工艺室中，提供一包括含硅材料的一基材，其中该制造工艺室是可将一制造工艺前驱物离子化为一等离子体，该等离子体包括一含氧成分与一含氟碳成分；以及利用该等离子体氧化该含硅材料的一表面部分，以将该表面部分转变为一氧化介电材料。
2、 才艮据权利要求1所述的方法，其特征在于其中所述的等离子体更包括一由N2H2离子化的成分。
3、 根据权利要求1所述的方法，其特征在于其中所述的含硅材料包括 选自于由单晶硅、多晶硅、非晶硅、氮化硅、硅锗及氮氧化硅所组成群组的材料之一。
4、 根据权利要求1所述的方法，其特征在于其中所述的含氧成分是由 一气体所产生，且该气体是选自于02、 03、 N0、 &0及恥2所组成的群组中的 一种或多种。
5、 根据权利要求1所述的方法，其特征在于其中所述的含氟碳成分是 由一气体所产生，该气体是选自于CF,、 CHF3、 CH2F2及CH3F所组成的群组中 的一种或多种。
6、 根据权利要求1所述的方法，其特征在于其更包括藉由选择一 CF4 流速来调整与该氧化介电材料相关的 一厚度。
7、 根据权利要求1所述的方法，其特征在于其中所述的等离子体氧化 步骤包括一制造工艺压力介于100至10， 000毫托； 一射频能量介于500至5, 000瓦特； 一氧气流速介于3Q0至20， 000立方厘米/分钟； 一混成气体流速介于30至3， 000立方厘米/分钟；以及 一含碳及含氟气体流速介于2至1QQ立方厘米/分钟。
8、 根据权利要求1所述的方法，其特征在于其中所述的等离子体氧化 步骤包括一制造工艺压力为1, 500毫托； 一射频能量2,500瓦特； 一氧气流速3， 000立方厘米/分钟； 一混成气体流速300立方厘米/分钟；以及 一含碳及含氟气体流速25立方厘米/分钟。
9、 根据权利要求1所述的方法，其特征在于其中所述的等离子体氧化该含硅材料的该表面部分步骤的制造工艺温度为800°C以下。
10、 一种在一半导体装置中形成一介电质的方法，其特征在于其包括 以下步骤提供一基材，该基材包括一表面区域；以及等离子体氧化该表面区域的一部分，以将该表面区域的该部分转变为 一氧化介电材料,该等离子体氧化步骤包括一含氧气体与一含氟碳气体，且 该等离子体氧化步骤是不使用 一含硅的等离子体源气体。
11、 根据权利要求10所述的方法，其特征在于其中所述的基材在该表 面区域是包括一含硅半导体层。
12、 根据权利要求11所述的方法，其特征在于其中所述的含硅半导体 层包括一硅层或一硅锗层。
13、 根据权利要求10所述的方法，其特征在于其更包括藉由选择该含 氟碳气体的流速以调整与该氧化介电材料相关的 一厚度。
14、 根据权利要求IO所述的方法，其特征在于其中所述的等离子体氧 化步骤包括将该基材维持在250°C。
15、 根据权利要求IO所述的方法，其特征在于其中所述的含氧气体是 选自于02、 03、 N0及N02所组成的群组中的一种或多种。
16、 根据权利要求IO所述的方法，其特征在于其中所述的含氟碳气体 是选自于C仏、CHF3、 CH2F2及CH3F所组成的群组中的一种或多种。
17、 根据权利要求10所述的方法，其特征在于其中所述的等离子体氧 化步骤包括一制造工艺压力介于100至10， 000毫托； 一射频能量介于500至5， 000瓦特； 一制造工艺温度介于150至550°C; 一氧气流速介于300至20， 000立方厘米/分钟； 一混成气体流速介于30至3， 000立方厘米/分钟；以及 一含碳及含氟气体流速介于2至1GG立方厘米/分钟。
18、 一种形成一半导体装置的方法，其特征在于其包括以下步骤 提供一硅基材，该硅基材包括一表面区域，且该硅基材具有一第一导电型态；等离子体氧化该硅基材的一表面部分，以将该表面部分转变为一氧化 介电材料，该等离子体氧化步骤包括一含氧气体、 一混成气体以及一含氟 碳气体，且该等离子体氧化步骤是不使用 一含硅的等离子体源气体；藉由沉积与图案化一导电层以形成一覆盖于该氧化介电材料上的 一栅 才及结构；以及将该硅基材的一第一部分与一第二部分转变为一第二导电型态，以分别形成一源极区域与一漏极区域，其中该第一部分与该第二部分是位于该 栅极结构的两侧。
19、 根据权利要求18所述的方法，其特征在于其中所述的等离子体氧 化步骤包括将该硅基材维持在250°C。
20、 根据权利要求18所述的方法，其特征在于其更包括藉由选择该含 氟碳气体的流速来调整与该氧化介电材料层相关的 一厚度。
全文摘要
本发明是有关于一种形成介电质的方法，该方法包括在制造工艺室中提供具有含硅半导体层的基材，其中该制造工艺室可将制造工艺前驱物离子化为包括含氧成分与含氟碳成分的等离子体。而藉由该等离子体可使含硅材料的表面部分氧化，以将该表面部分转变为氧化介电材料。
文档编号H01L21/316GK101625975SQ200910137280
公开日2010年1月13日 申请日期2009年4月30日 优先权日2008年5月15日
发明者洪士平, 许汉辉 申请人:旺宏电子股份有限公司