背照式固态图像拾取设备的制作方法

专利名称：背照式固态图像拾取设备的制作方法
技术领域：
本发明涉及背照式固态图像拾取设备及其制造方法。
背景技术：
近年来，小尺寸照相机模块的市场已经将注意力放在这些模块在数字静止照相机 或装配有照相机的移动电话上的应用上。随着像素的尺寸减小，用于此种照相机模块的比 如CCD或CMOS图像传感器之类的图像设备可以具有由于光电转换区的减小而导致的较低 的灵敏度。灵敏度降低的因素包括由于较小的像素而导致的光电转换区的减小，以及因布 线对光的屏蔽而导致的入射光量的减少。 为了处理这种情况，背照式图像拾取设备(backside-illuminated imag印ickup device)已经被作为用于改进灵敏度和避免入射光量减少的技术。这里，与这种背照式图像 拾取设备相对照，传统的图像拾取设备将被称为正面照射式图像拾取设备。
所述背照式图像拾取设备具有外围电路和光电转换区、彩色滤光器、微透镜等，所 述外围电路比如为逻辑电路和模拟电路，其形成在硅衬底的正面侧，所述光电转换区、彩色 滤光器和微透镜形成在所述硅衬底的背侧。入射在所述硅衬底的背侧上的光在所述硅衬底 内部经历光电转换。在所述硅衬底的正面侧上对由此获得的电信号进行信号处理，并且随 后从所述图像拾取设备输出。 由于在接收入射光的硅衬底的背侧上的微透镜和光电转换区之间不存在比如布 线之类的光学障碍物，所以这种设备实现高灵敏度和低光学遮蔽。而且，因为彩色滤光器和 微透镜可以被形成为具有低轮廓(low profile)，所以该设备还实现高聚光性能和低串扰。
然而，所述背照式图像拾取设备具有下述与接地(grounding)相关的问题。具体 地，传统正面照射式图像拾取设备可以通过粘合到封装外壳的硅衬底的背面接地，并且由 此所述模拟电路等可以产生稳定的波形。与之相反，由于在所述硅衬底的背侧上具有微透 镜等，所述背照式图像拾取设备不能通过粘合到封装外壳的硅衬底的背面接地。
作为上述问题的对策，公开了一种背照式图像拾取设备，其在像素区中引出 (draw out)在光电转换元件中生成的少数载流子，并且由此通过使光屏蔽层接地来抑 制灵敏度的降低，其中所述光屏蔽层形成在所述像素区周围(例如，日本专利申请公开 No. 2006-32497 (第
段和图2))。 然而，这种图像拾取设备是在没有考虑包括逻辑电路和模拟电路的外围电路的情 况下进行配置的。相应地，在这种设备中，由于参考波形的延迟或非陡峭边缘，所述模拟电 路可能无法产生稳定的波形，或者脉冲噪声可能在所述逻辑电路中泄露。这使得例如在所 再现的图像上出现表现为垂直线或水平线的缺陷的问题。

发明内容
本发明的一个目的是提供一种背照式固态图像拾取设备，其能够允许外围电路产 生稳定的波形，并且由此实现具有较小噪声的图像特性。 为了实现上述目的，根据本发明的一个方面的背照式固态图像拾取设备包括第 一导电型半导体层，所述第一导电型半导体层具有第一主表面和第二主表面，所述第二主 表面与所述第一主表面相对，并且所述第一导电型半导体层还具有像素区和外围电路区； 第二导电型第一杂质层，所述第二导电型第一杂质层被形成为在所述外围电路区中从所述 第一主表面到达所述第二主表面；第一金属层，所述第一金属层至少部分形成在所述第二 导电型第一杂质层的所述第二主表面上；第一接地电极(gro皿delectrode)，所述第一接 地电极电连接到所述第一金属层；光转换区(photo-conversion area)，所述光转换区形成 在所述像素区中；以及微透镜，所述微透镜设置在所述像素区中的所述第二主表面上，以便 与所述光转换区对应。 本发明可以提供一种背照式固态图像拾取设备，该背照式固态拾取设备能够允许 外围电路产生稳定的波形，并且由此实现具有较小噪声的图像特性。


图1是根据本发明的第一实施例的背照式固态图像拾取设备的截面图； 图2A和2B是根据所述第一实施例的背照式固态图像拾取设备的平面图； 图3是根据所述第一实施例的背照式固态图像拾取设备的另一截面图； 图4是根据所述第一实施例的背照式固态图像拾取设备的又一截面图； 图5是根据所述第一实施例的背照式固态图像拾取设备的又一截面图； 图6A到6C是用于解释制造根据所述第一实施例的背照式固态图像拾取设备的方
法的示图； 图7A到7C是用于解释制造根据所述第一实施例的背照式固态图像拾取设备的方 法的示图； 图8A到8C是用于解释制造根据所述第一实施例的背照式固态图像拾取设备的方 法的示图； 图9A到9C是用于解释制造根据所述第一实施例的背照式固态图像拾取设备的方 法的示图； 图10是用于解释制造根据所述第一实施例的背照式固态图像拾取设备的方法的 示图； 图11是根据第二实施例的背照式固态图像拾取设备的截面图； 图12A和12B是根据第二实施例的背照式固态图像拾取设备的平面图； 图13A和13B是根据第二实施例的背照式固态图像拾取设备的截面图； 图14是用于解释制造根据所述第二实施例的背照式固态图像拾取设备的方法的
示图； 图15A和15B分别是根据第三实例的背照式固态图像拾取设备的截面图和平面 图；以及
图16是根据本发明的背照式固态图像拾取设备的模块图。
具体实施例方式(第一实施例) 图1是根据本发明的第一实施例的背照式固态图像拾取设备100的截面图，图2A 和2B是根据本发明的第一实施例的背照式固态图像拾取设备100的平面图(其中，图2A 示出了正面侧，图2B示出了背面侧)。注意，图1中的截面图是图2中沿线A-A'截取的截 面图。 如图1中所示，本实施例中的背照式固态图像拾取设备100包括N型半导体层1， 并且该半导体层1包括第一主表面(正面)la和第二主表面(背面)lb，该第二主表面与 第一主表面相对。此外，该半导体层1包括像素区100a、模拟电路区100b以及逻辑电路区 100c，所述模拟电路区100b和逻辑电路区100c —起充当外围电路区。 光电二极管形成在背照式固态图像拾取设备100的像素区100a中的半导体层1 的第一主表面la侧上。每个光电二极管包括N型光转换区IO，用于捕获可见光并累积所 述N型半导体层1中通过光电转换而获得的信号电荷；以及第一P型屏蔽层ll，用于防止 暗电流，该暗电流产生噪声。此外，第一P型区域30a被形成为位于第一主表面la和第二 主表面lb之间，以接触所述光转换区10的侧面的一部分，以及包围所述光转换区10。第二 P型区域31a被形成为掩埋由该第一 P型区域30a所包围的区域中的置于所述光转换区域 10和第一 P型区域30a之间的区域的第一主表面la侧。此外，第二 P型屏蔽层12被形成 为覆盖由第一 P型区域30a所包围的区域的第二主表面lb侧。 另外，例如，由氮化硅膜制成的平面层51形成在半导体层1的第二主表面lb的外 部，以及彩色滤光器13和微透镜14形成在所述平面层51的外部，以便与所述光转换区10 对应。此外，通过在位于半导体层1的第二主表面lb侧且与至少一个光转换区域10对应 的区域中，在微透镜14和第二主表面lb之间提供光屏蔽层15，形成光学黑色部分16。这 种光学黑色部分16被用来校正暗电流。这里，根据需要(as a卯ropriate)，所述彩色滤光 器13或微透镜14可以形成在所述光学黑色部分16上。 在所述模拟电路区100b中，第一P型区域30b被形成为位于所述第一主表面la和 第二主表面lb之间。膜厚为300到800nm的金属层形成在所述第一 P型区域30b的第二 主表面lb侧上，并且该金属层50接地。同时，第二 P型区域31b和第二 N型区域33b交替 地形成在所述第一P型区域30b的第一主表面la侧上。如将在后面描述的，在每个第二P 型区域31b中形成NMOSFET，以及在每个第二 N型区域33b中形成PMOSFET。此外，所述平 面层51形成在所述第二主表面lb上，以便覆盖所述金属层50。 在所述逻辑电路区100c中，第一N型区域32c形成在所述半导体层1的第一主表 面la侧上，以及第一 P型区域30c被形成为位于所述第一主表面la和第二主表面lb之间 以及被形成为包围该第一 N型区域32c。同时，第二 N型区域33c和第二 P型区域31c交替 地形成在所述第一 N型区域32c中。如将在后面描述的，在每个第二 N型区域33c中形成 PMOSFET，以及在每个第二 P型区域31c中形成NMOSFET。此外，所述平面层51形成在所述 第二主表面lb上。 此外，布线层52形成在所述像素区100a、所述模拟电路区100b和逻辑电路区100c中的半导体层1的第一主表面la侧上。所述布线层52包括根据需要形成的互连52a 和在所述互连52a之间形成的层间绝缘膜52b。支撑衬底55形成在布线层52上，其中粘 合层(未示出)置于两者之间。该支撑衬底55被用来支撑所述背照式固态图像拾取设备 100。 接着，将参照图3详细地描述像素区100a。图3是图2A中沿着线a_a'截取的截 面图。 在所述像素区100a中，如先前所描述的，光电二极管形成在半导体层1的第一主 表面la侧上。每个光电二极管包括N型光转换区10以及第一P型屏蔽层ll，所述N型光 转换区IO用于捕获可见光并累积所述N型半导体层1中通过光电转换而获得的信号电荷。 此外，第一P型区域30a被形成为包围所述光转换区10以及位于第一主表面la和第二主 表面lb之间；以及第二P型屏蔽层12形成在半导体层1的第二主表面lb侧上。
第二P型屏蔽层12具有与第一屏蔽层11相同的用法。如果未形成第二P型屏蔽 层12，则在所述第二主表面lb上扩展的光转换区10的耗尽层可以捕获可能因第二主表面 lb上的损伤或缺陷而造成的泄露电流，由此造成噪声。然而，通过形成第二 P型屏蔽层12， 所述耗尽层将不扩展到第二主表面lb的介面。因此，可以减少噪声和改进所述图像拾取设 备的灵敏度。 随后，通孔(via)56连接到VSS焊盘101a，该VSS焊盘101a形成在半导体层1的 第二主表面lb侧上。注意，在该像素区100a中形成的第一 P型区域30a用作像素分离区。
同时，如图2A中所示，与VSS电极17电连接的VSS布线17a基本上沿着所述布线 层52的上侧上的像素区100a的内周形成。此外，与VDD电极18电连接的VDD布线18a基 本上沿着所述VSS布线17a的内周形成。 按照这种方式，通过被形成为包围所述像素区100a，VSS布线17a可以在整个像素 区100a中接地。这使得能够向像素提供稳定的脉冲。此外，通过将VDD布线18a形成为包 围所述像素区100a，可以防止在所述像素区100a中泄露噪声或在所述外围电路中生成的 泄露电流(所述噪声比如为所述外围电路中通过光电转换所生成的电子)，以及防止所述 像素区100a中通过光电转换所生成的电子泄露到所述外围电路。 此外，所述第二 P型区域31a被形成为掩埋置于所述光转换区10和所述第一 P型 区域30a之间的所述区域的第一主表面la侧，以及由N型扩散层制成的N型源极/漏极区 21a形成在第二 P型区域31a的表面中。此外，栅极电极20a形成在置于所述光转换区10 和所述N型源极/漏极区21a之间的区域中的第一主表面la上，其中栅极绝缘膜19a置于 两者之间。按照这种方式，形成用于读出在所述光转换区10中累积的电荷的读出MOSFET。
接着，将参照图4来详细描述模拟电路区100b。图4是图2A中沿着线b-b'截取 的截面图。 如先前所描述的，在模拟电路区100b中，第一P型区域30b被形成为位于半导体 层1的第一主表面la和第二主表面lb之间。此外，膜厚为300到800nm的金属层50形成 在所述第一 P型区域30b的第二主表面lb侧上。如图2B中所示，该金属层50通过被形成 为到达与用作接地电极的VSS焊盘101b相连的通孔56来接地。 所述第二 P型区域31b和所述第二 N型区域33b交替地形成在所述第一 P型区域 30b的第一主表面la侧上。此外，通过在所述第二P型区域31b的第一主表面la侧上形成一对N型源极/漏极区21b，以及通过在所述第一主表面la上且在所述一对N型源极/漏 极区21b之间形成栅极电极20b，形成NM0SFET，其中栅极绝缘膜19b置于所述栅极电极20b 和所述第一主表面la之间。同时，通过在所述第二N型区域33b的第一主表面la侧上形 成一对P型源极/漏极区22b，以及通过在所述第一主表面la上且在所述一对P型源极/ 漏极区22b之间形成栅极电极20b，形成PMOSFET，其中栅极绝缘膜19b置于所述栅极电极 20b和所述第一主表面la之间。 根据需要，所述互连52a通过通孔56连接到所述N型源极/漏极区21b、所述P型 源极/漏极区22b和栅极电极20b。同时，所述互连52的一部分还通过所述通孔56与所述 VSS焊盘101b相连。 接着，将参照图5来详细地描述逻辑电路区100c。图5是图2A中沿着线c_c'截 取的截面图。 如先前所描述的，在所述逻辑电路区100c中，所述第一N型区域32c形成在所述 半导体层1的第一主表面la侧上，以及所述第一 P型区域30c被形成为位于所述第一主表 面la和第二主表面lb之间以及包围该第一N型区域32c。 所述第二 N型区域33c和所述第二 P型区域31c交替地形成在所述第一 N型区域 32c的第一主表面la侧上。此外，通过在所述第二N型区域33c的第一主表面la侧上形成 一对P型源极/漏极区22c以及通过在所述第一主表面la上且在所述一对P型源极/漏 极区22c之间形成栅极电极20c，形成PMOSFET，其中栅极绝缘膜19c置于所述栅极电极20c 和所述第一主表面la之间。同时，通过在所述第二P型区域31c的第一主表面la侧上形 成一对N型源极/漏极区21c以及通过在所述第一主表面la上且在所述一对N型源极/ 漏极区21c之间形成栅极电极20c，形成NMOSFET，其中栅极绝缘膜19c置于所述栅极电极 20c和所述第一主表面la之间。 根据需要，所述P型源极/漏极区22c、所述N型源极/漏极区21c和所述栅极电 极20c通过通孔56与所述互连52a相连。 通过应用上述配置，在其背侧设置有微透镜14等的背照式固态图像拾取设备100 中，可以使所述模拟电路区100b的背侧接地，所述模拟电路区100b是像素区100a的外围 电路中之一。这减小了模拟电路区lOOb中的参考波形的延迟，由此产生稳定的波形。按照 这种方式，可以减少所再现的图像上的垂直线或水平线，并且相应地改进图像质量。
接着，将参照图6A到图10来描述根据本实施例的制造过程。 首先，如图6A中所示，通过将B0X(掩埋氧化物)层200b和SOI (绝缘硅)层200c 堆置在半导体衬底200a上来制备SOI衬底200。这里，所述SOI层200c是膜厚为50到 lOOnm且密度为1015到1017cm—3的N型晶体硅。 接着，如图6B中所示，在所述SOI层200c的整个表面上形成由N型外延层制成 的半导体层1，所述N型外延层的膜厚为3到8 m且密度为1015到1017cm—3。随后，如图 6C中所示，将氧化硅膜7堆置在所述半导体层1上。接着，在所述氧化硅膜7上涂覆光阻 (resist)60，以及通过使用公知的光刻(lithogr即hy)技术来形成开口 60a。
这里，所述开口 60a被设置为分别与其中要形成用于分离像素的所述第一P型区 域30a、所述第一 P型区域30b以及所述第一 P型区域30c的位置对应，所述第一 P型区域 30a在所述像素区100a中形成，所述第一 P型区域30b在所述模拟电路区100b中形成，以及所述第一 P型区域30c在所述逻辑电路区100c中形成。 随后，通过将所述光阻60用作掩膜来对氧化硅膜7进行蚀刻和去除，以由此暴露 出所述半导体层1的第一主表面la。通过在暴露出半导体层1的区域中进行高加速离子植 入来形成第一 P型区域30a、30b和30c。例如，可以通过在约100kev到3Mev的加速能量 下顺序地植入密度约为1011到1013cm—2的硼来形成第一 P型区域30a、30b和30c，以便P型 掺杂剂可以均匀地散步在这些区域中。此时，要施加到所植入的离子上的加速能量的上限 由离子植入装置的性能、产率、掩膜过程等来确定，并且可以将所述上限合适地设置为3Mev 或更小。 接着，如图7C中所示，顺序地去除所述光阻60和所述氧化硅膜7。然后，如图8A 中所示，通过使用公知的光刻技术，在所述逻辑电路区100c中形成第一N型区域32c，以及 随后在所述第一 N型区域32c中形成第二 N型区域33c，其中在所述第二 N型区域33c中 创建晶体管。随后，在模拟电路区100b中形成的第一 P型区域30b中，形成第二 N型区域 33b，其中在所述第二N型区域33b中创建晶体管。 接着，如图8B中所示，在所述像素区100a中的由所述第一P型区域30a包围的区 域的第一主表面la侧上，在所述第二 N型区域33b中选择性地形成第二 P型区域31b，以及 在所述第二 N型区域33c中选择性地形成第二 P型区域31c。 然后，如图4和图5中所示，在所述模拟电路区100b中的第二P型区域31b和第 二N型区域33b之间的边界部分中形成隔离绝缘膜23b，以及在所述逻辑电路区100c中的 第二 P型区域31c和第二 N型区域33c之间的边界部分中形成隔离绝缘膜23c。通过分别 在第二 P型区域31b和第二 N型区域33b之间的边界部分上以及第二 P型区域31c和第二 N型区域33c之间的边界部分上创建沟道，并且随后将比如氧化硅膜之类的绝缘膜掩埋到 该沟道中，形成所述隔离绝缘膜23b和23c。 接着，如图3到图5所示，在所述像素区100a、模拟电路区100b和逻辑电路区100c 中的第一主表面la上分别形成栅极电极20a、20b和20c，其中所述栅极绝缘膜19a、19b和 19c分别位于栅极电极20a、20b、20c和第一主表面la之间。这里，所述栅极电极20a、20b 和20c是通过使用公知的光刻技术和干式蚀刻技术对多晶硅进行图案化来形成的。
接着，如图3中所示，在所述第一P型区域30a所包围的半导体层1的第一主表面 la侧中形成N型光转换区10，其中所述像素区100a中的栅极电极20a用作掩膜。随后，用 于防止暗电流的第一P型屏蔽层11被形成来覆盖所述光转换区10的第一主表面la侧，并 且随后形成N型源极/漏极区21a。在所述第一 P型区域31a的表面部分中形成所述N型 源极/漏极区2la，其中栅极电极20a用作掩膜。 同时，如图4中所示，在所述模拟电路区100b中的P型阱31b的表面部分上形成 N型源极/漏极区21b，并且随后在所述模拟电路区100b中的N型阱33b的表面部分上形 成P型源极/漏极区22b。 类似地，如图5中所示，在所述逻辑电路区100c中的P型阱31c的表面部分上形 成N型源极/漏极区21c，并且随后在所述逻辑电路区100c中的N型阱33c的表面部分上 形成P型源极/漏极区22c。 通过使用栅极电极20b作为掩膜来形成所述N型和P型源极/漏极区21b和22b， 而通过使用栅极电极20c作为掩膜来形成所述N型和P型源极/漏极区21c和22c。
10
接着，如图8C中所示，在所述半导体层1的第一主表面la上形成布线层52。所述 布线层52包括互连52a和层间绝缘膜52b等，所述互连52a是利用公知的多层布线工艺来 形成的，所述层间绝缘膜52b由氧化硅膜、氮化硅膜等制成。这里，根据需要，所述互连52a 通过通孔56电连接到所述P型源极/漏极区22a、22b和22c以及N型源极/漏极区21a、 21b禾P 21c等。 如图9A中所示，由氧化硅膜制成的粘合层(未示出)形成在布线层52上，并且所 述粘合层的表面被抛光为平面。此外，制备在其表面上类似地设置有由氧化硅制成的粘合 层(未示出)的支撑衬底55。随后，通过使布线层52和支撑衬底55各自的粘合层彼此面 对来将所述布线层52和所述支撑衬底55粘合在一起。 接着，如图9B中所示，通过采用CMP法、使用HF溶液等的湿式蚀刻法来去除所述 SOI衬底200，由此暴露出所述第二主表面lb上的第一 P型区域30a、30b和30c，其中所述 SOI衬底200由半导体衬底200a、B0X层200b和S0I层200c制成。随后，通过溅射来制成 由Al等制成的厚度为300-800nm的金属层50，从而使得在所述第二主表面lb上暴露的所 述模拟电路区域100b中的第一 P型区域30b的所暴露出的表面，可以通过通孔56连接到 VSS焊盘101b，所述VSS焊盘101b用作所述模拟电路区中的接地电极，如图4中所示。
形成所述金属层50，使得所述金属层50可以基本上覆盖所述模拟电路区的第二 主表面lb领U，以及使得所述金属层50的一端可以连接到VSS焊盘101b。按照这种方式， 通过采用溅射来引出所述金属层50，要接地的金属层50可以电连接到所述VSS焊盘101b。 结果是，所述模拟电路区100b的第二主表面lb侧具有约为3到10Q的低阻值。因此，可 以稳定地建立接地触点，并且相应地向所述模拟电路区提供稳定的脉冲。
然后，在由所述像素区100a的第一P型区域30a所包围的所述区域的第二主表面 lb侧上形成第二 P型屏蔽层12。此外，在至少一个第二 P型屏蔽层12的外部形成光屏蔽 层15。包括该光屏蔽层15的光电二极管构成光学黑色部分16。 随后，通过使用丙烯酸树脂、氧化硅膜等来在所述半导体层1的第二主表面lb侧 处形成平面层51 。在至少对应于所述像素区100a中的每个光转换区10的区域中，在所述平 面层51的外部形成彩色滤光器13，并且随后在所述彩色滤光器13的外部形成微透镜14。
根据本实施例，可以使作为所述像素区的外围电路之一的模拟电路区的背面接 地。因此，在即使在像素尺寸变小时也能够实现较高的灵敏度和较小的光学屏蔽的背照式 固态图像拾取设备中，可以减小模拟电路中的参考波形的延迟，并且由此可以产生稳定的 波形。按照这种方式，可以减少所再现的图像上的垂直线或水平线，并由此改进图像质量。
(第二实施例) 图11是根据本发明的第二实施例的背照式固态图像拾取设备100的截面图，图 12A和12B是根据本发明的第二实施例的背照式固态图像拾取设备100的平面图(其中，图 2A示出了正面侧，图2B示出了背面侧)。注意，图11中的截面图是图12中沿线A-A'截取 的截面图。 本实施例与第一实施例的不同在于，在第一实施例中，被接地的金属层仅仅设置 在模拟电路区的背面侧上，而在本实施例中，被接地的金属层还可以设置在所述像素区和 所述逻辑电路区的背面侧上。 为了更精确，如图11中所示，本实施例的背照式固态图像拾取设备IOO还包括像素区100a和逻辑电路区100c的第二主表面lb上的膜厚为300到800nm的金属层50，并且 这些金属层50接地。 将参照图13A详细地描述像素区100a。图13A是图12A中沿着线a_a'截取的截 面图。 如先前所描述的，与第一实施例不同，在所述像素区100a中的第一P型区域30a 的第二主表面lb侧处形成膜厚为300到800nm的金属层50。如图12B中所示，该金属层 50通过被形成为到达与用作接地电极的VSS焊盘101a相连的通孔56来接地。
这里，金属层50形成在第一 P型区域30a的第二主表面lb侧处，该第一 P型区域 30a被形成为包围所述光转换区10。相应地，金属层50以网状(mesh)方式布置在所述像 素区100a中，如图12B的平面图中所示。 模拟电路区100b的具体配置类似于第一实施例中的配置。 接着，将参照图13B详细描述逻辑电路区lOOc。图13B是图12A中沿着线c-c'截 取的截面图。如先前所描述的，与第一实施例不同，在所述逻辑电路区100c中的第一P型 区域30c的第二主表面lb侧处形成膜厚为300到800nm的金属层50。如图12B中所示，该 金属层50通过被形成为到达与用作接地电极的VSS焊盘101c相连的通孔56来接地。
通过应用这种配置，包括像素区100a和逻辑电路区100c的外围电路的背面也可 以接地。相应地，除了第一实施例的效果之外，可以防止因脉冲导致的噪声进入所述逻辑电 路区100c中，以及减少像素区100a中的噪声。结果是，进一步改进所再现的图像的图像质 接着，将参照图14描述本实施例的制造方法。 首先，从第一步到利用CMP法或利用使用HF溶液的湿式蚀刻法去除所述SOI衬底 200并由此在所述第二主表面lb上暴露出第一 P型区域30a、30b和30c的步骤的制造方法 与图6A到图9B中所示的根据第一实施例的制造方法相同。 接着，如图12A、12B、13A和13B中所示，通过溅射来形成比如由Al等制成的膜厚 为300-800nm的金属层之类的金属层50，从而可以通过通孔56分别将在所述第二主表面 lb上暴露的所述第一 P型区域30a、30b和30c中的所暴露出的表面连接到用作接地电极的 VSS焊盘101a、101b和101c。 在所述像素区100a中，该金属层50以网状方式形成在所述第二主表面lb上，以 便将金属层50的一端连接到VSS焊盘lOla。同时，在逻辑电路区lOOc，与像素区100a中 的情形类似，以金属层50的一端连接到VSS焊盘101c的方式，沿着形成各种元件的区域的 第二主表面lb侧处的外周形成金属层50。这里，类似于所述第一实施例来配置所述模拟电 路区100b中的金属层50。 如上所述，通过采用溅射来引出各个区域中的所述金属层50，要接地的金属层50 可以分别电连接到所述VSS焊盘101a、101b和101c。结果是，所述像素区100a、所述模拟电 路区100b和所述逻辑电路区域100c的第二主表面lb侧具有约为3到10 Q的低阻值。因 此，可以稳定地建立接地触点，并且向所述模拟电路区和所述逻辑电路区提供稳定的脉冲。
此后的制造步骤与第一实施例中的制造步骤相同。 根据本实施例，也可以使包括像素区和逻辑电路区的外围电路的背面接地。除了 第一实施例的效果之外，这可以防止因脉冲导致的噪声进入所述逻辑电路区中，以及减少像素区中的噪声。因此，进一步改进了所再现的图像的图像质量。
(第三实施例) 图15A是根据本发明的第三实施例的背照式固态图像拾取设备100的截面图，图
15B是根据本发明的第三实施例的背照式固态图像拾取设备100的平面图。 本实施例与第二实施例的区别在于，接地且膜厚为300到800nm的金属层50形成
在所述逻辑电路区100c和所述模拟电路区100b的第二主表面lb侧上。 具体地，所述逻辑电路区100c包括第一P型区域30c、金属层50、第二N型区域和
VSS焊盘101c，所述第一P型区域30c被形成为位于第一主表面la和第二主表面lb之间，
所述金属层50至少部分地形成在所述第一 P型区域30c的第二主表面lb上，所述第二 N型
区域形成在所述第一P型区域30c的第一主表面la侧的一部分中，所述VSS焊盘101c电
连接到所述金属层50。此外，根据需要，在所述第一 P型区域中形成NMOSFET，以及在所述
第二 N型区域中形成PMOSFET。 通过应用这种配置，可以使像素区100a以及包括模拟电路区100b和逻辑电路区 100c的外围电路的背面接地。因此，可以获得与第二实施例的效果类似的效果。另外，利用 金属层50来覆盖模拟电路区100b和逻辑电路区100c的第二主表面lb侧。相应地，入射 在第二主表面lb上的光较少可能进入所述模拟电路区100b和逻辑电路区100c。因此，可 以降低可能因光电转换所产生的过多电子而导致的晶体管特性的恶化。
尽管在上述实施例中仅仅形成在像素区100a中，但是彩色滤光器13也可以形成 在所述模拟电路区100b和/或所述逻辑电路区100c中。同时，尽管仅仅形成在像素区100a 中，但是所述光屏蔽层15也可以形成在所述模拟电路区100b和/或所述逻辑电路区100c 中。按照这种方式，可以减少来自所述模拟电路区100b和/或所述逻辑电路区100c的暗 电流，以及减少串扰等。 此外，在上述实施例中，作为N型外延层的半导体层1形成在S0I衬底上。然而，
本发明不限于这种配置。例如，取代使用所述SOI衬底，可以使用N型硅衬底。 同时，在上述实施例中，通过溅射来形成金属层50，以建立接地触点。这里，所述金
属层50可以由硅化物制成。 此外，应用背照式固态图像拾取设备的模块通过经由通孔将扩散层(源极/漏极 区)电连接到位于所述模块外部的接地电极来建立接地触点，其中所述扩散层形成在第一 主表面上，所述通孔被形成为贯穿支撑衬底。 另一方面，如图16中所示，应用本发明的背照式固态图像拾取设备的模块被配置 为将所述背照式固态图像拾取设备布置在玻璃盖片(cover glass)的下方，其中所述背照 式固态图像拾取设备布置在封装外壳303上且通过结合线302电连接到所述封装外壳303， 所述玻璃盖片301位于透镜单元300的下方。 随后，通过经由通孔56将金属层50电连接到位于所述模块外部的接地电极来建 立接地触点，其中所述金属层50形成在第二主表面lb上的宽范围中，所述通孔被形成为贯 穿所述半导体层l。 由此，根据本发明的背照式固态图像拾取设备可以在第二主表面lb的宽范围中 建立接地触点，以实现更稳定的接地触点。此外，这种图像拾取设备不需要使通孔贯穿支撑 衬底的过程。因此，可以减少制造步骤。
权利要求
一种背照式固态图像拾取设备，包括第一导电型半导体层，其包括第一主表面和第二主表面，所述第二主表面与所述第一主表面相对，并且所述第一导电型半导体层还包括像素区和外围电路区；第二导电型第一杂质层，其被形成为在所述外围电路区中从所述第一主表面到达所述第二主表面；第一金属层，其至少部分形成在所述第二导电型第一杂质层的第二主表面上；第一接地电极，其电连接到所述第一金属层；光转换区，其形成在所述像素区中；以及微透镜，其设置在所述像素区中的所述第二主表面上，以便与所述光转换区对应。
2. 如权利要求1所述的背照式固态图像拾取设备，其中，所述外围电路区是模拟电路区，所述模拟电路区还包括第一导电型第一杂质层， 所述第一导电型第一杂质层部分形成在所述第二导电型第一杂质层的第一主表面侧中，以 及所述模拟电路区具有根据需要分别在所述第一导电型第一杂质层和所述第二导电型第 一杂质层中形成的第二导电型MOSFET和第一导电型MOSFET。
3. 如权利要求1中任何一个所述的背照式固态图像拾取设备， 其中所述像素区还包括第二导电型第二杂质层，其被形成为从所述第一主表面到达所述第二主表面并包围所 述光转换区；第二金属层，其至少部分形成在所述第二导电型第二杂质层的第二主表面上；以及 第二接地电极，其电连接到所述第二金属层。
4. 如权利要求2中任何一个所述的背照式固态图像拾取设备， 其中所述像素区还包括第二导电型第二杂质层，其被形成为从所述第一主表面到达所述第二主表面并包围所 述光转换区；第二金属层，其至少部分形成在所述第二导电型第二杂质层的第二主表面上；以及 第二接地电极，其电连接到所述第二金属层。
5. 如权利要求3所述的背照式固态图像拾取设备， 其中所述外围电路区还包括逻辑电路区， 所述逻辑电路区包括第一导电型第二杂质层，其形成在所述第一主表面侧上；第二导电型第三杂质层，其被形成为包围所述第一导电型第二杂质层，并从所述第一 主表面到达所述第二主表面；第二导电型第四杂质层，其部分地形成在所述第一导电型第二杂质层的第一主表面侧中；第三金属层，其至少部分形成在所述第二导电型第三杂质层的第二主表面上；以及 第三接地电极，其电连接到所述第三金属层；以及在所述第一导电型第二杂质层和所述第二导电型第四杂质层中根据需要分别形成第 二导电型M0SFET和第一导电型M0SFET。
6. 如权利要求4所述的背照式固态图像拾取设备，其中所述外围电路区还包括逻辑电路区， 所述逻辑电路区包括第一导电型第二杂质层，其形成在所述第一主表面侧上；第二导电型第三杂质层，其被形成为包围所述第一导电型第二杂质层，并从所述第一 主表面到达所述第二主表面； 第二导电型第四杂质层，其部分地形成在所述第一导电型第二杂质层的第一主表面侧< 中； >第三金属层，其至少部分形成在所述第二导电型第三杂质层的第二主表面上；以及 第三接地电极，其电连接到所述第三金属层；以及在所述第一导电型第二杂质层和所述第二导电型第四杂质层中根据需要分别形成第 二导电型M0SFET和第一导电型MOSFET。
7. 如权利要求5所述的背照式固态图像拾取设备， 其中通过被分别形成为贯穿所述第一到第三金属层的通孔，所述第一到第三金属层电 连接到所述第一到第三接地电极。
8. 如权利要求6所述的背照式固态图像拾取设备，其中通过被分别形成为贯穿所述第一到第三金属层的通孔，所述第一到第三金属层电 连接到所述第一到第三接地电极。
9. 如权利要求3中的任何一个所述的背照式固态图像拾取设备， 其中所述第二接地电极以网状形式形成，以便覆盖所述第二导电型第二杂质层的第二主表面侧。
10. 如权利要求4中的任何一个所述的背照式固态图像拾取设备， 其中所述第二接地电极以网状形式形成，以便覆盖所述第二导电型第二杂质层的第二主表面侧。
11. 如权利要求5中的任何一个所述的背照式固态图像拾取设备， 其中所述第二接地电极以网状形式形成，以便覆盖所述第二导电型第二杂质层的第二主表面侧。
12. 如权利要求6中的任何一个所述的背照式固态图像拾取设备， 其中所述第二接地电极以网状形式形成，以便覆盖所述第二导电型第二杂质层的第二主表面侧。
13. 如权利要求7中的任何一个所述的背照式固态图像拾取设备， 其中所述第二接地电极以网状形式形成，以便覆盖所述第二导电型第二杂质层的第二主表面侧。
14. 如权利要求8中的任何一个所述的背照式固态图像拾取设备， 其中所述第二接地电极以网状形式形成，以便覆盖所述第二导电型第二杂质层的第二主表面侧。
15. 如权利要求1中的任何一个所述的背照式固态图像拾取设备， 其中所述外围电路区还包括逻辑电路区， 所述逻辑电路区包括第二导电型第三杂质层，其被形成为从所述第一主表面到达所述第二主表面；第三金属层，其至少部分形成在所述第二导电型第三杂质层的第二主表面上； 第一导电型第二杂质层，其部分形成在所述第二导电型第三杂质层的第一主表面侧 中；以及第三接地电极，其电连接到所述第三金属层；以及在所述第一导电型第二杂质层和所述第二导电型第三杂质层中根据需要分别形成第 二导电型MOSFET和第一导电型MOSFET。
16. 如权利要求2中的任何一个所述的背照式固态图像拾取设备， 其中所述外围电路区还包括逻辑电路区， 所述逻辑电路区包括第二导电型第三杂质层，其被形成为从所述第一主表面到达所述第二主表面； 第三金属层，其至少部分形成在所述第二导电型第三杂质层的第二主表面上； 第一导电型第二杂质层，其部分形成在所述第二导电型第三杂质层的第一主表面侧 中；以及第三接地电极，其电连接到所述第三金属层；以及在所述第一导电型第二杂质层和所述第二导电型第三杂质层中根据需要分别形成第 二导电型MOSFET和第一导电型MOSFET。
17. 如权利要求4中的任何一个所述的背照式固态图像拾取设备， 其中所述外围电路区还包括逻辑电路区， 所述逻辑电路区包括第二导电型第三杂质层，其被形成为从所述第一主表面到达所述第二主表面； 第三金属层，其至少部分形成在所述第二导电型第三杂质层的第二主表面上； 第一导电型第二杂质层，其部分形成在所述第二导电型第三杂质层的第一主表面侧 中；以及第三接地电极，其电连接到所述第三金属层；以及在所述第一导电型第二杂质层和所述第二导电型第三杂质层中根据需要分别形成第 二导电型MOSFET和第一导电型MOSFET。
全文摘要
提供了一种背照式固态图像拾取设备，其能够允许外围电路产生稳定的波形，并由此实现具有较小噪声的图像特性。所述设备包括第一导电型半导体层，所述第一导电型半导体层具有第一主表面和第二主表面，所述第二主表面与所述第一主表面相对，并且所述第一导电型半导体层还具有像素区和模拟电路区；第一P型区域，所述第一P型区域被形成为位于模拟电路区中的第二主表面和第一主表面之间；金属层，所述金属层至少部分形成在所述第一P型区域的第二主表面上；VSS电极，所述VSS电极电连接到所述金属层；光转换区，所述光转换区形成在所述像素区中，并且用来累积光电转换所生成的电荷；以及微透镜，所述微透镜设置在所述像素区中的第二主表面上，以便与所述光转换区对应。
文档编号H01L27/146GK101728405SQ200910179470
公开日2010年6月9日 申请日期2009年10月20日 优先权日2008年10月20日
发明者井上郁子 申请人:株式会社东芝