专利名称：Pmos otp器件的建模方法
技术领域：
本发明涉及半导体制集成电路领域，尤其是涉及一种PMOS OTP器件的建模方法
背景技术：
PMOS OTP (one-time programmable memory)器件是通过场效应管的耦合电容分 压来实现电子写入的新型存储器件。它的器件结构如图1所示，是两个P型MOS场效应管 (PMOS)的串联，两个PMOS器件做在同一个N阱里，左边PMOS为PMOS选择管，所述PMOS选 择管的栅作为栅电压输入端，所述PMOS选择管的栅为一多晶硅栅；右边的PMOS为PMOS浮 栅管，在所述PMOS浮栅管的栅为一浮栅，所述浮栅用来存储电荷，所述PMOS浮栅管的栅不 接任何电位。所述PMOS选择管的漏端和所述PMOS浮栅管的源端共用一个有源区，所述N 型阱接一体端。当所述PMOS浮栅管漏端和体端加固定电压偏置，所述PMOS选择管源端加 扫描电压时，所述PMOS浮栅管的栅与源之间的交叠电容会将一部分源漏之间的电压差耦 合到所述PMOS浮栅管的栅上，从而控制所述浮栅PMOS沟道电流。所述PMOS OTP器件需要通过编程来实现写入，从而区分所述PMOS OTP器件的存 储状态。编程条件为所述PMOS选择管栅端和源端保持零电位，在体端输入一个电压脉冲信 号，电压幅度为8V，脉冲时间为100微秒。通过该脉冲信号将沟道电子写入到所述PMOS浮栅 管的浮栅中，使浮栅负电荷增加，从而降低了所述PMOS浮栅管的开启电压，能够加强所述 PMOS浮栅管的栅耦合电压对所述PMOS浮栅管沟道电流的控制。如图2A所示，为PMOS OTP 器件在编程前的输入曲线，其横坐标所示的栅电压为所述PMOS选择管的栅源电压差，纵坐 标表示器件的沟道电流，不同曲线表示不同体端电压偏置条件下的电流情况，由于编程前 所述PMOS浮栅管的浮栅中没有电子写入，浮栅下的沟道开启电压较高，所述PMOS浮栅管的 栅耦合电压使得下面的沟道始终处在临界开启或亚开启状态，因此该沟道电阻是随着PMOS 浮栅管的栅耦合电压的变化而变化的，同时如果体电位加正电压偏置，则流过沟道电流就 很小。如图2B所示，为PMOS OTP器件在编程前的输入曲线，通过编程后，电子被写入到所述 PMOS浮栅管的浮栅上，由于浮栅中负电荷增多，使得下面的沟道开启电压变小，这导致所述 PMOS浮栅管的栅耦合电压对其沟道的控制情况会不同，此时浮栅器件工作在线形区，因此 沟道电流变大。由此编程前后的沟道电流会完全不一样，从而达到信息存储功能。PMOS OTP 器件有面积小，写入时间短等优点，但是它的器件特性同常规场效应管已经有很大的不同， 普通场效应管SPICE模型已经无法再适用于描述该器件，因此有必要开发一种新型的等效 电路模型来对其进行描述。
发明内容
本发明所要解决的技术问题是提供一种PMOS OTP器件的建模方法，能良好的描述 PMOS OTP器件的电特性同时又具有物理意义。为解决上述技术问题，本发明提供一种PMOS OTP器件的建模方法，所述PMOS OPT 器件包含一个PMOS选择管和一个PMOS浮栅管，所述PMOS选择管和PMOS浮栅管串联起来并且制作在同一个N型阱中，以所述PMOS浮栅管作为存储单元，所述PMOS选择管的漏端和 所述PMOS浮栅管的源端共用一个有源区，所述N型阱接一体端。工作时所述PMOS浮栅管 的栅不接任何电位，通过所述PMOS浮栅管的源栅间的交叠电容而将加在源漏间的电压耦 合到所述PMOS浮栅的栅中，从而控制所述PMOS浮栅管沟道电流。本发明的PMOS OTP器件 的建模方法包括如下步骤步骤一、根据所述PMOS OTP器件的结构和工作原理建立一套等效电路，等效电路 结构包括一个PMOS选择管、一个PMOS浮栅管，所述PMOS选择管和PMOS浮栅管形成一个 PMOS选择管的漏端和PMOS浮栅管的源端连接的串联结构；所述PMOS选择管和PMOS浮栅 管的体电位串联，所述PMOS选择管的源端接源电压、栅接栅压；所述PMOS浮栅管的漏端接 漏电压、并在漏端和所述体电位间接入一寄生二极管，所述PMOS浮栅管的栅接一电压控制 电压源，以所述电压控制电压源模拟所述PMOS浮栅管的栅耦合电压，所述电压控制电压源 的电压和所述PMOS选择管的栅源电压差成正比且比例系数固定；步骤二、根据所述等效电路建立对应的SPICE宏模型，通过仿真和实际数据的拟 合确定所述电压控制电压源的电压和所述PMOS选择管的栅源电压差成正比的比例系数， 以及所述PMOS选择管、PMOS浮栅管、寄生二极管的模型参数。步骤二所述根据等效电路建立对应的SPICE宏模型包括通过HSPICE语言并采用 宏模型结构将所述等效电路写成子电路语句形式；将子电路代入到模型提取软件中，通过 仿真与实测数据的拟合来提取相关参数；通过调节所述PMOS选择管的BSIM4参数来拟合所 述PMOS OTP器件亚阈值电流，调节所述PMOS浮栅管的BSIM4参数拟合所述PMOS OTP器件 在栅压较高区域的电流，同时调节所述电压控制电压源的电压和所述PMOS选择管的栅源 电压差成正比的比例系数来控制所述PMOS OTP在高栅压区域的电流斜率。本发明能良好的描述PMOS OTP器件的电特性同时又具有物理意义
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是PMOS OTP器件结构图；图2A-图2B是PMOS OTP器件编程前后的输入曲线；图3是本发明的PMOS OTP器件的建模方法的流程图；图4是本发明实施例的PMOS OTP器件的等效电路模型示意图；图5A-图5B是本发明实施例的建立的PMOS OTP器件SPICE子电路宏模型在编程 前后的输入曲线的仿真拟合结果。
具体实施例方式如图3所示为本发明的PMOS OTP器件的建模方法的流程图，本发明包括如下步 骤步骤一、根据所述PMOS OTP器件的结构和工作原理建立一套等效电路。如图4所 示，等效电路结构包括一个PMOS选择管、一个PMOS浮栅管，所述PMOS选择管和PMOS浮栅 管形成一个PMOS选择管的漏端和PMOS浮栅管的源端连接的串联结构；所述PMOS选择管和 PMOS浮栅管的体电位串联，所述PMOS选择管的源端接源电压、栅接栅压；所述PMOS浮栅管的漏端接漏电压、并在漏端和所述体电位间接入一寄生二极管，所述PMOS浮栅管的栅接一 电压控制电压源，以所述电压控制电压源模拟所述PMOS浮栅管的栅耦合电压，所述电压控 制电压源的电压和所述PMOS选择管的栅源电压差成正比且比例系数固定。步骤二、根据所述等效电路建立对应的SPICE宏模型，通过仿真和实际数据的拟 合确定所述电压控制电压源的电压和所述PMOS选择管的栅源电压差成正比的比例系数， 以及所述PMOS选择管、PMOS浮栅管、寄生二极管的模型参数。本实施例中是通过HSPICE语 言并采用宏模型结构将所述等效电路写成子电路语句形式；将得到的SPICE子电路宏模型 代入到模型提取软件中，通过仿真与实测数据的拟合来提取相关参数；通过调节所述PMOS 选择管的BSIM4参数来拟合所述PMOS OTP器件亚阈值电流，调节所述PMOS浮栅管的BSIM4 参数拟合所述PMOS OTP器件在栅压较高区域的电流，同时调节所述电压控制电压源的电压 和所述PMOS选择管的栅源电压差成正比的比例系数来控制所述PMOS OTP在高栅压区域的 电流斜率。如图5A和图5B分别为本发明实施例的建立的PMOS OTP器件SPICE子电路宏模 型在编程前后的输入曲线的仿真拟合结果，其横坐标所示的栅电压为所述PMOS选择管的 栅源电压差，纵坐标表示器件的沟道电流，左图的纵坐标为线性坐标，右图的纵坐标为对数 坐标，不同曲线表示不同体端电压偏置条件下的电流情况，其中点线代表实测数据，实现代 表模型仿真后得到的结果。如图5A所示，在编程前，该器件中M2沟道开启电压由于较高， 浮栅耦合电压使得下面的沟道始终处在临界开启和亚开启状态，因此器件的电流很小。如 图5B所示，编程后，由于浮栅中电子的写入，使得下面的沟道开启电压变小，使得浮栅器件 工作在线形区。由此可见该套模型在编程前和编程后都能满足精度特性要求，同实际情况 完全相符。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种PMOS OTP器件的建模方法，所述PMOS OPT器件包含一个PMOS选择管和一个 PMOS浮栅管，所述PMOS选择管和PMOS浮栅管串联起来并且制作在同一个N型阱中，以所述 PMOS浮栅管作为存储单元，所述PMOS选择管的漏端和所述PMOS浮栅管的源端共用一个有 源区，所述N型阱接一体端；工作时所述PMOS浮栅管的栅不接任何电位，通过所述PMOS浮 栅管的源栅间的交叠电容而将加在源漏间的电压耦合到所述PMOS浮栅的栅中，从而控制 所述PMOS浮栅管沟道电流；其特征在于，包括步骤步骤一、根据所述PMOS OTP器件的结构和工作原理建立一套等效电路，等效电路结构 包括一个PMOS选择管、一个PMOS浮栅管，所述PMOS选择管和PMOS浮栅管形成一个PMOS 选择管的漏端和PMOS浮栅管的源端连接的串联结构；所述PMOS选择管和PMOS浮栅管的 体电位串联，所述PMOS选择管的源端接源电压、栅接栅压；所述PMOS浮栅管的漏端接漏电 压、并在漏端和所述体电位间接入一寄生二极管，所述PMOS浮栅管的栅接一电压控制电压 源，以所述电压控制电压源模拟所述PMOS浮栅管的栅耦合电压，所述电压控制电压源的电 压和所述PMOS选择管的栅源电压差成正比且比例系数固定；步骤二、根据所述等效电路建立对应的SPICE宏模型，通过仿真和实际数据的拟合确 定所述电压控制电压源的电压和所述PMOS选择管的栅源电压差成正比的比例系数，以及 所述PMOS选择管、PMOS浮栅管、寄生二极管的模型参数。
2.如权利要求1所述PMOSOTP器件的建模方法，其特征在于步骤二所述根据等效电 路建立对应的SPICE宏模型包括通过HSPICE语言并采用宏模型结构将所述等效电路写成子电路语句形式；将子电路代入到模型提取软件中，通过仿真与实测数据的拟合来提取相关参数；通过 调节所述PMOS选择管的BSIM4参数来拟合所述PMOS OTP器件亚阈值电流，调节所述PMOS 浮栅管的BSIM4参数拟合所述PMOS OTP器件在栅压较高区域的电流，同时调节所述电压控 制电压源的电压和所述PMOS选择管的栅源电压差成正比的比例系数来控制所述PMOS OTP 在高栅压区域的电流斜率。
全文摘要
本发明公开了一种PMOS OTP器件的建模方法，根据PMOS OTP器件的结构和工作原理建立一套等效电路，等效电路结构主要包括一PMOS选择管、一PMOS浮栅管，选择管和浮栅管形成串联结构，二者的体电位相同，浮栅管漏端和体电位间接入一寄生二极管，浮栅管的栅接一电压控制电压源用以模拟浮栅管的栅耦合电压，所述电压控制电压源的电压和选择管的栅源电压差成正比且比例系数固定；再根据所述等效电路建立对应的SPICE宏模型。本发明能良好的描述PMOS OTP器件的电特性同时又具有物理意义。
文档编号H01L27/088GK102081680SQ20091020188
公开日2011年6月1日 申请日期2009年11月30日 优先权日2009年11月30日
发明者王正楠 申请人:上海华虹Nec电子有限公司