紧凑型电感功率电子器件封装的制作方法

专利名称：紧凑型电感功率电子器件封装的制作方法
技术领域：
本发明一般涉及电子系统封装领域，更具体地，本发明对应于分离式功率电感 (或功率电感)与半导体芯片一起进行的物理级封装。
背景技术：
由于持续发展的市场需求，在获得更高的功率级的同时，功率半导体封装不断的 趋向更小尺寸和(或)更小引脚。一种常见的应用于多种转换器(升压和降压转换器 等)的功率半导体封装，该封装涉及电感器件和半导体集成电路(IC)芯片的封装，在相 关领域已有大量现有技术存在。其中一个现有技术名为“超小型功率转换器”(美国专利 6，930，584)，由埃多等人发明，已于2005年8月16日获得授权，以下简称“埃多专利”。图 1和图2说明了埃多专利。图1所示为一薄膜电感。薄膜电感1包含一个铁氧体衬底7，其 部分被大量电磁铁线圈导体所包围。铁氧体衬底7是电绝缘体。如图1所示，电磁铁线圈 导体的第一部分包括形成于铁氧体衬底7顶部主平面上的若干顶部线圈导体4，电磁铁线 圈导体的第二部分包括若干形成于铁氧体衬底7底部主平面上的底部线圈导体5。大量的 连接导体3形成在穿过铁氧体衬底7的孔洞当中，用来连接电磁铁线圈导体的第一部分4 和第二部分5，从而形成了用铁氧体衬底7作为其电感感芯的螺线管型电感。额外的穿孔 6c形成并沿铁氧体衬底7的外围金属化，将顶部电极6a和底部电极6b连接起来，用来构 成薄膜电感的外部触点，并允许电信号穿过铁氧体衬底7。图2是一个以芯片尺寸模块形 式封装的超小型功率转换器的横截面示意图。这个芯片尺寸模块包括一个半导体IC(集成 电路)8，所述的半导体IC8通过半导体集成电路上的电极(未明确画出)上的若干柱形凸 块9和若干位于薄膜电感之上的顶部电极6a键合到如图1所示的薄膜电感1的顶部。芯 片尺寸模块的薄膜电感1部分的横截面是沿着图1中X-X轴所截取的。一底部填充物(未 示出)也应用在薄膜电感1和半导体IC8之间，从而对芯片尺寸模块进行钝化。值得注意 的是，由于薄膜电感1上的铁氧体衬底7具有由中心及周边穿孔3、6c，电磁铁线圈导体4、 5和电极6a、6b所构成的三维特征，结构复杂，从而加工成本高昂。另一个缺点是这个脆弱 的铁氧体芯片直接裸露，外面没有任何保护。另一个现有技术是标题为“包含有电感或其他类似磁性元件的引线框架”的美国 专利，专利号5，428，245，发明人是Lin等人，于1995年6月27日获得授权，以下简称“Lin 专利”。图3简要描述了 Lin专利。一种具有大量导电引线的引线框架应用于图中所示的 集成电路封装中。该引线框架还包括中心积分第一电感绕组。其他的线圈绕组也会成为引 线框架的一个积分组成部分，他们包围在初级绕组外面，以此形成一个多层的磁性元件绕 组。在一个实施例当中，基于引线框架的绕组外面涂上一层磁性材料，形成了基于引线框架 的电感。值得注意的是，尽管所公布的引线框架电感绕组可以作为信号电感使用，但在没有 实际的磁芯材料的情况之下，这种引线框架电感也许无法满足需要高电感值和低绕组电阻 的功率应用。因此，本发明所期望达到的目标为一种紧凑的，易于制造的电感功率电子器件封装，该封装可以提供高电感等级，包括感应系数值和饱和电流。

发明内容
本发明公开了一种紧凑的电感功率电子器件封装，该封装具有高电感等级，它包 括一个电路衬底。一个功率电感附着在电路衬底之上。该功率电感具有一个内部开有窗口的封闭磁 回路的电感感芯。在一个更具体的实施例当中，电感感芯为环形。作为一个选择，该电感感 芯也可以包含有一个气隙，以便在保持封闭磁回路的同时 ，能够调节感应系数。该电路衬底包含大量的底部半线圈的构成元件，构成位于电感感芯下方的底部半 线圈。大量顶部半线圈元件与底部半线圈元件相连，共同形成了完整的包围在电感感芯 之外的电感线圈。在一个相关的实施例当中，顶部半线圈形成元件可以将暴露于电感感芯内部窗口 当中的底部半线圈形成元件接线端和相邻的位于电感感芯之外的底部半线圈形成元件接 线端连接，以此来形成整体的电感线圈。换句话说，每个顶部半线圈的构成元件的一端可以 与内部窗口内部的底部半线圈构成元件的一端相连，另一端与电感感芯外部的相邻的底部 半线圈构成元件相连，以此来形成环绕在电感感芯之外的电感线圈。大多数底部半线圈构 成元件的一个接线端位于电感感芯内部窗口当中，另一个接线端位于电感感芯外部。 在一个相关的实施例当中，一个内部连接芯片被添加在电感感芯当中的窗口中， 用来在内部窗口中连接顶部半线圈和底部半线圈构成元件。在另一个相关实施例当中，添 加了一个环绕在电感感芯四周的外部连接芯片，用来在电感感芯外连接顶部半线圈和底部 半线圈构成元件。一个功率集成电路(IC)可以添加于该封装当中，并与功率电感互连。在一个更为 具体的实施例当中，功率IC附着于电路衬底的顶部，另外由电路衬底所提供的电路互连器 件用于连接功率IC和功率电感。功率IC可以设置于电感感芯顶部或者旁边。功率IC甚 至可以设置于电感感芯当中的窗口内，用以节省封装的引脚和厚度。功率IC包括一个功率 晶体管和一个用来控制该晶体管的控制IC。在一个更为具体的实施例当中，电路衬底即是引线框架，底部半线圈元件即为大 量的引线框架引线，并由此构成底部半线圈。顶部半线圈元件可作为大量顶部引线框架引 线，这些环绕在电感感芯上部的引线进一步与特定的底部引线框架引线相连，并构成了电 感线圈。作为第二选择，顶部半线圈元件也可以是大量顶部键合线，每条键合线环绕在电感 感芯上，进一步与特定的底部引线框架引线相连，并构成电感线圈。作为第三选择，顶部半 线圈元件可以由三维立体顶部互连板构成，每块互连板环绕在电感感芯之上，进一步与特 定的底部引线框架引线相连，并构成电感线圈。在另一个更为具体的实施例当中，电路衬底是一个多层电路板(MCL)，例如印刷电 路板(PCB)，拥有一个顶部导电线路层，其中大量的半线圈图案化导电线路构成了底部半线 圈元件。相应地，类似于引线框架衬底的实施例，顶部半线圈元件可以是大量的引线框架引线，键合线或者三维立体互连板。或者，MCL板也可以是双马来酰亚胺-三嗪树脂(BT)衬底。对于本领域内的技术人员而言显而易见的是，顶部半线圈元件可以由任何导体材料制成(例如键合线，顶部引线框架，互连板)，并连接到特定的底部半线圈元件。同样，含 有底部半线圈元件的电路衬底可以由任何合适的材料构成，例如引线框架，PCB或者BT树 脂衬底。一种制造上述电感功率电子器件封装的方法，该方法包括提供一个电路衬底，其上含有大量底部半线圈元件；通过以下方法在电路衬底上附着一个功率电感 在底部半线圈元件之上设置一个具有封闭磁回路的电感感芯，该感芯中央有一窗口。 附着大量的顶部半线圈元件，使得他们与底部半线圈元件相连，这样即可共同 形成将电感感芯包围起来的电感线圈。作为一个额外选择，可在电路衬底上附着一个功率IC。作为另外一个额外选择，可以将电感功率电子器件封装顶部进行封装，包括感芯 和顶部半线圈形成元件进行封装。附着大量顶部半线圈构成元件的方法包括，将每个顶部半线圈元件与一个位于窗 口内的底部半线圈元件的接线端和一个相邻的位于电感感芯之外的底部半线圈元件接线 端相连。本发明的这些特点和有关实施例，通过本发明的更进一步描述，对于那些本领域 内的技术人员来说，将更为清晰和明确。


为了更完整的描述本发明的大量实施例，特提供附图以作参考。然而，这些附图不 应当被认为是对本发明在范围上的限制，而仅仅是解释性说明。图1和图2是一种现有技术的超小型转换器，该转换器使用了一种电磁铁线圈薄 膜电感；图3示出了一种以现有技术引线框架为基础的平面线圈电感；图4至图8是从美国专利申请12/011，489中所摘录的；图9至图10是从美国专利申请11/986，673中所摘录的；图11至图16说明了本发明提供的紧凑型电感功率电子器件封装的第一种实施 例，该封装包含有一个封闭磁回路功率电感和位于一个2层PCB板之上的功率IC芯片；且图17说明了本发明提供的紧凑型电感功率电子器件封装的第二种实施例，该封 装包含有一个位于引线框架之上封闭磁回路功率电感。图18至图21说明了本发明提供的紧凑型电感功率电子器件封装的另一种实施 例，该封装包含有一个分离式的，具有封闭磁回路，并位于一个PCB板之上的功率电感。图22至图24说明了本发明提供的紧凑型电感功率电子器件封装的另一种实施 例，该封装包含有一个分离式的，具有封闭磁回路，并位于一个引线框架之上的功率电感， 并且采用了互连板作为顶部半线圈形成元件。
具体实施例方式以上及以下对附图的描述内容，在此仅针对一个或者几个本发明当前所提及的实 施例，并且同时也描述了一些有代表性的具有附加部件和(或)可替代的实施例。这些描 述和附图是以说明为目而提供，而其本身并不应被认为是对本发明的限制。因此，本领域内 的技术人员可以容易的认识到它们的变型、修改、或者替代。这些变型、修改和替代应当被 理解为仍然包含在本发明所附权利要求的范围之内。为了便于理解和领会本发明，图4至图8全部附图包括它们的说明摘自美国专利 申请12/011，489并经重新编号，其内容如下
图4是本发明的基于引线框架的分离式功率电感的一个实施例的俯视图。图5是 本发明的顶部引线框架的俯视图。图6是图4当中所示功率电感侧视原理图。图7是本发 明的互连芯片的俯视图。图8是图7当中所示互连芯片的剖视图。如图4所示，在一个实施例当中，基于引线框架的分离式功率电感编号为300，其 中底部引线框架260的部分引线在图中以虚线显示。功率电感300包含平坦的底部引线框 架260，一个顶部引线框架320，在磁芯110周围互相连接的引线。一个互连芯片330设置 在窗口 115当中(如图6所示)，使得顶部内部触点区域与底部引线框架引线之间的连接成 为可能。参照图5，顶部引线框架320包括设置在顶部引线框架320的第一侧上的第一组弓I 线320a，320b和320c。顶部引线320a、320b和320c有一非线性的台阶状结构，以便于连 接底部引线框架260的引线，用来构成完整的稍后进行描述的线圈。顶部引线320a、320b 和320c包括分别设置在顶部引线320a、320b和320c沿A-A所得截面上的内部触点区域 321a,321b和321c。顶部引线320a,320b和320c还包括分别设置在顶部引线320a,320b 和320c沿B-B (在A-A平面之下，平行于A-A平面)所得截面上的外部触点区域323a、323b 和 323c。顶部引线框架320还包括设置在顶部引线框架320的第二侧上的第二组引线 320d、320e和320f。顶部引线320d、320e和320f具有一非线性的台阶状结构，以便于连接 底部引线框架260的引线，用来构成完整的稍后进行描述的线圈。顶部引线320d、320e和 320f包括分别设置在截面A-A的内部的触点区域321d、321e和321f，还包括分别设置在截 面B-B的外部触点区域323d、323e和323f。分别环绕在磁芯110之外的顶部和底部引线框 架320和260引线连接之后构成了完整的线圈。如图7和图8当中所示的互连芯片330包括6个传导穿孔330a、330b、330c、330d、 330e和330f (如图4当中虚线所示)，所述的穿孔相互间隔并设定用来提供顶部引线框架 320和底部引线框架260引线的内部触点区域之间的连接。焊接凸块340更适宜形成在互 联芯片330的上下两个表面，以便于连接。环绕在磁芯110周围的线圈如图4当中所示。底部引线框架260的引线内部触点 区域260a、260b、260c、260d、260f和260g通过互连芯片330分别耦合到顶部引线框架320 的内部触点区域321a、321b、321C、321d、321e和321f。底部引线框架260的引线外部触点 区域260b、260c、260d、260e、260f和260g分别与顶部引线框架320环绕在磁芯110边缘的 外部触点区域 323a、323b、323c、323d、323e 和 323f 耦合。
弓丨线260a的内部触点区域261a通过穿孔330a耦合到引线320a的内部触点区域 321a。引线320a的外部触点区域323a与相邻引线260b的外部触点区域263b耦合。引 线260b的内部触点区域261b与引线320b的内部触点区域321b通过穿孔330b耦合。引 线320b的外部触点区域323b与相邻引线260c的外部触点区域263c耦合。引线260c的 内部触点区域261c通过穿孔330c与引线320c的内部触点区域321c耦合。引线320c的 外部触点区域322c与相邻引线260d的外部触点区域263d耦合。引线260d的内部触点区 域261d与引线320f的内部触点区域321f通过穿孔330f耦合。引线320f的外部触点区 域323f与相邻引线260g的外部触点区域263g耦合。引线260g的内部触点区域261g通 过穿孔330e与引线320e的内部触点区域321e耦合。引线320e的外部触点区域323e与 相邻引线260f的外部触点区域263f耦合。引线260f的内部触点区域261f通过穿孔330d 与引线320d的内部触点区域321d耦合。引线320d的外部触点区域323d与相邻引线260e 的外部触点区域263e耦合。如第一个和第二个实施例当中所述，顶部和底部引线框架引线 的非线性的台阶状结构为内部和外部触点区域提供了对准和间隔。分离式功率电感300包括接线柱260a和260e，顶部和底部引线框架320和260弓丨 线之间通过互连芯片330的连接，构成了环绕在磁芯110之外的完整线圈。分离式功率电感300使用封装物进行封装后，形成封装(图中未显示)。封装物包 括常规封装材料。作为选择之一，封装物也包括添加有磁粉的材料，例如铁氧体颗粒，以此 来提供屏蔽并提高磁性。在图4至图8所示的实施例当中(基于引线框架的分离式功率电感300)，包含有 底部半线圈元件的电路衬底为底部引线框架260。顶部半线圈元件为顶部引线框架320。 内部开有窗口的电感感芯即为具有窗口 115的磁芯110。窗口 115内的互连封装330使得 顶部半线圈元件320与底部半线圈元件260之间的连接更为便利。功率电感300为分立元 件，其并没有与功率IC封装在一起。为了便于理解和领会本发明，图9至图10及其说明摘自美国专利申请 11/986，673，并经重新编号，其内容如下图9是本发明另一个半导体功率器件封装的实施例的俯视图，该半导体封装包含 一个基于引线框架的集成电感。图10是本发明的一种半导体功率器件封装的第六实施例 底部的俯视图，该半导体封装包含一个基于引线框架的集成电感。所述发明的一个实施例如图9所示，它包括一个半导体功率器件封装1900，该封 装包括一个基于引线框架的集成电感1950。该电感1950由铁氧体片1800，引线框架100上 的多个相邻引线和键合线1920e、1920f、1920i、1920j、1920k和1920m组成。连接芯片500 通过形成在其上的穿孔510a至510f提供导电连接。铁氧体片1800附着在引线框架100的 上表面150之上，并由大衬垫120和小衬垫130支撑。铁氧体片1800设置在引线框架100 上表面150之上，使得引线端140d至140f易于通过窗口 1810和140j至140m连接。一个 功率IC1930通过窗口 1810也易于连接。连接芯片500的尺寸和结构适于装在窗口 1810内。穿孔510a至510f形成并定 位在连接封装500上，这样他们覆盖在具有导电环氧树脂或焊接剂的引线框架100的引线 端140d至140f和140j至140m之上，并与其电连接。功率IC1930设置在窗口 1810内连 接芯片500的旁边。
键合线将引线框架100的相邻引线耦合，形成以铁氧体片1800为磁芯的一个闭合磁路。键合线1920e通过穿孔510a将引线IlOd的一端140d与相邻引线IlOe耦合，键 合线1920e与相邻引线IlOd和IlOe —同构成环绕在铁氧体片1800外的一个环路。键合 线1920f通过穿孔510b将引线IlOe的一端140e与相邻引线IlOf耦合，键合线1920f与 相邻引线IlOe和IlOf—同构成环绕在铁氧体片1800外的一个环路。键合线1920m通过 穿孔510c将引线IlOf的一端140f与相邻引线IlOm耦合，键合线1920m与相邻引线IlOf 和IlOm—同构成环绕在铁氧体片1800外的一个环路。键合线1920k通过穿孔510f将引 线IlOm的一端140m与相邻引线IlOk耦合，键合线1920k与相邻引线IlOm和IlOk—同构 成环绕在铁氧体片1800外的一个环路。键合线通过穿孔510e 1920j将引线IlOk的一端 140k与相邻引线IlOj耦合，键合线1920j与相邻引线IlOk和IlOj —同构成环绕在铁氧 体片1800外的一个环路。键合线通过穿孔510d 1920 将引线IlOj的一端140j与相邻引 线IlOi耦合，键合线1920i与相邻引线IlOj和IlOi —同构成环绕在铁氧体片1800外的 一个环路。弓丨线IlOd和IlOi组成了电感1950的引线。功率IC1930附着于引线框架100的大衬垫120之上。键合线1920d将功率IC1930 与引线IlOd耦合，从而与基于引线框架的集成电感1950耦合。键合线1920a、1920b和 1920c将功率IC1930分别与引线110a、IlOb和IlOc耦合。键合线1920g禾口 1920h将功率 IC1930分别与引线IlOg和IlOh耦合。由于连接芯片500的应用，不再须要使用专门的键合工具(例如K&SClose Center Bond瓶颈键合工具)，一个标准的键合工具就可以满足要求。一种封装物被用来完成半导体功率器件封装1900，该种封装物被填充在引线 IlOa至IlOm的半蚀刻区域内，用以固定引线框架100，这样一来引线就不太可能与封装分 离。封装物的外部轮廓在图中由虚线表示。在图9和图10所示的实施例当中(半导体功率器件封装1900)，含有底部半线圈 元件的电路衬底即为引线框架100。顶部半线圈形成元件即为键合线1920d至1920f，和 1920 至1920m。电感感芯即为具有窗口 1810的铁氧体片1800。该半导体功率器件封装 1900包括设置在窗口 1810之内，连接芯片500旁边的功率IC1930。图11至图16说明了本发明的一个紧凑型电感功率电子器件封装300，包括一个功 率电感12和一个功率IC芯片11，二者均位于MCL板(在本实施例当中为一块2层PCB板 61)之上。功率电感12有一个具有封闭磁回路的矩形环铁氧体片15作为电感感芯，其中央 开有窗口 16。对于本领域内的技术人员来说，为了实现具有紧凑电感尺寸的较高感应系数， 将铁氧体片15制成闭环形状以便将大部分磁通量约束在其中，这点是非常重要的，而这个 闭环的具体形状则稍显次要。因此，举例而言，该闭环形状可以有以下选择，方形，多边形， 椭圆或者圆形。不过，通常认为圆形可以提供最高效率的磁约束。封闭磁回路的路径环绕 内部窗口 16。该2层PCB板61具有一个顶部导电线路层62，一个底部导电线路层64和使 得两个导电线路层62和64彼此绝缘的中间绝缘层65。图11是这个电感功率电子器件封 装300的俯视图，为了更清晰的观察内部器件，封装物已被去除。图12和图13是铁氧体片 15的顶截面和侧截面图，该铁氧体15为功率电感12的一个组成部分。图14是功率IC芯 片11的俯视图，该芯片具有若干位于其顶部的IC接触衬垫Hg。图15是顶部导电线路层 62的俯视图。图16是底部导电线路层64的仰视图。
接下来，顶部导电线路层62包括第一组设置在电感感芯(铁氧体片15)下方的半线圈图案化导电线路62a至62d，62f和62A至62D。实际上，62a至62d，62f和62A至62D 一同形成了功率电感12的底部半线圈。相应地，第二组顶部半线圈键合线19a至192d和 19A至19D位于铁氧体片15之上，每条键合线从上方环绕铁氧体片15。而且，每一条顶部 半线圈键合线的两端都与相应的底部半线圈导电线路相连，一同构成了将铁氧体片15包 围其中的感应线圈。如此，举例而言，顶部半线圈键合线19a的一端与位于铁氧体片15外 部的半线圈导电线路62a键合，另一端与位于铁氧体片15内部窗口 16内部的相邻的半线 圈导电线路62b键合。顶部半线圈键合线19b的两端也以相似地方式与半线圈导电线路 62b和62c键合。顶部半线圈键合线19c的两端也分别与半线圈导电线路62c和62d键
合......等等。最终，顶部半线圈键合线19D的两端分别与半线圈导电线路62D和62f键
合。结果是，顶部导电线路层62的半线圈导电线路62f和62a成为了功率电感12的两个 器件接线柱，用来与感应功率器件封装300的其他器件连接，举例来说，与功率IC芯片11 通过另外的键合线进行电路连接。顶部导电线路层62(键合到功率IC芯片11的IC接触 衬垫Ilg)的其他键合衬垫63a至63e，可以通过通孔65a(稍后会进行描述)用来与感应功 率器件封装300外部进行连接。尽管为了避免过度描述细节而未能提及，为了便于对功率 电感12的感应系数进行精确调整，铁氧体片15能够在制造时在沿磁环方向留有一个或者 更多的气隙。虽然PCB板61的底部导电线路层64和顶部导电线路层62都可以利用各种不同 的导电线路几何图形外加许多穿过绝缘层65的导电互连通孔被独立的图案化，如图所示 底部导电线路层64上还是留有大量底部导电线路64a至64g和大量导电穿孔65a。与之 相应，顶部导电线路层62也包含有大量导电穿孔65a，并与在底部导电线路层64上的导电 穿孔位置一一对应。这允许底部导电线路64a-g进行外部连接，它们同时和与之相对的顶 部导电线路63a-e和62a和62f (底部导电线路64f和64g分别与半线圈导电线路62f和 62a相连)之间彼此相连。一个底部导电线路64a的特例是扩展的底部接地平面64m通常 被用来进行针对EMI/RFI (电磁干扰/射频干扰)进行信号屏蔽和进行热传导。在一个更 为具体的实施例当中，PCB板61由双马来酰亚胺-三嗪树脂(BT)衬底或者其他类型的MCL 板制成。当所示功率IC芯片11紧邻铁氧体片15放置，在功率IC芯片11、铁氧体片15和 其上的内部窗口 16的相关尺寸合适的情况下，功率IC芯片11可以放置于内部窗口 16之 内，这样内底部半线圈导电线路和顶部半线圈键合线可以在窗口内进行连接。如果需要，该 功率IC芯片11甚至可以被放置于铁氧体片15之上，这样可以在增加封装厚度的基础上进 一步减少电感功率电子器件封装300的管脚面积。该功率IC芯片11包括一个功率晶体管 和集成在一起的用来控制该功率晶体管的控制电路。在紧凑型电感功率电子器件封装300当中，电路衬底是PCB板61，底部半线圈元 件是半线圈导电线路62a至62d、62f和62A至62D。现在，很明显，一般而言一个多于2层 的PCB板或者MLC板可以被应用于紧凑型电感功率电子器件封装，并相应的增加封装的灵 活性。实际上，PCB板61可以由任何包含有合适的底部半线圈元件的电路衬底替代，例如 图4至图5，以及图9至图10当中所示的底部引线框架。顶部半线圈元件是键合线19。键 合线19可以由任何合适的顶部半线圈元件替换，例如图4至图6当中所示顶部引线框架或 者互连板。电感功率电子器件封装包含一个分离式功率电感，如图4至图6所示；或者包含一个与功率IC封装在一起的功率电感，如图11所示。如图11至图24当中所示，更多的实 施例充分说明了本发明设计的灵活性。图17说明了本紧凑型电感功率电子器件封装350的第二个实施例，其中具有封闭 磁回路的功率电感12位于一个引线框架之上。透过封装物101，各个组成部分在图中以虚 线显示。与图11类似，功率电感12有一个矩形的内部开有窗口 16的铁氧体片15作为感 芯。引线框架包含一些位于铁氧体片15之下的底部半线圈导线17a至17g。实际上，底部 半线圈导线17a至17g共同构成了功率电感12的底部半线圈。相对地，另一些顶部半线圈 键合线19a至19f位于铁氧体片15之上，每一条键合线都从铁氧体片15上绕过。而且，每 条顶部半线圈导线的两端都与特定的相邻底部半线圈导线连接，共同构成了环绕铁氧体片 15的电感线圈。例如，顶部半线圈键合线19a的两端分别与底部半线圈导线17a和17b相 键合。顶部半线圈键合线1%的两端分别与底部半线圈导线17b和17c相键合。顶部半线
圈键合线19c的两端分别与底部半线圈导线17c和17d相键合......等等。最后，顶部半
线圈键合线19f的两端分别与底部半线圈导线17f和17g相键合。结果，引线框架底部半 线圈导线17a和17g成为了功率电感12的两个器件接线柱，用来与电感功率电子器件封装 350外部进行连接。图18至图21说明了分离式功率电感70的另一实施例，除了将底部引线框架换为 一块MCL板之外(例如一块2层PCB板71)，其余部分均与先前的实施例相似。该2层PCB 板71包含一个顶部导电线路层72，一个底部导电线路层74和一个位于二者之间的绝缘层 75，用来将两个导电线路层72和74彼此绝缘。图18是该分离式功率电感70的横截面侧 视图。图19是顶部导电线路层72的俯视图。图20是PCB板71的仰视图，显示出了底部 导电线路层74。图21是该分离式功率电感70的俯视图，为了更清晰的观察内部器件，封装 物101已被去除。顶部导电线路层72当中的半线圈导电线路72a至72g将被图案化，并起 到与图11至图14当中半线圈导电线路62a-62d，62f和62A-62D相类似的功能。PCB板71的底部导电线路层74和顶部导电线路层72都可以利用各种不同的导电 线路几何图形，外加许多穿过绝缘层75的导电互连通孔被独立的图案化，如图所示，底部 导电线路层74上留有大量底部导电线路74a-74c和74f_74g，外加导电穿孔75a和75b。导 电穿孔75a和75b将电感(线路72f和72g)连接至PCB板71 (线路74f和74g)的底部， 这样就允许将电感与外部进行连接。PCB板71还包括，与其底部导电线路74a-74c，74f-74g接触的许多外围接触凸块 (例如用来与PCB板71外部进行连接的115e和115a)。这些凸块被放置在底部线路74a至 74c下方来确保稳定性，而底部线路74f和74g下方的凸块也被用来与外部进行导电连接。 在一个更为具体的实施例当中，PCB板71由BT树脂衬底构成。如图18所示，封装物101对 分离式功率电感70的顶部(包括铁氧体片15，键合线79a-79f和顶部导电线路层72)进行 保护。在图18至图21 (分离式功率电感70)当中所示的实施例中，含有底部半线圈元件 的电路衬底是包含顶部导电线路层72的PCB板71。顶部半线圈元件为键合线79a至79f。 电感感芯15 (通常是铁氧体片)开有一窗口 16。图22至图24说明了分离式功率电感40的另一个实施例，其中功率电感40使用 了大量外围支架凸块(例如位于引线框架41底部的43b和43c)和位于其上的顶部半线圈互连板(42a至42h)。图22是为了更清晰的观察内部器件已去除封装物101之后俯视图。 图23是引线框架41独自的俯视图。图24是分离式功率电感40的侧视图。与图11当中使 用键合线不同，大量三维顶部半线圈互连板42a至42h (每一 块均环绕电感感芯15上方并 更进一步连接到特定的底部半线圈导电引线41a至41j上)被用来构成电感线圈。例如， 顶部半线圈互连板42a的两端分别与底部半线圈导电引线41a和41b键合。顶部半线圈互 连板42b的两端分别与底部半线圈导电引线41b和41c键合。顶部半线圈互连板42c的两
端分别与底部半线圈导电引线41c和41d键合......等等。最后，顶部半线圈互连板42h
的两端分别与底部半线圈导电引线41h和41i键合。结果，底部半线圈导电引线41a和41i 就成为了功率电感的用来与外部进行电路连接的两个器件接线柱。与键合线相比较，由顶 部半线圈互连板构成的电感线圈的优势是拥有更低的线圈电阻。若干外围支架凸块43b和43c贴在底部半线圈导电引线41d和41f的底部。为了 获得稳定性，至少有三个外围支架凸块，尽管只需要其中的两个来构成与电感的导电连接。总的来说，封装物可以将电感封装的顶部全部包围，包括电感感芯和顶部半线圈 形成元件。封装物起到保护和电气隔离其所包围元件的作用。在易碎的铁氧体片被用来作 为电感感芯使用的时候，在键合线或互连板被用来作为顶部半线圈元件的时候，这一特性 极为有利。例如，封装物可以是标准的模塑料。在一个更为具体的实施例当中，封装物含有 嵌入式磁性粒子，用来提高功率电感的电感值。对于本领域内的技术人员来说，大量的顶部半线圈键合线19a至19f可以用顶部 引线框架引线替换，这些引线从上方环绕铁氧体片15并进一步与下方的特定底部半线圈 导电引线17a至17g相连，并由此构成了电感线圈。作为另外一个选择，顶部半线圈键合线 19a至19f可以用三维顶部互连板替换，这些互连板从上方环绕铁氧体片15并进一步连接 底部半线圈导电引线17a至17g相连，并由此同样构成了电感线圈。与使用键合线相比，由 顶部互连板构成的电感线圈的优势是拥有更低的线圈电阻。再次参照图11至图16，一个相应的制造电感功率电子器件封装300的方法应当包 括提供一块PCB板61，其上有大量半线圈图案化的导电线路例如62a至62D。通过将铁氧体片15设置在半线圈图案化的导电线路之上，将功率电感12粘附在 PCB板61之上。作为一个补充选择，可以将功率IC芯片11也粘附在PCB板61之上。再粘附上大量顶部半线圈键合线，例如19a至19D，使得他们与下方的大量半线圈 图案化导电线路相连接，并共同构成一个环绕铁氧体片15的电感线圈。在一个更为具体的实施例当中，粘贴顶部半线圈的方法更进一步包括将每一个 顶部半线圈形成元件的一端与一个位于内部窗口之内的底部半线圈形成元件的一端相连， 并将顶部半线圈形成元件的另一端与位于铁氧体片之外的相邻的底部半线圈形成元件的 一端相连。该方面更进一步包括一个将电感功率电子器件封装的顶部用封装物进行封装的步骤。到目前，对于本领域内的技术人员来说很明显，上述大量的实施例也都可以容易 的被进行改良，以适用于其他特定的应用。尽管上述实施例当中包含了很多具体特性描述， 这些特性不应被视为对本发明权利范围的限制，而仅是本发明大量实施例当中的一些示例。 通过这些描述和图片，给出了许多包含有具体配置的典型实施例。对于现有本领 域内的普通技术人员来说，本发明可以通过大量其他具体实施方式
得以实施，这些人员不 需要更多的实验也可以实施类似的其他实施例。就本专利申请的目的来说，本发明的保护 范围并不仅限于前述的这些具体的典型实施例，而是如权利要求所述。任何或者全部与本 发明权利要求内容相当或相似的方法或者范围上的修改，都应当被视为包含在本发明的精 神和范围之内而受到保护。
权利要求
一种紧凑型电感功率电子器件封装，其特征在于，包括一个电路衬底；一个附着于电路衬底之上的功率电感，其包含一个具有封闭磁回路的电感感芯，且所述的电感感芯内部开有窗口；所述电路衬底还包含一个由底部半线圈形成元件组成的位于电感感芯之下的底部半线圈；以及一个与底部半线圈形成元件相互连并与之共同构成一个完整的包围在电感感芯周围电感线圈的顶部半线圈形成元件；如此即实现了一个具有高电感等级的紧凑型电感功率电子器件封装。
2.如权利要求1所述的电感功率电子器件封装，其特征在于，所述顶部半线圈形成元 件的一端与位于电感感芯窗口之内的底部半线圈形成元件相连；另一端与相邻的位于电感 感芯之外的另一底部半线圈形成元件相连，这样构成了所述的电感线圈。
3.如权利要求1所述的电感功率电子器件封装，其特征在于，所述电感感芯为环状。
4.如权利要求1所述的电感功率电子器件封装，其特征在于，所述的封装还包括一个 内部互连芯片，其位于电感感芯内部窗口之内，用以将底部半线圈形成元件和位于内部窗 口之内的顶部半线圈形成元件互连。
5.如权利要求1所述的电感功率电子器件封装，其特征在于，所述的封装还包括一个 位于电感感芯旁边的外部互连芯片，用以将底部半线圈形成元件和位于电感感芯之外的顶 部半线圈形成元件互连。
6.如权利要求1所述的电感功率电子器件封装，其特征在于，所述封闭磁回路还包括 一个气隙。
7.如权利要求1所述的电感功率电子器件封装，还包括一个功率集成电路和一个将该 功率IC与功率电感连接的电路连接元件。
8.如权利要求1所述的电感功率电子器件封装，其特征在于，所述功率IC位于电路衬 底顶侧。
9.如权利要求1所述的电感功率电子器件封装，其特征在于，所述电路衬底为一个引 线框架，其中所述底部半线圈形成元件还包括若干引线框架线路并由此构成底部半线圈。
10.如权利要求1所述的电感功率电子器件封装，其特征在于，所述顶部半线圈形成元 件还包括若干引线框架引线，每一条引线从上方环绕电感感芯并与特定相邻底部半线圈形 成元件相连，并由此构成电感线圈。
11.如权利要求1所述的电感功率电子器件封装，其特征在于，所述顶部半线圈形成元 件还包括若干顶部键合线，每一条键合线从上方环绕电感感芯并与特定相邻底部半线圈形 成元件相连，并由此构成电感线圈。
12.如权利要求1所述的电感功率电子器件封装，其特征在于，所述顶部半线圈形成元 件还包括若干三维顶部互连板，每一块互连板从上方环绕电感感芯并与特定相邻底部半线 圈形成元件相连，并由此构成电感线圈。
13.如权利要求1所述的电感功率电子器件封装，其特征在于，所述电路衬底是一块多 层电路板MCL，该电路板进一步包含一个顶部导电线路层，其上有多个图案化的半线圈导电 线路，并以此作为底部半线圈形成元件。
14.如权利要求1所述的电感功率电子器件封装，其特征在于，所述的封装还包括一个 底部导电线路层，其中的顶部导电线路层线路与底部导电线路层线路相连。
15.如权利要求13所述的电感功率电子器件封装，其特征在于，所述MCL板是一块印刷 电路板PCB。
16.如权利要求13所述的电感功率电子器件封装，其特征在于，所述MCL板是一块双马 来酰亚胺_三嗪树脂BT衬底。
17.如权利要求1所述的电感功率电子器件封装，其特征在于，所述的封装还包括封装 物，用来将电感功率电子器件封装的顶部封装。
18.—种制造电感功率电子器件封装的方法，其特征在于，包括提供一个电路衬底，其上包括底部半线圈形成元件；将一个功率电感粘附在电路衬底之上，粘附该功率电感的过程包括将一个具有封闭磁 回路并且中央开有窗口的电感感芯粘附在底部半线圈形成元件之上；以及粘附顶部半线圈形成元件，并将这些元件与底部半线圈形成元件相连，以此共同构成 环绕在电感感芯周围的电感线圈。
19.如权利要求18所述的制造电感功率电子器件封装的方法，其特征在于，所述粘附 顶部半线圈形成元件还包括将每一顶部半线圈形成元件一端与位于内部窗口的底部半线 圈形成元件的一端相连，以及将该顶部半线圈形成元件的另一端与位于铁氧体片之外相邻 底部半线圈形成元件的一端相连。
20.如权利要求18所述的制造电感功率电子器件封装的方法，其特征在于，还包括将一块功率集成电路IC粘附在电路衬底之上。
21.如权利要求18所述的制造电感功率电子器件封装的方法，其特征在于，还包括用 封装物将电感功率电子器件封装的顶部进行封装。
全文摘要
本发明公开了一种紧凑型电感功率电子器件封装。该封装包括一个其上粘附有功率电感的电路衬底。该功率电感含有一个具有封闭磁回路且中央开有窗口的电感感芯。封闭磁回路可以包含用于调整电感感应系数的气隙。电路衬底包含位于电感感芯之下的底部半线圈元件，组成了底部半线圈。所提供的顶部半线圈元件与底部半线圈元件相连，构成了环绕电感感芯的电感线圈。一个内部互连芯片可以在感芯内部窗口之内添加，用于将底部半线圈元件和顶部半线圈元件相连。一个外部互连芯片也同样可以添加在电感感芯之外，用于将底部半线圈元件和位于感芯之外的顶部半线圈元件相连。一个功率集成电路同样被粘附在电路衬底之上。
文档编号H01L23/64GK101826514SQ200910202889
公开日2010年9月8日 申请日期2009年9月18日 优先权日2009年3月4日
发明者冯涛, 孙明, 弗兰茨娃·赫尔伯特, 张晓天 申请人:万国半导体股份有限公司