专利名称：具有内屏蔽体的封装结构及其制造方法
技术领域：
本发明是关于一种封装结构及其制造方法，详言之，是关于一种具有内屏蔽体的 封装结构及其制造方法。
背景技术：
参考图1，显示已知封装结构的剖面示意图。该已知封装结构1具有一基板11、数 个电子组件12、一封胶体13及一遮蔽层14。该等电子组件12位于该基板11上。该封胶 体13包覆该基板的一表面111及该等电子组件12。该遮蔽层14覆盖该封胶体13及该基 板11的一侧面112，且电性连接至该基板11。该已知封装结构1的缺点如下。该基板11及该遮蔽层14定义出一容置空 间15，该等电子组件12都位于该容置空间15内，彼此之间没有任何屏蔽，故该等电子 组件12之间具有高电磁干扰(Electromagnetic Interference, EMI)及低电磁容忍性 (Electromagnetic Compatibility, EMC)。因此，有必要提供一种具有内屏蔽体的封装结构及其制造方法，以解决上述问题。
发明内容
本发明提供一种具有内屏蔽体的封装结构。该封装结构包括一基板、数个电子组 件、一封胶体、一内屏蔽体及一遮蔽层。该基板包括一接地金属层及至少一接地焊垫。该基 板具有一第一表面及一侧面。该接地金属层位于该基板内，且显露于该基板的侧面。该接 地焊垫位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层。该等电子组 件位于该基板的第一表面。该封胶体位于该基板的第一表面上，且包覆该等电子组件，且包 括至少一沟槽、一上表面、一下表面及一侧面。该沟槽贯穿该封胶体的上表面及下表面，且 位于该等电子组件之间，且该沟槽具有一长边及一短边，该短边与该封胶体的侧面之间具 有一间距。该内屏蔽体位于该沟槽内，且电性连接至该接地焊垫。该遮蔽层覆盖该封胶体 及该基板的侧面，且电性连接该接地金属层及该内屏蔽体。本发明提供一种具有内屏蔽体的封装结构。该封装结构包括一基板、数个电子组 件、一封胶体、一内屏蔽体及一遮蔽层。该基板包括一接地金属层及至少一接地焊垫。该基 板具有一第一表面及一侧面。该接地金属层位于该基板内，且显露于该基板的侧面。该接 地焊垫位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层。该等电子组 件位于该基板的第一表面。该封胶体位于该基板的第一表面上，且包覆该等电子组件，且包 括至少一沟槽、一上表面、一下表面及一侧面。该沟槽贯穿该封胶体的上表面及下表面，且 位于该等电子组件之间。该内屏蔽体位于该沟槽内，且电性连接至该接地焊垫。该遮蔽层 覆盖该封胶体及该基板的侧面，且电性连接该接地金属层及该内屏蔽体，其中该内屏蔽体 的厚度与该遮蔽层的厚度的比值大于25。本发明更提供一种具有内屏蔽体的封装结构的制造方法。该制造方法包括以下步 骤提供一基板及数个电子组件，该基板包括一接地金属层及至少一接地焊垫，该基板具有一第一表面及一侧面，该接地金属层位于该基板内，且显露于该基板的侧面，该接地焊垫位 于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层，该等电子组件位于该 基板的第一表面；形成一封胶体于该基板的第一表面上，以包覆该等电子组件，该封胶体包 括一上表面、一下表面及一侧面；移除部分该封胶体，以形成至少一沟槽，该沟槽贯穿该封 胶体的上表面及下表面，且位于该等电子组件之间；填满一内屏蔽体于该沟槽内，该内屏蔽 体电性连接至该接地焊垫；切割该基板及该封胶体；及形成一遮蔽层，以覆盖该封胶体及 该基板的侧面，且电性连接该接地金属层及该内屏蔽体。藉此，该内屏蔽体可使该等电子组件之间具有低电磁干扰及高电磁容忍性。同时， 可将各种功能的电子组件整合于本发明的封装结构内，以减少最终系统产品的组成组件 数，且缩小产品尺寸。
图1显示已知封装结构的剖面示意图；图2至图11显示本发明具有内屏蔽体的封装结构的第一实施例的制造方法的示 意图；及图12至图M显示本发明具有内屏蔽体的封装结构的第二实施例的制造方法的示 意图。
具体实施例方式参考图2至图11，显示本发明具有内屏蔽体的封装结构的第一实施例的制造方法 的示意图。参考图2，提供一基板21及数个电子组件(Electrical Element) 22。该基板21 包括一接地金属层212、至少一接地焊垫214、一上接地金属区域215及一防焊层213。该基 板21具有一第一表面2111及一侧面2112。该接地金属层212位于该基板21内，且显露于 该基板21的侧面2112。该接地焊垫214位于该基板21内，显露于该基板21的第一表面 2111，且电性连接至该接地金属层212。该上接地金属区域215位于该基板21内，且显露于该基板21的第一表面2111。 在本实施例中，该上接地金属区域215电性连接至该接地金属层212。然而，在其它应用中， 该上接地金属区域215位于该接地金属层212。该防焊层213位于该基板21的第一表面 2111，且具有至少一开口 2131，显露部分该上接地金属区域215，以形成该接地焊垫214。在 本实施例中，该接地焊垫214的宽度W1为300 μ m。该等电子组件22位于该基板21的第一 表面2111。该等电子组件22为主动组件或被动组件，详言之，该等电子组件22可为数字电 路、模拟电路或以铜箔形成于该基板21的第一表面2111的主动组件。参考图3，形成一封胶体23于该基板21的第一表面2111上，以包覆该等电子组件 22，该封胶体23包括一上表面232、一下表面234及一侧面233。参考图4，移除部分该封 胶体23，以形成至少一沟槽231，该沟槽231贯穿该封胶体23的上表面232及下表面234， 且位于该等电子组件22之间。在本实施例中，该沟槽231显露部分该接地焊垫214。该沟 槽231的宽度W2小于该接地焊垫214的宽度W1，较佳地，该沟槽231的宽度^为50μπι至 200 μ m，更佳地，该沟槽231的宽度W2为100 μ m至200 μ m。参考图5至图7，其中，图5为 图4的俯视图，图6为图4的立体图，图7为图6的局部放大图，该沟槽231的俯视形状为直线，且该沟槽231具有一长边2313及一短边2312，该短边2312及该长边2313相交。该 短边2312的长度等于该沟槽231的宽度W2,该长边2313的长度L1略小于该基板21的长 度L2,且大于该短边2312的长度。该短边2312与该封胶体23的侧面233之间具有一间 距，亦即，该沟槽231未贯穿该封胶体23的二侧面233。在本实施例中，利用激光方法移除 部分该封胶体23，以形成该沟槽231，该沟槽231的剖面形状为倒梯形，且该沟槽231的一 斜面与一垂直线(图中未示)的夹角的角度为1.8°至9°。然而，在其它实施例中，该沟 槽231的俯视形状可为弯曲的线段，而非直线，如图8所示。参考图9，填满一内屏蔽体对于该沟槽231内，该内屏蔽体对电性连接至该接 地焊垫214。在本实施例中，利用网印方式(Screen Printing)方法形成该内屏蔽体M， 该内屏蔽体M直接接触该接地焊垫214，且该内屏蔽体M的材质为导电材料，例如焊料 (Solder)或导电胶(Conductive Epoxy)。该内屏蔽体M的宽度W2等同于该沟槽231的宽 度W2，亦即，该内屏蔽体M的宽度W2为至少50 μ m。根据电磁屏蔽原理，频率愈低的信号， 其波长愈长，则该内屏蔽体M所需的宽度W2愈大。举例而言，频率为IMHz以上的信号，该 内屏蔽体M的宽度W2应为至少50 μ m。藉此，在本发明中，该内屏蔽体M为至少50 μ m, 而可应用于频率为IMHz以上的信号。参考图10，沿至少一切割线L切割该基板21及该封胶体23。参考图11，形成一遮 蔽层(Conformal Shield) 25，以覆盖该封胶体23及该基板21的侧面2112，且电性连接该 接地金属层212及该内屏蔽体M。因此，在本发明中，该屏蔽体M及该遮蔽层25并非同时 电镀而成。在本实施例中，利用溅镀方法形成该遮蔽层25，该遮蔽层25的厚度为1 μ m至 2 μ m，该内屏蔽体M的厚度与该遮蔽层25的厚度的比值大于25，且该遮蔽层25的材质为 镍。然而，在其它应用中，可利用电镀方法形成该遮蔽层25，该遮蔽层25的材质可为铜，且 更可利用溅镀方法形成一抗氧化层(图中未示)，以覆盖该遮蔽层25。较佳地，该抗氧化层 (图中未示)的厚度为40nm，且其材质为不锈钢。藉此，该抗氧化层(图中未示)可避免该 遮蔽层25氧化，而提升产品良率。藉此，该内屏蔽体M可隔离该等电子组件22，故该屏蔽体M可使该等电子 组件22之间具有低电磁干扰(Electromagnetic Interference, EMI)及高电磁容忍性 (Electromagnetic Compatibility, EMC)。同时，可将各种功能的电子组件22整合于该封 装结构2内，以减少最终系统产品的组成组件数，且缩小产品尺寸。再参考图11，显示本发明具有内屏蔽体的封装结构的第一实施例的剖面示意图。 该具有内屏蔽体的封装结构2包括一基板21、数个电子组件22、一封胶体23、一内屏蔽体 24及一遮蔽层25。该基板21包括一接地金属层212、至少一接地焊垫214、一上接地金属 区域215及一防焊层213。该基板21具有一第一表面2111及一侧面2112。该接地金属层 212位于该基板21内，且显露于该基板21的侧面2112。该接地焊垫214位于该基板21内， 显露于该基板21的第一表面2111，且电性连接至该接地金属层212。该上接地金属区域215位于该基板21内，且显露于该基板21的第一表面2111。 在本实施例中，该上接地金属区域215电性连接至该接地金属层212。然而，在其它应用中， 该上接地金属区域215位于该接地金属层212。该防焊层213位于该基板21的第一表面 2111，且具有至少一开口 2131，显露部分该上接地金属区域215，以形成该接地
该等电子组件22位于该基板21的第一表面2111。在本实施例中，该等电子组件 22为主动组件或被动组件，详言之，该等电子组件22可为数字电路、模拟电路或以铜箔形 成于该基板21的第一表面2111的主动组件。该封胶体23位于该基板21的第一表面2111 上，且包覆该等电子组件22，且包括至少一沟槽231、一上表面232、一下表面234及一侧面 233。该沟槽231贯穿该封胶体23的上表面232及下表面234，位于该等电子组件22之间。 在本实施例中，该沟槽231具有一长边2313及一短边2312，该短边2312与该封胶体23的 侧面233之间具有一间距，如图5至图7所示。该内屏蔽体M位于该沟槽231内，且电性连接至该接地焊垫214。在本实施例中， 该内屏蔽体M的材质为导电材料，例如焊料(Solder)或导电胶(Conductive Epoxy)。该 内屏蔽体M的宽度W2小于该接地焊垫214的宽度W1，较佳地，该内屏蔽体M的宽度W2为 50μπι至200μπι，更佳地，该内屏蔽体M的宽度W2为ΙΟΟμπι至200μπι。该遮蔽层25覆盖该封胶体23及该基板21的侧面2112，且电性连接该接地金属 层212及该内屏蔽体Μ。在本实施例中，该遮蔽层25的厚度为Iym至2μπι，该内屏蔽体 24的厚度与该遮蔽层25的厚度的比值大于25，且该遮蔽层25的材质为镍。然而，在其它 应用中，该遮蔽层25的材质可为铜，且该具有内屏蔽体的封装结构2更可包括一抗氧化层 (图中未示)。该抗氧化层(图中未示)覆盖该遮蔽层25。较佳地，该抗氧化层(图中未 示)的厚度为40nm，且其材质为不锈钢。参考图12至图24，显示本发明具有内屏蔽体的封装结构的第二实施例的制造方 法的示意图。本实施例的具有内屏蔽体的封装结构的制造方法与第一实施例的具有内屏蔽 体的封装结构的制造方法(图2至图11)大致相同，其中相同的组件赋予相同的编号。本 实施例与第一实施例不同处在于提供该基板21及该等电子组件22时，更形成至少一第一 焊料沈于该接地焊垫214上。参考图12，提供该基板21。在本实施例中，该基板21的接地焊垫214为一连续不 间断的长形区块，其面积较大且完整，如图13所示。藉此，后续在形成该第一焊料沈及该 内屏蔽体M于该接地焊垫214上时，其接触面积较大，则低电磁干扰的功效较佳。但是，后 续在形成该第一焊料沈于该接地焊垫214上时，该第一焊料沈需涂布的面积太大，导致回 焊该第一焊料26后，其隆起的厚度不一致。然而，在其它应用中，该基板21的接地焊垫214 可包括数个区段2141，相邻二区段2141之间具有一间距，如图14所示。藉此，该接地焊垫 214的区段2141的面积较小，使得形成且回焊该第一焊料沈后，其隆起的厚度较一致。参考图15，形成该第一焊料沈于该接地焊垫214上，该第一焊料沈电性连接至该 内屏蔽体对。参考图16，提供该等电子组件22。该等电子组件22为主动组件，例如芯片， 其包括至少一第二焊料27。接着，回焊(Reflow)该第一焊料沈及该第二焊料27，使该第 一焊料26的表面为圆弧状，且利用该第二焊料27将该等电子组件22设置于该基板21上。 然而，在其它应用中，该等电子组件22可为被动组件，则在形成该第一焊料沈于该接地焊 垫214上时，更形成该第二焊料27于该上接地金属区域215上。参考图17，形成该封胶体 23。参考图18，在移除部分该封胶体23，以形成至少一沟槽231时，该沟槽231显露部分该 第一焊料26。藉此，当利用激光方法移除部分该封胶体23时，该第一焊料沈可保护该接地 焊垫214，避免该接地焊垫214受到激光损害。该沟槽231包括数个区段2311，相邻二区段 2311之间具有一间距，如图19至图21所示。藉此，该沟槽231的区段2311的长宽深比较小，使得形成该内屏蔽体M时，能轻易填满该沟槽231的区段2311，而提升产品良率。参 考图22，在形成一内屏蔽体M时，该内屏蔽体M通过该第一焊料沈电性连接至该接地焊 垫214。参考图23，沿该切割线L切割该基板21及该封胶体23。参考图M，形成该遮蔽层 25。再参考图24，显示本发明具有内屏蔽体的封装结构的第二实施例的剖面示意图。 本实施例的具有内屏蔽体的封装结构3与第一实施例的具有内屏蔽体的封装结构2 (图11) 大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例不同处在于该具有内 屏蔽体的封装结构3更包括至少一第一焊料26。该第一焊料沈位于该接地焊垫214上，电 性连接至该内屏蔽体对，且该第一焊料沈的表面为圆弧状。此外，该内屏蔽体M包括数个 区段M1，相邻二区段241之间具有一间距。惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于 此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如 权利要求书所列。
权利要求
1.一种具有内屏蔽体的封装结构，包括 一基板，具有一第一表面及一侧面，且包括一接地金属层，位于该基板内，且显露于该基板的侧面；及至少一接地焊垫，位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层；数个电子组件，位于该基板的第一表面；一封胶体，位于该基板的第一表面上，且包覆该等电子组件，该封胶体包括至少一沟 槽、一上表面、一下表面及一侧面，该沟槽贯穿该封胶体的上表面及下表面，且位于该等电 子组件之间，且该沟槽具有一长边及一短边，该短边与该封胶体的侧面之间具有一间距； 一内屏蔽体，位于该沟槽内，且电性连接至该接地焊垫；及 一遮蔽层，覆盖该封胶体及该基板的侧面，且电性连接该接地金属层及该内屏蔽体。
2.如权利要求1的封装结构，其中该基板更包括一上接地金属区域及一防焊层，该上 接地金属区域位于该基板内，且显露于该基板的第一表面，该防焊层位于该基板的第一表 面，且具有至少一开口，显露部分该上接地金属区域，以形成该接地焊垫。
3.如权利要求1的封装结构，其中该沟槽的长边为直线或弯曲的线段。
4.如权利要求1的封装结构，其中该内屏蔽体的材质为焊料或导电胶。
5.如权利要求1的封装结构，更包括一抗氧化层，该抗氧化层覆盖该遮蔽层。
6.一种具有内屏蔽体的封装结构，包括 一基板，具有一第一表面及一侧面，且包括一接地金属层，位于该基板内，且显露于该基板的侧面；及至少一接地焊垫，位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层；数个电子组件，位于该基板的第一表面；一封胶体，位于该基板的第一表面上，且包覆该等电子组件，该封胶体包括至少一沟 槽、一上表面、一下表面及一侧面，该沟槽贯穿该封胶体的上表面及下表面，且位于该等电 子组件之间；一内屏蔽体，位于该沟槽内，且电性连接至该接地焊垫；及一遮蔽层，覆盖该封胶体及该基板的侧面，且电性连接该接地金属层及该内屏蔽体，其 中该内屏蔽体的厚度与该遮蔽层的厚度的比值大于25。
7.如权利要求6的封装结构，其中该基板更包括一上接地金属区域及一防焊层，该上 接地金属区域位于该基板内，且显露于该基板的第一表面，该防焊层位于该基板的第一表 面，且具有至少一开口，显露部分该上接地金属区域，以形成该接地焊垫。
8.如权利要求6的封装结构，其中该内屏蔽体包括数个区段，相邻二区段之间具有一 间距。
9.如权利要求6的封装结构，更包括至少一第一焊料，位于该接地焊垫上，且电性连接 至该内屏蔽体。
10.如权利要求9的封装结构，其中该第一焊料的表面为圆弧状。
11.一种具有内屏蔽体的封装结构的制造方法，包括提供一基板及数个电子组件，该基板具有一第一表面及一侧面，且包括一接地金属层及至少一接地焊垫，该接地金属层位于该基板内，且显露于该基板的侧面，该接地焊垫位于 该基板内，显露于该基板的第一表面，且电性连接至该接地金属层，该等电子组件位于该基 板的第一表面；形成一封胶体于该基板的第一表面上，以包覆该等电子组件，该封胶体包括一上表面、 一下表面及一侧面；移除部分该封胶体，以形成至少一沟槽，该沟槽贯穿该封胶体的上表面及下表面，且位 于该等电子组件之间；填满一内屏蔽体于该沟槽内，该内屏蔽体电性连接至该接地焊垫；切割该基板及该封胶体；及形成一遮蔽层，以覆盖该封胶体及该基板的侧面，且电性连接该接地金属层及该内屏 蔽体。
12.如权利要求11的方法，其中该基板更包括一上接地金属区域及一防焊层，该上接 地金属区域位于该基板内，且显露于该基板的第一表面，该防焊层位于该基板的第一表面， 且具有至少一开口，显露部分该上接地金属区域，以形成该接地焊垫。
13.如权利要求11的方法，其中该提供一基板及数个电子组件的步骤中，更包括一形 成至少一第一焊料于该接地焊垫上的步骤，该第一焊料电性连接至该内屏蔽体。
14.如权利要求13的方法，其中该提供一基板及数个电子组件的步骤之后，更包括一 回焊该第一焊料的步骤，使该第一焊料的表面为圆弧状。
15.如权利要求13的方法，其中该沟槽显露部分该第一焊料，该内屏蔽体通过该第一 焊料电性连接至该接地焊垫。
16.如权利要求11的方法，其中该沟槽具有一长边及一短边，该短边与该封胶体的侧 面之间具有一间距。
17.如权利要求11的方法，其中该沟槽包括数个区段，相邻二区段之间具有一间距。
18.如权利要求11的方法，其中该填满一内屏蔽体于该沟槽内的步骤中，利用网印方 式方法形成该内屏蔽体。
19.如权利要求11的方法，其中该内屏蔽体的材质为焊料或导电胶。
20.如权利要求11的方法，其中该形成一遮蔽层的步骤之后，更包括形成一抗氧化层 的步骤，该抗氧化层覆盖该遮蔽层。
全文摘要
本发明关于一种具有内屏蔽体的封装结构及其制造方法。该封装结构包括一基板、数个电子组件、一封胶体、一内屏蔽体及一遮蔽层。该等电子组件位于该基板上。该封胶体位于该基板的一表面上，且包覆该等电子组件，且包括至少一沟槽。该沟槽贯穿该封胶体的一上表面及一下表面，位于该等电子组件之间，且该沟槽的一短边与该封胶体的一侧面之间具有一间距。该内屏蔽体位于该沟槽内，且电性连接至该基板。该遮蔽层覆盖该封胶体及该基板的一侧面，且电性连接该基板及该内屏蔽体。藉此，该内屏蔽体可使该等电子组件之间具有低电磁干扰及高电磁容忍性。
文档编号H01L21/50GK102054821SQ20091021180
公开日2011年5月11日 申请日期2009年10月30日 优先权日2009年10月30日
发明者廖国宪, 陈建成 申请人:日月光半导体制造股份有限公司