专利名称：利用腔室内部表面上的纯硅或近乎纯硅处理层进行的等离子体浸没式离子注入法的制作方法
技术领域：
本发明关于利用腔室内部表面上的纯硅或近乎纯硅处理层进行的等离子体浸没 式离子注入法。
背景技术：
等离子体浸没式离子注入通过产生等离子体执行，该等离子体含有将在半导体晶 片或工件中注入的物质的离子。该等离子体可使用等离子体源产生，诸如在该反应器腔室 顶板处的环形等离子体源。通过以下方式提供足以实现低于该晶片表面的所需离子注入 深度剖面的离子能量透过该晶片支撑台座内的绝缘阴极电极，将非常高的射频偏置电压 (例如，10千伏至20千伏)耦接至半导体晶片。如果晶片支撑台座结合在静电夹盘内，则绝 缘的阴极电极可为薄金属网(例如，钼)，其由绝缘薄层(例如，1毫米厚)自该晶片支撑表 面分离。通过将直流钳位(clamping)或“夹定(chucking) ”电压应用于该网式电极，将晶 片静电夹紧至夹盘，以在晶片之下跨越绝缘薄层感应强电场。需要高射频偏置电压(10-20 千伏)以实现所需的离子注入深度剖面。将晶片静电夹紧以实现良好温度控制。应用于晶 片以控制离子能量或注入深度的射频偏置功率产生晶片直流偏置电压。所需静电晶片钳位 电压通过将直流电压应用于夹盘网式电极产生，该直流电压不同于晶片直流偏置电压，其 差值数量等于所需的钳位电压。该差值为晶片钳位直流电压，对于库仑夹盘，其通常为1-2 千伏特；对于Johnson-Rahbeck夹盘，其通常为400-600伏特。直流钳位电压产生相应的大量电荷，这些电荷俘获在晶片背面与绝缘薄层之间的 界面中。此陷阱电荷在晶片与夹盘之间产生强吸引力，甚至在移除直流夹定电压之后。任 何不待该陷阱电荷耗散即自夹盘移除晶片的企图，将存在损坏晶片的风险。问题在于可能 需要1-24小时，才能使陷阱电荷充分耗散以移除晶片。这是因为晶片在其背面上具有绝缘 (二氧化硅)层，且晶片支撑表面由绝缘(例如，二氧化硅或氮化硅)处理层(seasoning layer)所覆盖。陷阱电荷透过这些绝缘层的泄漏或中和非常缓慢。等待陷阱电荷耗散所产 生的延迟(1-24小时)意味着产量将会严重缩减、成本高昂。因此需要克服对生产效率的 此种限制。
发明内容
本发明提供一种在等离子体反应器腔室中对半导体工件进行等离子体浸没式离 子注入的方法。在该方法的一具体实施例中，在将该工件引入该反应器之前，在该腔室的内 部表面上沉积部分导电的处理膜。在一具体实施例中，该处理膜含有硅、氧及氢且其硅含 量在70%与85%之间。该方法还包含通过将静电钳位电压施加于电极(该电极位于该工 件支撑表面之下且与其绝缘)，将该工件静电夹紧在该反应器腔室中的工件支撑表面上，然 后通过将来自射频源功率产生器的射频等离子体源功率耦接至该工艺气体，在该腔室中自 含有将被离子注入在该工件中的物质的工艺气体产生等离子体。该方法还包含将来自射频偏置功率产生器的射频偏置功率施加于碟形电极(该电极位于该工件之下并与其绝缘，且 具有位于该工件的周围边缘之下的周围边缘)，该射频偏置功率足以在该工件上产生5-20 千伏量级的高射频偏置电压，其对应于将要注入物质的工件表面下的所需离子注入深度剖 面。在一具体实施例中，该静电钳位电压在该射频偏置电压的直流分量的量级或超过此量 级。其后，通过关闭该钳位电压，等待该工件透过覆盖该工件支撑表面的处理膜的一部分放 电，以及其后自该工件支撑表面提升该工件，来移除该工件。
图1图解说明在执行本文所揭示的工艺的具体实施例中使用的等离子体浸没式 离子注入反应器。图2描绘根据一具体实施例的工艺。图3A是描绘硅烷气体流速与该处理层的硅含量之间的关系的曲线图。图3B是描绘作为该处理层的硅含量的函数的该处理层的电阻率的曲线图。图3C是描绘作为该处理层的硅含量的函数的俘获在该晶片夹盘界面中的电荷的 放电时间的曲线图。图3D是描绘作为硅含量的函数的在离子注入工艺期间该处理层的附着相对二氧 化硅处理层的附着百分比的曲线图。图4描绘对于既定硅含量该处理层的氧与氢含量之间的关系。
具体实施例方式现参照图1，等离子体浸没式离子注入反应器具有腔室100，其由圆柱形侧壁105、 底板110及顶板115封闭。在腔室100内的晶片支撑台座120可为静电夹盘，其能够将半 导体晶片125静电夹紧至该夹盘120的晶片支撑表面130上。该夹盘120可由接地导电基 础层140、该基础层140上的绝缘层145、该绝缘层145上的薄阴极电极150，及该阴极电极 150上并形成该晶片支撑表面130的顶端绝缘层155组成。绝缘层145、155的材料可为陶 瓷材料。该阴极电极150可以是由钼形成的薄金属网。图1的反应器具有环形(toroidal)等离子体源，其包含一对横向外部再进入导管 (transverse external reentrant conduits) 160、165，每一导管延伸跨越该腔室 100 的直 径且在其端部透过该顶板115中的端口 112耦接至该腔室100的内部。射频功率供应器 170、175将射频功率分别耦接至这些再进入导管160、165的内部。射频功率供应器170由 缠绕导管160的透磁环180、缠绕一部分的该环180的导电线圈182及透过射频阻抗匹配 元件186耦接至该线圈182的射频功率产生器184组成。射频功率供应器175由缠绕导管 165的透磁环180'、缠绕一部分的该环180'的导电线圈182'，及透过射频阻抗匹配元件 186'耦接至该线圈182'的射频功率产生器184'组成。该顶板115包含气体分配板188。工艺气体供应件190a、190b、190c、190d透过使 用者可控的气体显示板(gas panel) 195将工艺气体供应至该气体分配板188。腔室100由 真空泵198抽空。工艺气体供应件能够供应两种不同混合物。在预注入腔室处理工艺中使 用第一工艺气体或气体混合物，其中在将晶片引入该腔室之前，将工艺相容材料的薄涂层 沉积在反应器腔室的内部表面上。在一具体实施例中，该第一工艺气体由含硅气体混合物
5(诸如硅烷与氧气气体)组成。气体供应件190a可含有硅烷气体，同时气体供应件190b可 含有氧气气体。在晶片的等离子体浸没式离子注入期间使用第二工艺气体或气体混合物， 该第二工艺气体包括将作为半导体掺杂注入在硅晶片中的化学物质(例如，硼、砷、磷、锑， 或诸如此类)的氟化物或氢化物。在等离子体中解离该第二工艺气体，以产生所需掺杂物 的离子。第二工艺气体自气体供应件190c获得，举例而言，其可储存掺杂氟化物，诸如BF3, 或掺杂氢化物。掺杂物质对于硅可为P型掺杂物，举例而言诸如硼或磷，或对于硅可为η型 掺杂物，举例而言诸如砷或锑。掺杂物质的气体氟化及氢化化合物已为众所周知的，且其是 储存于气体供应件190c中的这些气体化合物中的一种。此种气体的特定实例为BF3。气体 供应件190d举例而言含有诸如氩的惰性气体，本说明书下文对其使用进行描述。静电夹盘120包含一组支撑在使用者控制的提升多脚架(lift spider) 123上的 可升降提升销122，以使机器手(未显示)能够在将晶片放置在支撑表面130上及将晶片 125自腔室100移除期间，处理该晶片125。这些提升销122通常由陶瓷材料形成，以避免在 等离子体处理期间发生污染。使用者可控的直流夹定电压供应器(D. C. chucking voltage supply) 200透过开关202连接至该网式电极150。透过射频阻抗匹配电路215及透过可选 的隔离电容器220 (其可包含于该阻抗匹配电路215中)，将能够产生非常高射频偏置电压 的射频偏置功率产生器210耦接至该网式电极150。为了在晶片125中提供有益的离子注 入深度剖面，该射频偏置电压产生器操作于充分高的功率水平，以在该晶片表面产生跨越 等离子体鞘层的射频偏置电压，该电压在10千伏或更高的量级。此电压控制该离子注入深 度剖面。如上所述，可以于引入晶片125之前执行预注入腔室处理工艺，其中至少几乎所 有内部腔室表面(包含该晶片支撑表面130)被涂覆处理层，该处理层由工艺相容材料组 成。举例而言，此步骤可防止注入工艺的污染，其因来自腔室表面的工艺不相容材料的溅射 而产生。通常，该处理层的工艺相容材料是二氧化硅或氮化硅，其在该腔室内部表面上附着 良好。(因为附着不良，纯硅不能用作该处理层)。二氧化硅处理层具有IO12欧姆-米的量 级的电阻率。在引入晶片之前的预注入腔室处理工艺中，透过高架的气体分配板188自气 体供应件190a、190b将硅烷及氧气气体引入腔室100，同时环形等离子体源在腔室100内 产生等离子体。选定该硅烷及氧气气体的比例，以在腔室内部表面上产生氢化二氧化硅膜。 此膜具有类似于二氧化硅的化学计量比，但存在某些较小比例的氢，其电阻率类似于二氧 化硅(大约IO12欧姆-米)。腔室表面已经涂覆该处理层至所需厚度(例如，1-100微米)之后，气体显示板 195停止这些处理工艺气体(硅烷及氧气)至气体分配板188的流动，以允许自腔室100的 内部抽出这些气体。将半导体晶片125放置在静电夹盘120的晶片支撑表面130上，透过 气体分配板188自气体供应件190c引入离子注入工艺气体(例如，BF3)。该离子注入工艺 气体可为掺杂氟化物或掺杂氢化物。如本文中所使用的术语“掺杂物”，是指在半导体晶体 中的掺杂物质，其在半导体晶体的晶格中形成施主或受主位置。对于结晶硅半导体，掺杂物 质包含硼、磷、砷、锑，等等。通过来自射频功率供应器170、175的射频功率由环形等离子体 源在腔室100内产生等离子体。通过将来自射频偏置功率产生器210的足量射频偏置功率 施加于阴极电极150，获得于晶片125表面下的所需离子注入深度剖面。典型离子注入深 度剖面要求10千伏-20千伏量级的射频偏置电压。执行该离子注入工艺，直至在半导体晶
6片125中已达到所需离子注入剂量，之后自腔室100移除晶片。通过关闭直流夹定电压供 应器开关202 (以移除静电晶片夹紧力)，然后提升提升销122，完成晶片125的移除。在至少一或连续若干个晶片已被离子注入及自该腔室移除之后，自内部腔室表面 移除处理膜。为了移除该处理膜，将下游或远端等离子体源(RPS) 400耦接至腔室100的气 体分配板188。将含氟气体(诸如NF3)的供应器402耦接至RPS 400，以自RPS 400内部 产生的等离子体的解离产生自由氟。包含自由氟的等离子体副产物自该RPS 400如气体般 透过高架气体分配板188馈送，并将其馈送入腔室100以移除处理层。此移除步骤大约需 要半分钟完成。此便产生一问题，即不能在不损坏晶片的情况下自静电夹盘120移除半导体晶片 125。已发现在晶片移除期间，提升销122的提升受到在移除直流夹定电压之后的残余静电 晶片夹紧力的对抗。通常，一旦将提升销122压向晶片背面，该晶片会破碎。只能通过在关 闭夹定电压源开关202之后，将晶片移除延迟一非常长的时间来避免此问题。对于每一晶 片，此延迟可达一小时至许多小时，对生产效率造成不能接受的损失。已发现，此极长延迟 由两个原因导致。首先，非常高的射频偏置电压所需的非常高的直流夹定电压在晶片夹盘 界面中累积成比例的大量电荷。其次，二氧化硅或氮化硅处理层增加该晶片夹盘界面中的 陷阱电荷的电隔离。通常，晶片在其背面上具有绝缘二氧化硅膜，且绝缘的该晶片背面二氧 化硅层和夹盘120的晶片支撑表面130上的二氧化硅处理层是陷阱电荷的放电主路径。此 二层均具有高电阻率(例如，大约IO12欧姆-米)，其增加在等离子体浸没式离子注入工艺 结束时关闭该直流夹定电压开关202之后，陷阱电荷耗散所需要的时间。在夹盘电压开关 202关闭之后，可在腔室100中维持等离子体(诸如氩等离子体)，以便为陷阱电荷提供导 电路径。甚至在此权宜之计之下，在夹盘电压开关关闭之后等待晶片移除的时间仍在小时 的量级。用于缩短此延迟时间的另一权宜之计是形成金属的提升销122，且轻柔地将其抵 在晶片背面，以便在自夹盘120提升晶片125之前，为陷阱电荷的放电提供另一导电路径。 然而，提升销122不能为导电性的，因为施加于夹盘120的非常高的射频偏置电压(10千 伏)可导致等离子体受到来自提升销的金属污染。提升销122通常由类似于夹盘绝缘层 145,155的陶瓷材料形成，且因此不能为在晶片夹盘界面的陷阱电荷提供电子放电路径。为了克服上述问题，将一电阻小得多的材料用作腔室内部表面上沉积的处理层， 其电阻率约为IO9欧姆-米的量级，或比上述二氧化硅处理层小若干数量级。在一具体实施 例中，该新的较小电阻的处理材料，由大约70-85%硅(按原子组份)形成，其余为氧及氢。 举例而言，该处理层可为SixOyHz，其中χ在0. 7至0. 85的范围内。在另一具体实施例中，硅 含量在75%至85%的范围内。在又一具体实施例中，硅含量在80%至85%的范围内。实 质上，在部分导电的处理材料中的硅的比例接近但低于一最大临限(例如，按原子组份大 约85% )，高于此值，处理材料呈现为粉末且在腔室内部表面上附着不良。此外，硅在该部 分导电的处理层中的比例高于一最小临限(按原子组份大约65%)，低于此值，材料的电阻 率会超过大约IO9欧姆-米或IOki欧姆-米。氧的比例依赖于硅的比例且可在大约20%与 5%之间。材料的其余部分由氢组成，因此其范围在大约5%至20%。这些比例可使用以下 流速达到，在一实例中200-400sccm的硅烷及50-100sccm的氧气。所提供的新的部分导电的处理材料(通过缩短所需的晶片提升的后夹紧等待时间)已使生产效率大幅增加，同时不会在离子注入工艺中引入颗粒污染问题。实际上，移除 直流钳位电压之后的晶片提升等待时间现在大约为数秒，相对数小时或更多的现有等待时 间，此改良达若干数量级。该新的部分导电的处理材料为俘获在晶片夹盘界面中的电荷提 供放电路径，其导电率大约为已有处理材料的一千倍。该新的部分导电处理材料特别与图1的反应器的环形等离子体源相容。具体而 言，在再进入导管160、165的内部表面上未沉积处理材料或几乎未沉积处理材料，以便其 部分导电行为不对射频功率供应器170、175的效能产生不利影响。该部分导电处理材料的 沉积主要限定于腔室100的内部表面。现在参照图2对利用该新的部分导电处理材料的等离子体浸没式离子注入工艺 进行说明。首先，将该新的部分导电处理材料沉积在腔室内部表面上。为此目的，将氩气或 其他惰性气体自气体供应件中的一个(例如，气体供应件190d)透过气体分配板188引入， 同时射频功率供应器170、175在大约20毫托的腔室压力下以标称频率13. 56士 1兆赫兹 (方框450)施加等离子体源功率(方框450)。以大约50-100sCCm的流速透过气体分配板 188引入氧气气体(方框455)。以大约200-400SCCm的流速透过气体分配板188引入硅烷 气体(方框460)。维持这些气体流速，直至在内部腔室表面上已沉积大约3000-4000埃的 处理膜(方框465)。停止硅烷气体及氧气气体的流动，并使用氩气冲洗腔室100 (方框470)。停止该氩 气流动之后，在晶片支撑表面130上放置将要离子注入的半导体晶片，透过气体分配板188 将含掺杂物质的工艺气体引入腔室100，同时经由源功率供应器170、175施加射频源功率 (方框475)。将充足的射频偏置功率(例如，数万瓦特)施加于电极150以产生偏置电压 (例如，10-20千伏)，其能够在晶片中达到所需离子注入深度剖面(方框480)。已在晶片中达到所需离子注入剂量之后，停止含掺杂物的工艺气体流动，关闭钳 位电压开关202，且(视需要)使氩(或其他惰性)气体流入腔室，同时经由功率供应器 170,175施加等离子体源功率，且在大约30秒之后自晶片支撑表面130提升晶片(方框 485)。自腔室移除晶片之后，透过气体分配板188自远端等离子体源400将含有(在一 具体实施例中)氟原子的处理材料移除气体引入腔室，同时无射频源功率且无射频偏置功 率施加于腔室100。此气体流动持续大约30秒，以移除所有处理材料(方框490)。在此期 间，真空泵198将主腔室100维持在约200-300毫托，同时由于跨越气体分配板188及将远 端等离子体源400耦接至该气体分配板的气体管线的压力下降，而将远端等离子体源400 的内部维持在更高的压力(例如，1-2托)。然后，腔室100准备好进行下一等离子体浸没 式离子注入工艺。在以此方式移除处理层之前，可离子注入一个以上的晶片。利用氟原子 或氟化合物作为来自远端等离子体源400的处理层移除气体或等离子体副产物的一优势， 在于氟中性粒子在室温下不会对铝有任何显著程度的攻击。这样避免在移除处理层期间暴 露的金属组件的退化。图3A中的曲线描绘SixOyHz的处理层中硅含量X，其为等离子体反应器中的硅烷气 体流速的近似函数。图3A的曲线是大致显示的且未按实际比例。在本实例中，以特定范围 (例如，50-100sCCm或标准立方厘米每分钟)内的气体流速，将氧气供应至反应器腔室中。 图3A显示硅烷气体流速自200增加至400SCCm，硅含量自大约0.65增加至大约0.85。图
83B中的曲线描绘作为硅含量的近似函数的处理层的电阻率。图3B的曲线是近似的且未按 实际比例。图3B显示电阻率自大约IO12欧姆-米下降至大约IO9欧姆-米。图3C的曲线 描绘作为该处理层的电阻率的近似函数的俘获在晶片夹盘界面中的电荷的放电时间。图3C 的曲线是大致显示的且未按实际比例。图3C指示随着处理层硅含量自0. 33增加至1. 00， 放电时间自硅含量为0. 33时的若干小时的最大时间，降低至秒量级的最小时间。当硅含量 上升至高于0. 65时，放电时间落入若干分钟的范围内。图3D的曲线描绘在离子注入工艺期 间附着至腔室壁的处理层(相对二氧化硅处理层)的百分比，其为硅含量的近似函数。图 3D的曲线是大致显示的且未按实际比例。图3D显示当硅含量超过大约0. 85时，附着急剧 下降。图3C的曲线指示为使放电时间降低至分钟量级，硅含量应超过约0.65。图3D显示 高于约0. 85的硅含量会使附着变得不良。因此，在一具体实施例中，该硅含量限定在大约 0. 70至0. 85的范围内，以便实现非常短的陷阱电荷放电时间，同时相对二氧化硅处理层维 持相对良好的附着。这通过将硅烷气体流速限制至大约200-400sCCm来完成，如图3A中所 示。氧含量y及氢含量ζ可改变，但其总和y+z必须为1-x，如在图4的曲线图中所示。举 例而言，如果硅含量x = 0. 85，则y+z = 0. 15。
权利要求
一种在等离子体反应器腔室中的半导体工件上执行等离子体浸没式离子注入的方法，其包括在将所述工件引入所述反应器之前，在所述腔室的内部表面上沉积部分导电的处理膜，所述处理膜包括硅、氧及氢且硅含量在70％与85％之间；通过将静电钳位电压施于电极，将所述工件静电夹紧在所述反应器腔室中的工件支撑表面上，所述电极位于所述工件支撑表面之下且与其绝缘；通过将来自射频源功率产生器的射频等离子体源功率耦接至含有将被离子注入在所述工件中的物质的工艺气体，在所述腔室中自所述工艺气体产生等离子体；将来自射频偏置功率产生器的射频偏置功率施加于碟形电极，所述电极位于所述工件之下并与其绝缘，且具有位于所述工件的周围边缘之下的周围边缘，所述射频偏置功率足以在所述工件上产生5 20千伏的量级的高射频偏置电压，其对应于在将要注入所述物质的所述工件表面下的所需离子注入深度剖面，其中所述静电钳位电压在所述射频偏置电压的直流分量的量级或超过此量级；及通过关闭所述钳位电压，等待所述工件透过覆盖所述工件支撑表面的所述处理膜的一部分放电，以及其后自所述工件支撑表面提升所述工件，来移除所述工件。
2.如权利要求1所述的方法，其中沉积处理膜包括使足量含硅气体流入所述腔室，由 此硅含量在所述处理膜中提供IO9欧姆-米的量级的电阻率。
3.如权利要求1所述的方法，还包括在自所述工件支撑表面移除工件之后，通过以下步骤移除所述处理膜(a)在远端等离子体源中产生的等离子体中解离含氟气体；(b)将等离子体副产物自所述远端等离子体源馈送入所述腔室中。
4.如权利要求3所述的方法，还包括抑制在所述处理膜的移除期间于所述腔室中产生 等离子体。
5.如权利要求1所述的方法，其中所述处理膜具有一硅含量，其足以在所述膜中提供 小于约IOki欧姆-米的电阻率，且其被充分限制以提供类似于二氧化硅的附着性。
6.如权利要求1所述的方法，其中沉积处理膜包括使含硅气体及氧气分别以大约 200-400sccm及50-100sCCm的流速流入所述腔室，同时将射频等离子体源功率施加于所述 含硅及氧气气体。
7.如权利要求6的方法，其中所述射频等离子体源功率被施加于一对相互横越的外部 再进入导管，所述一对导管耦接至数对跨越所述工件支撑表面的直径而分离的端口。
8.一种在等离子体反应器腔室中的半导体工件上执行等离子体浸没式离子注入的方 法，其包括在将所述工件引入所述反应器之前，在所述腔室的内部表面上沉积部分导电的处理 膜，所述处理膜包括硅、氧及氢且具有一硅含量，其足以在所述膜中提供小于约IOltl欧 姆-米的电阻率，且其被充分限制以使所述膜作为非粉末固态涂覆沉积；通过将静电钳位电压施加于电极，将所述工件静电夹紧在所述反应器腔室中的工件支 撑表面上，所述电极位于所述工件支撑表面之下且与其绝缘；通过将来自射频源功率产生器的射频等离子体源功率耦接至含有将被离子注入在所 述工件中的物质的工艺气体，在所述腔室中自所述工艺气体产生等离子体；将来自射频偏置功率产生器的射频偏置功率施加于碟形电极，所述电极位于所述工件 之下并与其绝缘，且具有位于所述工件的周围边缘之下的周围边缘，所述射频偏置功率足 以在所述工件上产生5-20千伏的量级的高射频偏置电压，其对应于在将要注入所述物质 的所述工件表面下的所需离子注入深度剖面，其中所述静电钳位电压在所述射频偏置电压 的直流分量的量级或超过此量级；及通过关闭所述钳位电压，等待所述工件透过覆盖所述工件支撑表面的处理膜的一部分 放电，以及其后自所述工件支撑表面提升所述工件，来移除所述工件。
9.如权利要求8所述的方法，其中沉积处理膜包括使足量含硅气体流入所述腔室，由 此硅含量在所述处理膜中提供IO9欧姆-米量级的电阻率。
10.如权利要求8所述的方法，其中所述处理膜的其余部分包括氧及氢。
11.如权利要求8所述的方法，还包括在自所述工件支撑表面移除工件之后，通过以下步骤移除所述处理膜(a)在远端等离子体源中产生的等离子体中解离含氟气体；(b)将等离子体副产物自所述远端等离子体源馈送入所述腔室中。
12.如权利要求11所述的方法，还包括抑制在所述处理膜的移除期间于所述腔室中产 生等离子体。
13.如权利要求8所述的方法，其中沉积处理膜包括使含硅气体及氧气分别以大约 200-400sccm及50-100sCCm的流速流入所述腔室，同时将射频等离子体源功率施加于所述含硅及氧气气体。
14.如权利要求13所述的方法，其中所述射频等离子体源功率被施加于一对相互横 越的外部再进入导管，所述一对导管耦接至数对跨越所述工件支撑表面的直径而分离的端
全文摘要
通过在晶片引入之前，首先在内部腔室表面上沉积部分导电的含硅处理层，来执行等离子体浸没式离子注入，该等离子体浸没式离子注入利用静电夹盘上的非常高的射频偏置电压，以达到需要的注入深度剖面。
文档编号H01L21/265GK101939821SQ200980104237
公开日2011年1月5日 申请日期2009年1月19日 优先权日2008年2月6日
发明者卡提克·雷马斯瓦米, 塙广二, 塞奥-米·乔, 崔东元, 李实健, 比亚吉欧·加洛, 马耶德·A·福阿德 申请人:应用材料股份有限公司