专利名称：双掩模自对准双图案化技术(SaDPT)工艺的制作方法
双掩模自对准双图案化技术(SaDPT)工艺相关申请的交叉引用本发明根据35U.S.C. § 119(e)要求美国临时专利申请61/027,299的优先权， 其递交于 2008 年 2 月 8 日，主题为“Double Mask Self-Aligned Double Patterning Technology (SaDPT)Process”，为所有目的通过引用结合在这里
背景技术：
本发明涉及半导体器件的形成。在半导体晶片处理过程中，使用公知的图案化和蚀刻工艺在晶片中形成半导体器 件的特征。在这些(光刻)工艺中，光刻胶(PR)材料沉积在晶片上，然后暴露于经过中间 掩模过滤的光线。中间掩模通常是图案化有模板特征几何结构的玻璃板，该几何结构阻止 光传播透过中间掩模。通过该中间掩模后，该光线接触该光刻胶材料的表面。该光线改变该光刻胶材料 的化学成分从而显影机可以去除该光刻胶材料的一部分。在正光刻胶材料的情况中，去除 该暴露的区域，而在负光刻胶材料的情况中，去除该未暴露的区域。所以，蚀刻该晶片以从 不再受到该光刻胶材料保护的区域去除下层的材料，并由此在该晶片中形成所需要的特 征。多种不同代代光刻胶是已知的。该光刻胶图案具有关键尺寸(CD)，其可以最小的 特征的宽度。超大规模集成电路(ULSI)的该CD —致性对位高性能器件是至关重要的参数。 例如该栅电极动CD —致性影响器件的门限电压分布和总的成品率。随着ULSI设计尺寸减 小，通过光刻图案化直线特征的线边缘粗糙度(线宽粗糙度LWR)变得更差。该LWR是从 顶部向下看时直线特征的边缘平滑程度的度量。理想的特征的边缘“就像尺子一样直”。然 而，出于各种原因，直线特征有时反而表现出锯齿状。锯齿状的直线(即，具有高LWR)通常 是非常不希望出现的，因为沿该直线特征测得的CD在不同位置会变化，致使所得到的器件 运行不可靠。
发明内容
为了实现前面所述的，一种用于在蚀刻层上方图案化特征的方法包括在无机掩模 层上方形成有机掩模层、在该有机掩模层上方形成含硅掩模层、在该含硅掩模层上方形成 图案化掩模层、通过该图案化光刻胶掩模蚀刻该含硅掩模层、在该被蚀刻含硅掩模层上方 沉积聚合物、在该聚合物上方沉积含硅薄膜、平坦化该含硅薄膜、有选择地去除该聚合物留 下该含硅薄膜、蚀刻该有机层和蚀刻该无机层。本发明的这些和其他特征将在下面的具体描述中结合附图更详细地说明。
在附图中，本发明作为示例而不是作为限制来说明，其中类似的参考标号指出相 似的元件，其中
图1是可用于本发明的实施方式的工艺的流程图。图2A-I是按照本发明的实施方式处理的层叠的剖视示意图和俯视图。图3是沉积聚合物步骤的更详细的流程。图4是可用于实施本发明的等离子处理室的示意图。图5A-B说明适于实现用于本发明实施方式的控制器的计算机系统。图6是按照本发明另一示范实施方式的流程图。图7A-L是按照图6的实施方式处理的层叠的剖视示意图和俯视图。
具体实施例方式现在将根据其如在附图中说明的几个优选实施方式来具体描述本发明。在下面的 描述中，阐述许多具体细节以提供对本发明的彻底理解。然而，对于本领域技术人员，显然， 本发明可不利用这些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步骤和 /或结构没有说明，以避免不必要的混淆本发明。为了便于理解，图1是可用于本发明的实施方式的工艺的流程图。有机掩模层可 形成在无机层上方(步骤102)，含硅掩模层可形成在该有机层上方(步骤104)，图案化掩 模层可形成在该含硅掩模层上方(步骤106)。图2A是形成在衬底202上方的蚀刻层204、 形成在该蚀刻层204上方的有机掩模层210、形成在该有机掩模层210上方的含硅掩模层 212和形成在该有机掩模层212上方的图案化掩模层214的剖视图，由此形成层叠200。该衬底202可以是任何已知的衬底，如硅晶片。该蚀刻层204可以是电介质材料， 如SiO2, SiN或SiON，其可形成导体材料(如Si)蚀刻的硬掩模。尽管没有示出，但是无机 掩模层可以形成在该蚀刻层204上方，如图7A所示。该有机掩模层210可以是任何有机硬 掩模材料，如无定形碳。在一个例子中，该有机掩模层可以是300nm无定形碳。该含硅掩模层212可以是任何旋涂玻璃(SOG)材料，如已知的硅氧化物或含Si聚 合物。在一个例子中，该含硅掩模层212可以是30nmS0G材料。该含硅掩模层212还可具 有抗反射涂覆(ARC)层(未示)，形成在该含硅掩模层212上方。通常，在光刻步骤中，一 个或多个ARC层(例如，底部抗反射涂层(BARC)和/或介电抗反射涂层(DARC)层)提供 在该图案化掩模下方。这些层最小化或消除该图案化掩模曝光过程中的反射，这会产生驻 波。这种驻波会导致如该图案化掩模侧壁的正弦“扇边”缺陷，或在该图案化掩模层的地步 形成“足部”。所以，BARC/DARC层通常设在该图案化掩模层下方以及其他待通过该图案化 掩模蚀刻的器件材料(例如Si02)上方。BARC/DARC层可以基于有机或基于无机，并且通常 有与下层的电介质材料不同的材料组成。例如，无机BARC层可以由氮化钛(TiN)组成，氮 氧化硅(SiON)也可以。图案化掩模214可以形成在该含硅掩模层212上方。优选地，该图案化掩模214 是光刻胶材料。例如，该掩模可以是60nm光刻胶材料。该衬底204可以设在处理室中。图4是可用于这个实施方式的处理室400的示意图。该等离子处理室400包括 限制环402、上部电极404、下部电极408、气体源410和排气泵420。该气体源410包括收 缩沉积气体源412和收缩形貌气体源416。该气体源可包括额外的气体源，如蚀刻气体源 418和剥除气体源422以允许在同一室内进行蚀刻、剥除和其他工艺。在等离子处理室400 内，该衬底202设在该下部电极408上。该下部电极408结合合适的衬底夹紧机构(例如，静电、机械夹紧等)用以夹持该衬底202。该反应器顶部428结合上部电极404，其正对该 下部电极408设置。该上部电极404、下部电极408和限制环402限定所限制的等离子容 积440。通过气体源410向该受限制的等离子容积提供气体，并由排气泵420经过该限制 环402和排气口从该所限制的等离子容积排出气体。第一 RF源444电气连接至该上部电 极404。第二 RF源448电气连接至该下部电极408。室壁452围绕该限制环402、上部电极 404和下部电极408。该第一 RF源444和该第二 RF源448均可包括60MHz和/或27MHz功 率源和2MHz功率源。可以有不同的将RF功率连接到电极的组合。对于可用于本发明的优 选实施方式中的Lam Research Corporation的双频电容性(DFC)系统(由LAM Research Corporation ，Fremont，California制造)，27MHz和2MHz功率源两者构成连接至下部电极 的第二 RF功率源448，该上部电极接地。在其他实施方式中，RF功率源可具有高达300MHz 的频率。控制器435以可控方式连接到RF源444，448、排气泵420和该气体源410。该DFC 系统将在该待蚀刻层204是电介质层(如氧化硅或有机硅酸盐玻璃)时使用。
图5A和5B说明了一个计算机系统1300，其适于实现用于本发明的实施方式的控 制器335。图5A示出该计算机系统一种可能的物理形式。当然，该计算机系统可以具有从 集成电路、印刷电路板和小型手持设备到巨型超级计算机的范围内的许多物理形式。计算 机系统1300包括监视器1302、显示器1304、机箱1306、磁盘驱动器1308、键盘1310和鼠标 1312。磁盘1314是用来与计算机系统1300传入和传出数据的计算机可读介质。图5B是计算机系统1300的框图的一个例子。连接到系统总线1320的是各种各样 的子系统。处理器1322 (也称为中央处理单元，或CPU)连接到存储设备，包括存储器1324。 存储器1324包括随机访问存储器(RAM)和只读存储器(ROM)。如本领域所公知的，ROM用 作向CPU单向传输数据和指令，而RAM通常用来以双向的方式传输数据和指令。这两种类 型的存储器可包括下面描述的任何合适的计算机可读介质。固定磁盘1326也是双向连接 到CPU1322 ；其提供额外的数据存储并且也包括下面描述的任何计算机可读介质。固定磁 盘1326可用来存储程序、数据等，并且通常是次级存储介质(如硬盘)，其比主存储器慢。 可以理解的是保留在固定磁盘1326内的信息可以在适当的情况下作为虚拟存储器以标准 的方式结合在存储器1324中。可移动存储器1314可以采用下面描述的任何计算机可读介 质的形式。CPU1322还连接到各种输入/输出设备，如显示器1304、键盘1310、鼠标1312和 扬声器1330。通常，输入/输出设备可以是下面的任何一种视频显示器、轨迹球、鼠标、键 盘、麦克风、触摸显示器、转换器读卡器、磁带或纸带阅读器、书写板、触针、语音或手写识别 器、生物阅读器或其他计算机。CPU1322可选地可使用网络接口 1340连接到另一台计算机 或者电信网络。利用这样的网络接口，计划在执行上述方法步骤地过程中，CPU可从网络接 收信息或者向网络输出信息。此外，本发明的方法实施方式可在CPU1322上单独执行或者 可在如Internet的网络上与共享该处理一部分的远程CPU —起执行。另外，本发明的实施方式进一步涉及具有计算机可读介质的计算机存储产品，在 计算机可读介质上有用于执行各种计算机实现的操作的计算机代码。该介质和计算机代码 可以是那些为本发明目的专门设计和构建的，或者它们可以是对于计算机软件领域技术人 员来说公知并且可以得到的类型。计算机可读介质的例子包括，但不限于磁介质，如硬盘、 软盘和磁带；光介质，如⑶-ROM和全息设备；磁-光介质，如光软盘；以及为了存储和执行程序代码专门配置的硬件设备，如专用集成电路(ASIC)、可编程逻辑器件(PLD)以及ROM和 RAM器件。计算机代码的例子包括如由编译器生成的机器代码，以及包含高级代码的文件， 该高级代码能够由计算机使用解释器来执行。计算机可读介质还可以是在载波中由计算机 数据信号携带的并且表示能够被处理器执行的指令序列的计算机代码。回头参照图1，该图案化掩模层可以修整(步骤112)。这在图2B中说明，其中该 图案化掩模214的结构被横向蚀刻以变得更薄。换句话说，该特征216a、216b可以做得更 宽。该修整时间调节为使聚合物层和含硅层可以设在所期望的位置。修整该掩模层的示例 制法是基于O2的光刻胶修整工艺，压强400mTorr。提供在27MHz频率的200瓦特功率。提 供 100sccm02。该特征然后通过该图案化掩模层被蚀刻进该含硅掩模层(步骤114)，如图2C所 示。用于蚀刻含硅掩模层(如S0G)的制法示例提供40mTorr的压强。在27MHz频率下提 供300瓦特。提供IOOsccmCF40聚合物可以沉积在该含硅掩模层上(步骤116)。如图2D所述，该聚合物218沉 积时间可以调节为使该特征216a、216b不会完全被该聚合物218填充。在替代的实施方式 中，该聚合物218仅沉积在该含硅掩模层212和该图案化掩模层214的侧壁上，而不在该特 征216a、216b的底部。此外，尽管是在该聚合物沉积在该图案化掩模层214的顶部的情况 下说明，但是在顶部的沉积不是必需的。该聚合物218可以是任何低温聚合物，如氢氟碳化合物或碳氢化合物，其可以使 用气体调制(提供沉积阶段和形貌成形阶段)共形沉积，以及其允许有选择地去除该聚合 物而不去除或损伤该含硅掩模层212的侧壁以及含硅薄膜，如下面参照图2G进一步讨论 的。使用气体调制来沉积该聚合物允许沉积在小于100°C的温度发生，这降低器件损伤、热 预算并使用更少的热量。此外，使用该低温聚合物将保持用于器件制造的低热预算。图3是沉积该聚合物的步骤(步骤116)的更详细的流程图。如图3所示，该聚合 物沉积包括循环工艺的多个循环，该工艺包括聚合物沉积阶段(步骤304)和聚合物侧壁成 形阶段(步骤308)。优选地，该聚合物沉积阶段(步骤304)使用包括CxHy或CxHyFz至少一个的沉积 气体和载体气体，如He、Ar、Ne、Kr、Xe等。更优选地，该沉积气体进一步包括载体气体，如 氩或氙。更优选地，该沉积气体进一步包括氧化添加剂和还原添加剂的至少一个，如02、N2、 H2 或NH3。聚合物沉积阶段(步骤304)的例子提供100sCCmC2H4和lOOsccmAr的组成流。该 压强设为40mTorr。该衬底温度保持在20°C。该第二 RF源448提供27MHz频率的400瓦 特功率和2MHz频率的0瓦特功率。在该沉积阶段过程中，提供该沉积气体，该沉积气体转 变为等离子，然后停止该沉积气体。优选地，该聚合物侧壁成形阶段308使用形貌成形气体，其不同于该沉积气体并 包括CxFy和NF3至少一个。更优选地，该形貌成形气体进一步包括载体气体，如氩或氙。更 优选地，该形貌成形气体进一步包括氧化添加剂和还原添加剂的至少一个，如02、H2, N2或
NH3。该聚合物侧壁成形阶段(步骤308)的例子提供含卤素气体，如100sCCmCF4。在这 个例子中，CF4是该形貌成形期间提供的唯一气体。将20mTorr压强提供到该室。该第二RF源448提供27MHz频率的600瓦特功率和2MHz频率的0瓦特功率。该聚合物侧壁成形 阶段过程中，提供该形貌成形气体，将该形貌成形气体转变为等离子，然后停止该形貌成形 气体。优选地，该工艺执行2到20个循环。更优选地，该工艺执行3到10个循环。多个 循环的沉积和聚合物成形的组合允许垂直侧壁的形成。优选地，该垂直侧壁是从底部到顶 部与该聚合物层的底部呈88°到90°之间角度的侧壁。回头参照图1，含硅薄膜可以沉积在该聚合物上方(步骤118)，如图2E所示。该 沉积可以原位进行或移位进行。该含硅薄膜220可以是任何类型材料，如S0G，或含硅聚合 物，，其能够填充该特征216a、216b并被平坦化。在一个实施方式中，该含硅薄膜220可以 是相同的材料和/或具有与该无机层212相同的属性。该含硅薄膜220可以在低于100°C 的温度沉积。然后可平坦化该含硅薄膜(步骤120)，如图2F所示。该含硅薄膜220可以使用任 何已知工艺平坦化，如回刻工艺或化学机械抛光或湿法蚀刻。然后可有选择地去除该聚合物和图案化掩模层(步骤122)，如图2G所示。该聚合 物的选择性去除产生间隙或特征222，其形成在去除该聚合物的地方。因此，由该同一图案 化掩模层214形成具有更小CD的额外的特征，并且具有没有锯齿状的侧壁。可通过使用氧气灰化的灰化步骤去除该聚合物218和图案化掩模214，该步骤优 选地不会底切该含硅薄膜220。该聚合物218和图案化掩模214还可在湿溶液中去除，该溶 液不与该含硅薄膜220反应。回头参照图1，特征然后被蚀刻进该有机层(步骤124)，如图2H中所示。该有机 层210可以使用已知的蚀刻技术蚀刻。示例制法可以是压强20mTorr，并将27MHz频率的 400W功率提供到该室。提供100sCCm02和5sCCmCH3F。该特征然后可蚀刻进该蚀刻层，并去 除留下的掩模层(步骤128)，如图21所示。可以使用传统的用于蚀刻该蚀刻层204的蚀刻 制法，例如，将40mTorr的压强提供到该室。RF源提供60MHz频率的1000W功率和2MHz频 率的 1000W。提供 15sccm 的 C4F8 和 IOsccm 的 O2。可提供额外的步骤已完成半导体器件的形成。这个工艺使用传统蚀刻工艺，使用 同一光刻胶掩模提供具有一半该CD和双倍特征的蚀刻特征。上面优选的实施方式中的某些步骤可以省略或改变而不增加CD。该优选实施方式 中的其他步骤可以省略或改变，从而提供仍然减少该CD和/或增加特征数量的实施方式。 例如，如上面所讨论的，该图案化掩模在蚀刻后不需修整。图6是另一示范实施方式的流程图。在这个例子中，该图案化掩模用于形成存储 阵列芯片。在这个示范实施方式，也在图7A-7L中示出，虚线714分开用于逻辑器件的区域， 如边缘逻辑器件区域716，其余的芯片用于阵列或单元区域718。在这个例子中，希望增加 该阵列或单元区域的密度，其提供可重复的特征，而不必增加该边缘或逻辑器件区域的密度。参照图6，无机掩模层可以形成在蚀刻层(步骤600)上方，有机掩模层可以形成在 该无机层上方(步骤602)，含硅掩模层可以形成在该有机层上方(步骤604)，和图案化掩 模层可以形成在该含硅掩模层上方(步骤606)。图7A是衬底702(如晶片)上方的蚀刻 层704的剖视图。无机掩模层706可以形成在该蚀刻层704上方，有机掩模层708可以形成在该无机掩模层706上方，含硅掩模层710可以形成在该有机掩模层712上方，和图案化 掩模层712 (如光刻胶掩模)可以形成在该有机掩模层710上方，由此形成层叠700。该无 机掩模层706可以由任何硅源形成，如四乙氧基硅烷(TEOS)、氮氧化硅等。在一个例子中， 该无机掩模层706可以是300nm无机掩模材料。尽管没有在图6的流程图中示出，但是该图案化掩模712可以如图7B所示修整。 特征可以通过该图案化掩模层被蚀刻进该含硅掩模层(步骤608)，如图7C所示，类似于在 之前实施方式中描述的工艺。可以覆盖该逻辑区域(步骤610)，如图7D所示。盖子726可以形成在该逻辑区 域728上方。在一个例子中，I-线光刻胶可用于产生该盖子726。这种盖子可是低分辨率 盖子。优选地，该盖子726在边缘具有倾斜表面730，而不是垂直表面，从而在后续工艺中， 沿这个盖子726的边缘不会形成不希望的间隔。聚合物可以沉积在该含硅掩模层上(步骤612)。如图7E所示，该聚合物732沉积 时间可以调节，从而该特征734不完全被该聚合物732填满。优选地，该聚合物732可仅沉 积在该含硅掩模层710和该图案化掩模层712的侧壁上，而不沉积在该特征734的底部，如 图7E所示。该聚合物218可以是任何低温聚合物，如上面在前述实施方式中所讨论的，并且 可以如上所讨论的使用气体调制(提供沉积阶段和形貌成形阶段)共形沉积。回头参照图6，含硅薄膜可以沉积在该聚合物上(步骤614)，如图7F所示。该沉 积可以是原位进行或移位进行，和该含硅薄膜220可以是任何类型低温含硅材料，如上所 讨论的。该含硅薄膜734可以在低于100°C的温度使用SOG工艺沉积。然后可以平坦化该含硅薄膜(步骤616)，如图7G所示图。该含硅薄膜738可以使 用任何已知工艺平坦化，如回刻工艺或化学机械抛光。然后可有选择地去除该聚合物(步骤618)，如图7H所示。该聚合物732的选择 性去除产生间隙或特征736，其形成在去除该聚合物的地方。因此，由该同一图案化掩模层 712形成具有更小CD的额外的特征，并具有直的且没有锯齿状的侧壁。该聚合物732可以 由在前述实施方式中讨论的工艺去除。该盖子可以去除(步骤620)，该图案化掩模层也可以去除(步骤622)，如图7H所 示。特征然后可分别蚀刻进该有机层(步骤624)和无机层(步骤626)，如图71和7J所 示。该有机层708和无机层706也可以使用已知蚀刻技术蚀刻，如该上面实施方式中讨论 的。例如，蚀刻该无机层706的制法可以是将40mTorr压强提供到该室。RF源提供27MHz 频率的200W功率。提供lOOsccm的CF4。该特征然后可蚀刻进该蚀刻层(步骤628)并去 除所有掩模层(步骤630)，如分别在图7K和7L中示出的。尽管本发明依照多个实施方式描述，但是存在落入本发明范围内的改变、置换和 各种替代等同物。还应当注意，有许多实现本发明方法和设备的可选方式。所以，其意图是 下面所附的权利要求解释为包括所有这样的落入本发明主旨和范围内的改变、置换和各种 替代等同物。
权利要求
一种用于在蚀刻层上方图案化特征的方法，包括在无机掩模层上方形成有机掩模层；在该有机掩模层上方形成含硅掩模层；在该含硅掩模层上方形成图案化掩模层；通过该图案化光刻胶掩模蚀刻该含硅掩模层；在该被蚀刻含硅掩模层上方沉积聚合物；在该聚合物上方沉积含硅薄膜；平坦化该含硅薄膜；有选择地去除该聚合物留下该含硅薄膜；蚀刻该有机层；和蚀刻该无机层。
2.根据权利要求1所述的方法，进一步包括蚀刻该蚀刻层。
3.根据权利要求1或2所述的方法，进一步包括去除该有机掩模层、该含硅掩模层和该 图案化掩模层。
4.根据权利要求1-3所述的方法，其中该沉积聚合物包括至少两个循环的侧壁形成步 骤，其中每个循环包括聚合物沉积阶段；和 聚合物侧壁成形阶段。
5.根据权利要求4所述的方法，其中该聚合物沉积阶段包括 提供聚合物沉积气体；由该沉积气体形成等离子；和 停止该沉积气体流， 其中温度低于100°c。
6.根据权利要求4所述的方法，其中该聚合物侧壁成形阶段包括 提供与该沉积气体不同的形貌成形气体；由该形貌成形气体形成等离子；和 停止该形貌成形气体流， 其中温度低于100°c。
7.根据权利要求1-6所述的方法，其中该聚合物是低温聚合物。
8.根据权利要求1-7所述的方法，其中该含硅薄膜是低温硅材料。
9.根据权利要求1-8所述的方法，其中该沉积含硅薄膜进一步包括SOG工艺，其中该温 度是小于100°C。
10.根据权利要求1-9所述的方法，其中该图案化掩模层是光刻胶掩模，其中该形成图 案化掩模层进一步包括修整该光刻胶掩模中的该图案化特征。
11.根据权利要求1-10所述的方法，进一步包括 在该含硅掩模层上方形成抗反射涂覆(ARC)层。
12.根据权利要求1-11所述的方法，其中该硅薄膜和该含硅掩模层是旋涂玻璃薄膜。
13.根据权利要求1-11所述的方法，进一步包括在该蚀刻层上方形成无机掩模层。
全文摘要
提供一种通过在无机掩模层上方形成有机掩模层、在该有机掩模层上方形成含硅掩模层、在该含硅掩模层上方形成图案化掩模层、通过该图案化掩模蚀刻该含硅掩模层、在该被蚀刻含硅掩模层上方沉积聚合物、在该聚合物上方沉积含硅薄膜、平坦化该含硅薄膜、有选择地去除该聚合物留下该含硅薄膜、蚀刻该有机层以及蚀刻该无机层在蚀刻层中提供特征的方法。
文档编号H01L21/027GK101971291SQ200980104994
公开日2011年2月9日 申请日期2009年1月22日 优先权日2008年2月8日
发明者S·M·列扎·萨贾迪, 安德鲁·R·罗马诺, 李路明 申请人:朗姆研究公司