专利名称：薄箔半导体封装的制作方法
技术领域：
本发明大体涉及集成电路(IC)的封装。更具体地说，本发明涉及包含薄箔的封装 方法和装置。
背景技术：
有多种用于封装集成电路(IC)管芯的传统工艺。作为例子，许多IC封装利用由金 属板冲压或蚀刻而成的金属导线框架以提供到外部设备的电互连。管芯可通过接合引线， 焊料凸块或其他合适的电连接而电连接到导线框架。一般来说，管芯和导线框架的部分是 用模制材料包封，以保护管芯有源侧上的精密电部件，而保持导线框架的所选择部分暴露， 以有利于到外部设备的电连接。许多传统的导线框架具有约4-8密耳的厚度。进一步降低导线框架的厚度带来了 一些好处，包括减少整体封装尺寸和节约导线框架金属的可能。然而，在一般情况下，在封 装过程期间，更薄的导线框架具有更大的翘曲倾向。诸如基材胶带(backing tape)的支撑 结构可应用于导线框架，以减少翘曲的风险。但是，这样的结构可能需要较高的成本。很多时候，已经提出了利用金属箔代替导线框架作为电互连结构的封装设计。虽 然已经研制了多个基于箔的设计，但都没有在业界取得广泛认可，部分是因为基于箔的封 装工艺倾向于比传统的导线框架封装昂贵，部分是因为现有的封装设备大部分不是很好地 适合与基于这样的箔的封装设计配合使用。虽然现有的用于制造导线框架的技术和用于使用导线框架技术封装集成电路的 技术工作良好，但存在不断的努力来研制用于封装集成电路的更高效的设计和方法。
发明内容
本发明涉及用于使用薄箔以在集成电路封装中形成电互连的方法和装置。一个这 样的装置包含箔载体结构，其包括附着到具有腔的载体的箔。载体上的腔限定了多种基座， 这有助于支撑箔。基座形成了器件区域图案，其限定了半导体封装的互连图案。本发明的一些方法使用上述的箔载体结构制造集成电路封装。在一种的这样方法 中，集成电路管芯附着并引线接合到箔载体结构的箔上。箔载体结构随后用模制材料包封。 模制材料压住箔，以使得箔形状遵循了载体上的下部腔的一些轮廓。结果，突起和凹陷区域 形成于箔中。一些凹陷区域类似互连部件，诸如接触垫和/或管芯附着垫。突起区域在箔 上形成凸块。随后，载体从模制箔载体结构上去除，从而暴露再成形箔。使用一系列合适的 技术中的任何一种去除箔中的至少部分凸块，包括研磨。这一过程暴露出部分模制材料并 且隔离一些凹陷区域以在箔中限定电接触垫。由此产生的模制箔载体结构随后被单颗化 (singulate)成多个集成电路封装。以上方法与现有技术相比具有若干优点。通过使用薄箔，此方法节省金属。不需 要基材胶带来支撑箔。此外，不需要光刻技术，因为接触垫可通过其他技术诸如研磨隔离。在另一替换实施例中，模具，而不是载体，具有用于使箔再成形的器件区域图案。在此实施例中，载体附着到箔上以形成箔载体结构。载体具有穿孔，并帮助支撑箔。该管芯 附着到箔上之后，箔载体结构被放置在模具中。模制材料流过载体中的穿孔并压住箔。箔 进而压住载体上的器件区域。因此，凹陷和突起区域形成在箔中。随后，载体可以选择性地 去除。在这种方法中，箔中的部分突起区域的后续去除，接触垫形成和单颗化，采取与上述 技术类似的方式进行。适合执行上述操作的其他箔载体结构和模具也有所说明。
本发明及其优点，可以通过参照结合附图进行的下面的描述被最好地理解，附图 中图IA是根据本发明一个实施例的具有多个器件区域图案的箔载体结构的概略顶 视图。图IB是图IA所示的器件区域图案之一的放大顶视图。图IC是根据本发明一个实施例的图IA的箔载体结构的概略侧视图。图2是根据本发明的一个实施例的用于将箔结合进集成电路器件的封装中的工 艺流程图。图第3A-3I概略示出图2的工艺流程图的步骤。图4A是本发明的一个替换实施例的箔载体结构的概略顶视图。图4B是图4A中所示的箔载体结构中的载体的概略顶视图。图4C-4D示出了涉及图4A中所示的箔载体结构的封装工艺的步骤。在附图中，相似的参考数字有时用来指定相似的结构元件。还应该明白，图中的描 述是概略性的并且未按比例绘制。
具体实施例方式本发明整体涉及集成电路的封装。更具体地说，本发明涉及用于使用薄箔以在集 成电路封装中形成电互连的改进的、低成本的方法和装置。薄箔给半导体制造商提出了几个挑战。如前所述，薄箔在封装工艺的应力下具有 更大的翘曲趋势。此外，现有的配置成用于处理导线框架的封装设备，是不适合用于处理薄 箔的，因为薄箔的大小不同，而且比导线框架更脆弱。Wong 等人的、专利申请号为 12/133，3；35 的、题目是"Foil Based Semiconductor lockage”的在先申请中，发明人提出了用于薄箔封装的基于新颖载体的，低成本机制，其解 决这些挑战。以下描述的本发明的各种实施例也涉及薄箔封装。首先参照图1A-1C，将描述本发明的实施例。该实施例包括专门配置的箔载体结 构。箔载体结构包括附着到载体上的薄金属箔。在所示的实施例中，使用压印的载体来在 该箔中形成希望的金属化图案。该图案可以包括管芯附着垫，接触垫和/或任何其他希望 的金属化结构。图IA是箔载体结构100的概略顶视图，箔载体结构100包括附着到载体102的箔 (未显示)。在所示的实施例中，载体102被压印有器件区域图案104，并且具有沿其外围设 置的基准点106。载体102可由各种各样的材料形成，包括铝，钢，铜，其他金属，聚酰亚胺， 塑料，陶瓷和/或环氧树脂。箔载体结构可以具有不同的尺度，这取决于特定应用的需求。当希望时，箔载体结构可以采取大小类似于传统的导线框架带或面板的条的形式。图IB是器件区域图案104的放大顶视图，器件区域图案104包括导线相关的基座 106和管芯相关的基座108。这些结构从网114延伸。应该指出的是，图IB只是多个可能 装置中的一种。图IC是图IB所示的器件区域图案的侧视图。图IC呈现腔116，它限定一个或多 个网114和基座112。基座112包括管芯相关的基座108和引线相关的基座106。箔118 由基座112的顶面支撑，从而在各种基座周围形成了间隙107。间隙107至少通过箔和一 个或多个腔的部分所界定。本发明的一些实施方案设想了模制操作，其中模制材料压住箔。 箔进而压住载体的至少一一些腔，以在箔中形成凹陷和突起的区域。随后，突起区域可以通 过诸如研磨的技术被去除。箔的剩余部分限定了适合于附着到集成电路管芯的器件区域。 这种操作将在下面的图2和3A-3I中描述。图2和3A-3I示出了根据本发明的一个实施例的封装集成电路器件的工艺200。 首先，在步骤202中，提供了图3A的箔载体结构300，其包括箔302和载体304。箔载体结 构300包括腔306，网312，引线相关的基座310，和管芯相关的基座303。图3A只示出更大 的箔载体结构的一小部分。箔载体结构300可采取图IA的箔载体结构100的形式，虽然这 不是必需的。在所示的实施例中，箔302是铜箔并且载体304是由钢形成。在替换实施例 中，不同的金属箔可用于代替铜箔，并且不同的载体结构可以用于代替钢载体。例如，载体 可以可替换地由铜，钢，铝，塑料，陶瓷，其他金属，诸如聚酰亚胺或各种各样的其他合适材 料的非导电材料制成。在一些实施例中，载体304是穿孔的。(封装操作的例子包括随后结 合图4A-4D描述的载体)。箔载体结构300的尺度可大范围变化，以满足特定应用的需要。在一些实施例中， 箔载体结构300约是典型的导线框架带大小。该箔302和载体304的厚度也可以大范围变 化。在一些实施例中，箔具有在约0.6至2密耳范围内的厚度。载体可以具有在约5到12 密耳范围内的厚度。一般来说，箔载体结构厚度匹配标准导线框架的厚度是有利的，以使得 适合处理导线框架的标准封装设备可用于处理该结构。在图2的步骤204中，图;3B的管芯318安装在箔载体结构300上。在所示的实施 例中，管芯318定位在管芯相关的结构302上。在管芯被附着后，它们通过合适的手段诸如 引线接合电连接到箔。引线接合结构如图3B中所示。在一些实施例中，这样的引线接合和 管芯附着操作是“盲”操作的。也就是说，在这样的操作中使用的唯一或主要参考点是载体 上不被箔覆盖的部分上的基准点。应该明白，所描述的方法的显著优势之一是可在管芯附 着和引线接合步骤中使用通常可用的管芯附着和引线接合设备。由此产生的结构具有通过 接合引线316电连接到箔的多个管芯。在所示的实施例中，在箔302的顶面上提供镍和钯 的附加层。上部的钯层有助于将引线316稳固的锚定在箔中。在步骤206中，图;3B的管芯318，引线316和箔载体结构300的至少一部分是用 图3C的模制材料314包封的，形成模制箔载体结构301。模制材料压住箔302，并导致箔扩 张。因此，模制材料314填充了间隙306的部分并且延伸到载体304的顶面315以下。箔 302进而压住图:3B的腔305，网312和基座302和310。由于这种压力，箔302被再成形以 遵循载体中的腔的轮廓。因此，图3C的突起区域322和凹陷区域320形成在箔中。在所示 的实施例中，凹陷区域320限定金属结构，诸如接触垫，管芯附接垫等。突起区域322形成由箔向外延伸的凸块，使它们在封装工艺的后续阶段中更容易与其余箔分开。在替换实施例中，箔载体结构中的载体具有与图3C的腔305类似的腔，除了它们 完全延伸通过载体。在此实施例中，箔载体结构被放置在模腔中。模腔的表面紧靠载体的 底面，并与载体一起限定了各种凹陷区。正如在所示的实施例中，模制材料压住箔并将其推 入凹陷区并且靠着载体和模腔表面。结果，箔扩张并且再成形成期望的构造。上述类型的 载体中的一些缺少网，而是使用其他的结构，如拉杆，以支持载体上的基座。应该注意，图3C所示实施例中的模制材料314被添加到单一的连续带。也就是说， 模制材料已相对均勻地应用到箔302的模制部分两端。这种类型的模制在基于导线框架的 封装中是不常见的。相反，导线框架带载带的器件通常被单独或以子面板模制。模制材料 的连续带的好处将结合图3D，3E和步骤208讨论。在步骤208中，图3C的模制箔载体结构301的载体部分被去除，得到图3D的模制 箔结构303。图3C的载体304可选择性地可重复使用。在这一点上，模制材料取代载体304 为箔提供结构支撑。应该明白，连续化带模制方法的优点是，它为整个面板提供了良好的支 撑，以使得该带仍可以以面板的形式处理。相反，如果在模制操作期间在子面板之间提供模 制间隙，则子面板将需要在去除载体之后独立处理。在图3E中，箔的部分突起区域被去除。图3C中箔的再成形使得图3D的突起区域 或凸块322从箔载体结构303的底部延伸。箔的这些部分更易于通过研磨以及其它切割技 术去除。也可以使用除了研磨以外的其它适合技术，诸如激光切割和蚀刻。设计图3D的箔 的突起和凹陷区域，使得图3E的突起区域的去除将至少部分地隔离和限定金属化结构，诸 如管芯附着垫3M和接触导线326。在替换实施例中，箔的不同部分可以从载体结构303的 底部突出并被去除。研磨或切割技术的一个优点是，它可能会更符合成本效益。一些薄箔封装方法利 用光刻以蚀刻箔。光刻通常需要应用光阻层和其他几个处理步骤。上述技术避免了光刻相 关的成本和延迟。在一些实施例中，切割或研磨操作在箔中形成电镀互连，以便有利后来的金属的 电镀，诸如锡或焊料。图3F概略示出了具有这样互连的器件区域328。在图3E的模制箔结构 303的底部上的器件区域3 具有管芯附着垫324，接触导线3 及电镀互连334。电镀互连 334电接触该垫和导线并且通常延伸跨过在单颗化期间使用的划片通道(saw streets)。电 镀互连334也可在多个器件区域之间形成导电连接。应该明白，器件区域3 只代表多个 可能布置之一。作为例子，器件区域3 可以包括接地母线和其他合适的互连特征。如上所述，一些实施例设想图2的步骤211，其包括将图3G的焊料318电镀到管芯 附着垫3M和接触导线3 上。在步骤212中，模制箔结构303沿图3G的凸出的划片通道 336单颗化，以形成单个半导体封装。模制箔结构303可以使用各种技术单颗化，包括激光 切割和锯等。单颗化可将图3F的电镀互连334去除。电镀互连也可以使用其它合适的技 术去除，如选择性切割。单颗化的封装306的放大侧视图如图;3H所示。封装的概略底视图 如图31所示。底视图示出被模制材料314包围的管芯附着垫3M和接触导线326。应当指出，上述操作有时对模制箔结构和/或特定封装的底面添加独特的特征。 通过举例的方式，图3H示出的的实施例示出了具有模制材料的突起338的封装306的底面 340。模制材料是暴露在突起的部分上。在一些实施例中，在突起的侧面覆盖着金属箔并且模制材料暴露在突起的底部。突起延伸到低于管芯附着垫3M和接触引线326的表面区域 的大部分。封装306的底面也可以其它方式设置。接下来参看图4A-4D，描述替换实施例。在此实施例中，模具，而不是载体，具有器 件区域图案，其阴像被压印进箔。图4A是具有附着到载体406的箔402的箔载体结构404 的概略侧视图。如图4B所示，其呈现载体406的顶视图，载体没有图3A中的箔载体结构的 腔305，并具有穿孔408。箔载体结构404可以使用类似图2的操作处理。管芯附着和引线 接合例如可以在箔载体结构404上执行。但是，一些操作与图2所示的那些不同。在包封工艺之前，图4C的箔载体结构404 被定位在模具410中。模具410具有腔416，并连同载体406(未显示)一起支持箔402。在 包封工艺期间，模制材料412穿过载体406的穿孔并推压箔402，如图4D概略所示。因此， 箔402的部分扩张到腔中。因此，图4D的凹陷区域418和突起区域420形成在箔中。在这 样的操作后，载体406可以有选择地从模制箔载体结构405去除。类似图2的相应步骤，箔 的突起区域的部分随后被去除，器件区域从箔的剩余区域形成，并且由此产生的结构可以 被单颗化以形成多个集成电路封装。虽然只有少数的发明实施例进行了详细描述，应该明白，在不脱离本发明的精神 或范围的情况下可以以多种其它形式实现本发明。在前述中，许多所描述的导线框架式结 构(如箔)包括导线和/或接触(这里其常被称为接触导线)。在本发明的背景下，术语接 触导线意图于涵盖导线，接触以及可在导线框架式结构中呈现的其他电互连结构。因此，当 前实施例应被认为是示例性的和非限制性的，并且发明不限于此处给出的细节，而可以在 所附权利要求的范围和等同范围内修改。
8
权利要求
1.一种将薄箔结合到半导体封装中的装置，包括具有多个腔的载体，该腔限定多个基座，所述基座限定至少一个器件区域图案；以及由载体支撑的金属箔，该金属箔覆盖所述至少一个器件区域图案，使得该基座帮助支 撑该金属箔。
2.根据权利要求1所述的装置，其中该装置还包括多个附着到该箔上的集成电路管芯，每个管芯在该箔的覆盖相关器件区域图案的部分 的区中被附着到该箔上；和将集成电路管芯电连接到该箔的多个接合引线。
3.如权利要求2中所述的装置，进一步包括包封该管芯和接合引线的模制材料，其中该模制材料使该箔扩张进入该腔中，以使得 该箔包括突起区域和凹陷区域。
4.如权利要求3中所述的装置，其中一些模制材料延伸进入该腔中，以使得模制材料 延伸到载体的顶面以下。
5.如任一之前权利要求中所述的装置，其中载体包括支撑所述多个基座的网，在该金 属箔和该网之间存在间隙。
6.如任一之前权利要求中所述的装置，其中至少一些腔完全延伸通过载体。
7.如任一之前权利要求中所述的装置，其中箔具有在约0.6至2密耳范围内的厚度，并 且载体具有在约5到12密耳范围内的厚度。
8.如任一之前权利要求中所述的装置，其中至少一些腔的深度至少约3密尔。
9.如任一之前权利要求中所述的装置，其中载体包括沿着载体外围设置的基准点，该 基准点被配置成作为管芯附着和引线接合的参考点。
10.如任一之前权利要求中所述的装置，其中金属箔是铜层，所述铜层具有覆盖有钯和 镍的至少一个表面。
11.如任一之前权利要求中所述的装置，其中载体是可重复使用的，并且是由铜，铝，钢 和环氧树脂组成的组中的一种制成的。
12.一种封装集成电路器件的方法，包括提供包括附着到载体上的金属箔的箔载体结构；将多个管芯附着到该金属箔上；用模制材料包封金属箔以及多个管芯的部分以形成模制箔载体结构，其中，包封步骤 在金属箔中形成突起区域和凹陷区域，该凹陷区域限定至少一个器件区域，每个器件区域 适于与集成电路管芯电连接；去除金属箔的突起区域的至少部分，从而暴露一部分模制材料，并且隔离每个器件区 域的多个电接触垫。
13.如权利要求12中所述的方法，包括单颗化模制箔载体结构，以形成多个封装的集 成电路器件。
14.如权利要求12或13中所述的方法，还包括在包封之后和去除操作之前，从模制箔 载体结构去除载体。
15.如权利要求12-14任一项中所述的方法，其中载体包括限定了多个基座的腔，该基 座限定至少一个器件区域图案，其中基座限定包封箔中的凹陷区域，并且腔限定金属箔中的突起区域。
16.如权利要求15中所述的方法，其中在包封步骤期间，模制材料使箔推压载体，从而 将箔的部分扩张进腔中，以便再成形金属箔并形成金属箔的突起区域和凹陷区域。
17.如权利要求12-16任一项中所述的方法，还包括在包封步骤之前将箔结构定位在 模具上并且其中所述载体包括穿孔，并且其中包封步骤包括通过穿孔沉积模制材料并进入 模具的腔中，以使得模制材料使金属箔推压模具，因而使箔的部分扩张进腔中，以便再成形 金属箔并在金属箔中形成突起区域和凹陷区域。
18.如权利要求12-17任一项中所述的方法，其中金属箔的突起区域的至少部分的去 除包括研磨。
19.如权利要求12-18任一项中所述的方法，其中所述载体包括沿着载体的外围设置 的基准点，并且其中该方法还包括使用基准点作为参照点，确定箔上的引线接合点；以及基于确定步骤，将连接多个管芯的引线与引线接合点附着。
20.用在集成电路封装中的模制箔结构，该模制箔结构包括金属箔；附着到该箔上的多个集成电路管芯；将该集成电路管芯电连接到该箔的多个接合引线；以及包封该管芯和该接合引线的模制材料，其中模制材料使箔扩张，以使得该箔包括突起 区域和凹陷区域。
全文摘要
本发明涉及用于使用薄箔以在集成电路封装中形成电互连的方法和装置。一种这样的装置包括箔载体结构，其包括附着到具有腔的载体上的箔。本发明的一些方法包括将管芯附着到箔并将箔载体结构包封在模制材料中。在一实施例中，模制材料压住箔，这使得箔的部分扩张进载体的腔中。结果，在箔中形成凹陷区域和突起区域。随后，通过多种技术中的一种，如研磨，载体被去除并且箔中的突起区域的部分被去除。该工艺有助于限定以及电隔离箔中的接触垫。形成的模制箔结构随后可能被单颗化成多个半导体封装。
文档编号H01L23/48GK102132402SQ200980132517
公开日2011年7月20日 申请日期2009年6月2日 优先权日2008年8月21日
发明者D·钱, J·A·巴彦, N·T·屠, W·K·王 申请人:国家半导体公司