专利名称：使用介电外壳增强半导体装置的可靠性的制作方法
技术领域：
本发明涉及增强半导体装置的可靠性。具体地，本发明涉及使用介电外壳增强半导体装置的可靠性。
发明内容
本发明涉及一种使用介电外壳增强半导体装置的可靠性的方法和装置。在一个或多个实施例中，用于使用介电外壳增强半导体装置的可靠性的方法包括以下步骤将可光成像永久介电材料层涂敷到半导体装置的上表面；以及使可光成像永久介电材料层图案化以在每一个部件上方都具有开口。在一个或多个实施例中，可光成像永久介电材料层是液体电介质。在可选的实施例中，可光成像永久介电材料层是干膜层叠体。在一些实施例中，可光成像永久介电材料层为1-300μπι(微米)厚。较厚的介电层提供额外的机械强度。在一些实施例中，半导体装置包括衬底层，所述衬底层包括硅(Si)。在一个或多个实施例中，半导体装置的部件可以包括但不受限于焊接接合焊盘、管芯间隔部(die street)以及测试部件。在至少一个实施例中，可光成像永久介电材料层与凸点下金属层 (UBM)重叠至少1微米。在一个或多个实施例中，所述方法还包括以下步骤将助焊材料分配或丝网印刷 (stencil print)到永久介电材料的开口 ；以及将不含有助焊剂的焊料涂敷到助焊材料的上表面。在至少一个实施例中，焊料为至少一个焊料球和/或焊膏。在一个或多个实施例中，所述方法还包括以下步骤将半导体装置加热到适于焊料进行回流的回流温度，从而使焊料顺应或适合(conform)永久介电材料的开口的侧壁以形成保护密封件。在一些实施例中，使用介电外壳增强半导体装置的可靠性的方法包括以下步骤 将可光成像永久介电材料层涂敷到半导体装置的上表面；使可光成像永久介电材料层图案化以在每一个部件上方都具有开口；将含有助焊剂的焊料分配到永久介电材料的开口中； 以及将半导体装置加热到适于焊料进行回流的回流温度，从而使焊料顺应永久介电材料的开口的侧壁以形成保护密封件。在一个或多个实施例中，使用介电外壳增强半导体装置的可靠性的装置包括衬底层、至少一个输入/输出(I/O)焊盘、钝化层、至少一个凸点下金属层(UBM)、可光成像永久介电材料层、助焊材料以及不含有助焊剂的至少一个焊料球。在一些实施例中，至少一个输入/输出(I/O)焊盘位于衬底层的上表面上。此外， 钝化层位于衬底层的上表面上并且位于每一个输入/输出(I/O)焊盘的上表面的一部分上。另外，至少一个凸点下金属层(UBM)位于每一个输入/输出(I/O)焊盘的上表面上。可光成像永久介电材料层位于衬底层的上表面上和至少一个凸点下金属层(UBM)的上表面上，并且可光成像永久介电材料层被图案化以在每一个部件上方都具有开口。助焊材料位于永久介电材料的开口内。另外，不含有助焊剂的至少一个焊料球位于助焊材料的上表面上。半导体装置被加热到适于至少一个焊料球进行回流的回流温度，从而使至少一个焊料球顺应永久介电材料的开口的侧壁以形成保护密封件。在一个或多个实施例中，使用介电外壳增强半导体装置的可靠性的装置包括衬底层、至少一个输入/输出(I/O)焊盘、钝化层、至少一个凸点下金属层(UBM)、可光成像永久介电材料层以及含有助焊剂的至少一个焊料球。在至少一个实施例中，至少一个输入/输出(I/O)焊盘位于衬底层的上表面上。 此外，钝化层位于衬底层的上表面并且位于每一个输入/输出(I/O)焊盘的上表面的一部分上。此外，至少一个凸点下金属层(UBM)位于每一个输入/输出(I/O)焊盘的上表面上。 另外，可光成像永久介电材料层位于衬底层的上表面上和至少一个凸点下金属层(UBM)的上表面上。可光成像永久介电材料层被图案化以在每一个部件上方都具有开口。含有助焊剂的至少一个焊料球位于永久介电材料的开口内。半导体装置被加热到适于至少一个焊料球进行回流的回流温度，从而使至少一个焊料球顺应永介电材料的开口的侧壁以形成保护密封件。
本发明的这些及其它特征、方面和优点将参照以下说明、所附权利要求和附图将变得能被更好的理解，其中图1是根据本发明的至少一个实施例的半导体装置的横截面图；图2是根据本发明的至少一个实施例的类似于图1的横截面图的横截面图，但是示出了添加了涂敷到半导体装置的上表面的可光成像永久介电材料；图3是根据本发明的至少一个实施例的类似于图2的横截面图的横截面，但是示出了被图案化以在单个部件上具有开口的可光成像永久介电材料层；图4是根据本发明的至少一个实施例的类似于图3的横截面图的横截面图，但是示出了添加了分配到永久介电材料开口中或丝网印刷到永久介电材料开口上的助焊材料；图5是根据本发明的至少一个实施例的类似于图4的横截面图的横截面图，但是示出了添加了放置到助焊材料的上表面上的焊料球；图6是根据本发明的至少一个实施例的示出了在图案化之后的可光成像永久介电层的扫描电子显微镜(SEM)图像的视图；以及图7是根据本发明的至少一个实施例的示出了在回流之后的半导体装置的最终结构的SEM图像的视图。
具体实施例方式这里公开的方法和设备提供一种用于增强半导体装置的可靠性的操作系统或晶片级芯片规模封装技术(WLCSP)。具体地，该系统使用介电外壳以实现增强半导体装置的可
5靠性。本发明涉及诸如但不限于移动电话制造商的初始设备制造商要求的半导体装置可靠性性能的提高。具体地，当前的半导体装置技术需要提高将芯片连接到衬底的焊接接缝的可靠性。在加热和冷却(所述加热和冷却分别造成膨胀和收缩)的正常循环(所述加热和冷却的正常循环发生在电子装置的使用期间)期间，和在诸如但不限于移动电话的电子装置的消费者间歇意外掉落(所述周期性意外掉落造成机械震动)期间，可能会破坏焊接接缝。焊接接缝的破坏将导致电子装置的功能的破坏。因此，热循环测试和掉落测试是半导体装置技术的可靠性鉴定的标准部分。在电子装置的随后处理期间和/或在电子装置的使用期间，需要提高焊料与下层电路/金属层之间的密封以防止潜在的腐蚀剂。本发明的系统使用在回流过程的冷却阶段期间不会与焊料分离的材料或材料组合，从而在焊接接缝中产生密封。本发明中教导的过程、方法、系统、设备和结构使得通过最小化电子装置可能受到的热膨胀、收缩和机械震动的影响来增加半导体装置的性能的可靠性。另外，本申请中公开的过程、方法、系统、设备和结构将允许更好的密封下层结构并防止该下层结构被腐蚀或污染，所述腐蚀和污染可能会导致装置过早失效或出现故障。本发明中教导的过程、方法、系统、设备和结构允许提高半导体装置的机械可靠性和热可靠性以及改善防止装置的下层结构被腐蚀。近几年来已经开发出各种底层填料和再钝化应用。在现有技术中公开的晶片级芯片规模封装(WLCSP)再钝化应用涉及在被图案化的凸点下金属(UBM)层上涂敷介电层。在这些应用中，因为在凸点下金属层(UBM)上涂敷再钝化层，因此在凸点下金属层(UBM)焊盘下面的边缘周围产生密封部件。另外，在工业中，底层填充技术也已经被广泛使用。然而， 工业中底层填充技术的使用通常已经被限制于芯片级(die level)处理方法。现有技术中已经公开了晶片级底层填充技术。然而，晶片级底层填充处理及其生成的最终结构可容易地与本申请中公开的过程、方法、系统、设备和结构区分开来。采用需要最大热循环和机械强度的类似的WXSP封装技术的公司愿意使用本申请中教导的公开的设备、系统、方法、过程和结构。具体地，这些类型的企业类似地包括但不局限于需要这种封装设计准则的初始设备制造商(OEM)和涉及制造芯片级封装(CSP)或任意类似类型的封装的任意公司。可以用于确定本发明的技术是否可以在制造半导体装置时使用的一种方法涉及将装置的结构拆成χ个部分，并且通过使用高倍放大光学显微镜或扫描电子显微镜(SEM)肉眼检查最终的装置结构。然而，应该注意的是也可以采用其它各种方法。在以下说明中，说明了许多细节以提供对该系统的更加全面的说明。然而，对本领域的技术人员来说显而易见的是在没有这些具体细节的情况下可以实现所公开的系统。在其它情况下，没有详细地说明公知的部件以防止使该系统不清楚。图1-5—起说明了用于制造使用介电外壳增强可靠性的半导体装置的步骤。图 1显示了根据本发明的至少一个实施例的半导体装置100的视图。在该图中，半导体装置100被示出为包括衬底层110、输入/输出(I/O)焊盘130、钝化层120和凸点下金属层 (UBM) 140。在一个或多个实施例中，各种类型的半导体材料都可以用于衬底层110，包括但不受限于硅(Si)。在图1中，输入/输出(I/O)焊盘130位于衬底层110的上表面上。在一个或多个实施例中，所公开的装置采用至少一个输入/输出(I/O)焊盘130。此外，如该图中所示，钝化层120位于衬底层110的上表面上以及位于输入/输出(I/O)焊盘130的上表面的一部分上。该图也显示了位于输入/输出(I/O)焊盘130的上表面上的凸点下金属层 (UBM) 140。在至少一个实施例中，凸点下金属层(UBM) 140包括用于容纳焊料球510的凹部 (参见图5)。图2显示用于制造使用介电外壳增强可靠性的半导体装置100的第一步骤200。 图2显示添加了涂敷到半导体装置100的上表面的可光成像永久介电材料210的半导体装置100。在该图中，将可光成像永久介电材料210的厚覆盖涂层(blanket coating)涂敷到半导体装置100的上表面。该厚覆盖涂层210完全覆盖半导体装置100的凸点下金属层 (140)的上表面以及钝化层120的上表面。在一个或多个实施例中，可光成像永介电层210可以是液体电介质或干膜层叠体。在至少一个实施例中，介电层210中的介电材料是可光成像或可激光烧蚀的。在一些实施例中，可光成像永久介电层210具有在1-300μπι(微米)范围内的厚度。较厚的可光成像永久介电层210为半导体装置100提供额外的机械强度。图3显示用于制造使用介电外壳增强可靠性的半导体装置100的第二步骤300。 图3显示被图案化以在半导体装置100的单个部件上具有开口 310的可光成像永久介电材料210层。在该图中，所述单个部件是凸点下金属层(UBM)140。在一些实施例中，可光成像永久介电层210被图案化，使得可光成像永久介电材料210与凸点下金属层(UBM) 140重叠至少一微米。在可选的实施例中，可光成像永久介电层210可以被图案化以在包括但不限于焊接接合焊盘、管芯间隔部和测试部件的部件上具有开口 310。图4显示用于生成使用介电外壳增强可靠性的半导体装置100的第三步骤400。 图4显示添加了被分配到半导体装置100的永久介电材料开口 310中或丝网印刷到半导体装置100的永久介电材料开口 310上的助焊材料410。该图显示了正在被分配到至少一个永久介电材料开口 310中或丝网印刷到至少一个永久介电材料开口 310上的助焊材料类型 410。图5示出了用于制造使用介电外壳增强可靠性的半导体装置100的第四步骤500。 具体地，图5显示添加了放置到助焊剂材料410的上表面上的焊料球510，所述焊料球不含有助焊剂。在该步骤期间，不含有助焊剂的焊料球510滴落并被涂敷到助焊材料410上，所述助焊材料已经被分配到半导体装置100的永久介电材料开口 310中。在可选的实施例中， 代替焊料球510或除焊料球510之外，可采用焊膏。在可选的实施例中，所公开的方法和/或装置采用含有助焊剂的焊料球510。在这些实施例中，不需要助焊材料410。因此，对于这些实施例，含有助焊剂的焊料球510被直接分配到半导体装置100的永久介电材料开口 310中。在将焊料球510涂敷到半导体装置100之后，将半导体装置100加热到适于焊料球510进行回流的回流温度。在回流过程期间，焊接材料510填充永久介电开口 310的侧壁并顺应永久介电开口 310的侧壁，从而形成抵抗腐蚀剂的保护密封件520。图6包含显示图案化之后的可光成像永久介电层210的扫描电子显微镜(SEM)图像的视图。在该图中，可光成像永久介电材料210示出为被图案化，以便在凸点下金属层 (UBM) 140上具有开口 310。图7显示了 SEM图像的视图，其中显示了回流之后半导体装置 100的最终结构。具体地，该图显示了具有被图案化的可光成像永久介电层210的半导体装置100，其中所述可光成像永久介电层210在凸点下金属层(UBM) 140上具有开口。此外，在该图中，焊料球510被示出为涂敷到半导体装置100的凸点下金属层(UBM) 140。封装结构的高度可以改变，并且可以高到为隆起焊盘直径的75%。在一个或多个实施例中，将较厚的可光成像介电材料层添加到所公开的半导体装置将能够建立有效的聚合物层，并因此获得抵抗热膨胀应力和机械震动的缓冲连续层，以及获得对腐蚀元素的防护。当采用所公开的方法时，可以容易地控制永久介电材料层的厚度，并且永久介电材料层的厚度可以对于特定应用进行改变。包围焊料球的有效外壳的高度是重要的，这是因为被涂敷底层填料的晶片的现有技术已经表明当底层填料的高度与隆起焊盘的比值增加时，热循环寿命也增加。现有技术还已经表明当底层填料的高度与隆起焊盘的比值增加时，也可以增加对机械震动的抵抗。在一些实施例中，可光成像永久介电层的高度可以适合于满足具体设计的要求。 具体地，可以根据设计所采用的焊料球的类型和尺寸来使可光成像永久介电层的高度合适。在至少一个实施例中，在用于产生连续保护再钝化层的回流过程之后，焊料球所位于的开口可以完全填充有焊料(或某些其它类型的助焊底层填充材料)或被焊料密封。该晶片级芯片规模封装(WLCSP)外壳方法是通用的，并且可以在标准溅镀金属和电镀铜(Cu)应用以及无电镀Ni/Au和无电镀Ni/Pd/Au凸点下金属层(UBM)选择上使用。因为所公开的方法是晶片级应用，因此与当前的芯片级底层填充方法的可选形式相比较，所公开的方法是有吸引力的选择。在可选的实施例中，可光成像永久介电材料被开口，并且将聚合物环(polymer collar)助焊剂分配到该开口中。这种方法产生改进的覆盖层。对于这些可选的实施例，覆盖涂层材料没有必要是可光成像的。然而，覆盖涂层材料必须能够用作助焊剂，并且能够将焊料粘附到凸点下金属层(UBM)。虽然这里已经公开了特定的示例性实施例和方法，但是对本领域的技术人员从上述公开显而易见的是在不背离所公开的技术的实际精神和保护范围的情况下可以对这些实施例和方法进行改变和修改。存在所公开的技术的许多其它实例，且每一个仅在细节上不同于其它实施例。因此，意味着所公开的技术应该仅被限制到由所附权利要求要求的范围和适用法律的法规和法则。
权利要求
1.一种使用介电外壳增强半导体装置的可靠性的方法，所述方法包括以下步骤 将可光成像永久介电材料层涂敷到所述半导体装置的上表面；使所述可光成像永久介电材料层图案化，以在每一个部件上方都具有开口 ； 将助焊材料分配或丝网印刷到所述永久介电材料的开口； 将不含有助焊剂的焊料涂敷到所述助焊材料的上表面；以及将所述半导体装置加热到适于所述焊料进行回流的回流温度，从而使所述焊料顺应所述永久介电材料的开口的侧壁以形成保护密封件。
2.根据权利要求1所述的方法，其中，所述可光成像永久介电材料层是液体电介质。
3.根据权利要求1所述的方法，其中，所述可光成像永久介电材料层是干膜层叠体。
4.根据权利要求1所述的方法，其中，所述可光成像永久介电材料层为1_300μπι(微米)厚。
5.根据权利要求1所述的方法，其中，所述部件中的至少一个是焊接接合焊盘。
6.根据权利要求1所述的方法，其中，所述部件中的至少一个是管芯间隔部。
7.根据权利要求1所述的方法，其中，所述部件中的至少一个是测试部件。
8.根据权利要求1所述的方法，其中，所述可光成像永久介电材料层与凸点下金属层 (UBM)重叠至少1微米。
9.根据权利要求1所述的方法，其中，所述半导体装置包括衬底层，所述衬底层包括硅 (Si)。
10.根据权利要求1所述的方法，其中，所述焊料为至少一个焊料球。
11.根据权利要求1所述的方法，其中，所述焊料为焊膏。
12.一种使用介电外壳增强半导体装置的可靠性的方法，所述方法包括以下步骤 将可光成像永久介电材料层涂敷到所述半导体装置的上表面；使所述可光成像永久介电材料层图案化以在每一个部件上方都具有开口 ； 将含有助焊剂的焊料分配到所述永久介电材料的开口中；以及将所述半导体装置加热到适于所述焊料进行回流的回流温度，从而使所述焊料顺应所述永久介电材料的开口的侧壁以形成保护密封件。
13.根据权利要求12所述的方法，其中，所述可光成像永久介电材料层是液体电介质。
14.根据权利要求12所述的方法，其中，所述可光成像永久介电材料层是干膜层叠体。
15.根据权利要求12所述的方法，其中，所述可光成像永久介电材料层为1-300μπι(微米)厚。
16.根据权利要求12所述的方法，其中，所述部件中的至少一个是焊接接合焊盘。
17.根据权利要求12所述的方法，其中，所述部件中的至少一个是管芯间隔部。
18.根据权利要求12所述的方法，其中，所述部件中的至少一个是测试部件。
19.一种半导体装置，所述半导体装置包括 衬底层；至少一个输入/输出(I/O)焊盘，其中所述至少一个输入/输出(I/O)焊盘位于所述衬底层的上表面上；钝化层，其中所述钝化层位于所述衬底层的所述上表面上，并且位于每一个所述输入/ 输出(I/O)焊盘的上表面的一部分上；至少一个凸点下金属层(UBM)，其中每一个所述凸点下金属层(UBM)位于每一个所述输入/输出(I/O)焊盘的上表面上；可光成像永久介电材料层，其中所述可光成像永久介电材料层位于所述衬底层的所述上表面上和所述凸点下金属层(UBM)的上表面上，并且其中所述可光成像永久介电材料层被图案化以在每一个部件上方都具有开口；助焊材料，其中所述助焊材料位于所述永久介电材料的开口内；以及不含有助焊剂的至少一个焊料球，其中每一个所述焊料球都位于所述助焊材料的上表面上，其中，所述半导体装置被加热到适于所述至少一个焊料球进行回流的回流温度，从而使所述至少一个焊料球顺应所述永久介电材料的开口的侧壁以形成保护密封件。
20. 一种半导体装置，所述半导体装置包括 衬底层；至少一个输入/输出(I/O)焊盘，其中所述至少一个输入/输出(I/O)焊盘位于所述衬底层的上表面上；钝化层，其中所述钝化层位于所述衬底层的所述上表面上，并且位于每一个所述输入/ 输出(I/O)焊盘的上表面的一部分上；至少一个凸点下金属层(UBM)，其中每一个所述凸点下金属层(UBM)位于每一个所述输入/输出(I/O)焊盘的上表面上；可光成像永久介电材料层，其中所述可光成像永久介电材料层位于所述衬底层的所述上表面上和所述凸点下金属层(UBM)的上表面上，并且其中所述可光成像永久介电材料层被图案化以在每一个部件上方都具有开口；含有助焊剂的至少一个焊料球，其中每一个所述焊料球都位于所述永久介电材料的开口内，其中，所述半导体装置被加热到适于所述至少一个焊料球进行回流的回流温度，从而使所述至少一个焊料球顺应所述永久介电材料的开口的侧壁以形成保护密封件。
全文摘要
本发明公开了一种使用介电外壳增强半导体装置的可靠性的方法和装置。所述方法和装置涉及提高将集成电路(IC)芯片连接到衬底的焊接接缝的可靠性。所述方法包括以下步骤将可光成像永久介电材料层涂敷到半导体装置的上表面；以及使可光成像永久介电材料层图案化以在每一个部件上方具有开口。该方法还包括以下步骤将助焊材料分配或丝网印刷到永久介电材料开口中；以及将不含有助焊剂的焊料涂敷到助焊材料的上表面。在一个或多个实施例中，该方法还包括以下步骤将半导体装置加热到适于焊料进行回流的回流温度，从而使焊料顺应永久介电材料开口的侧壁以形成保护密封件。
文档编号H01L21/60GK102177575SQ200980139878
公开日2011年9月7日 申请日期2009年8月7日 优先权日2008年8月7日
发明者安东尼·P·柯蒂斯, 斯图尔特·利希滕塔尔, 盖伊·F·伯吉斯, 约翰·J·H·雷什, 迈克尔·E·约翰逊 申请人:弗利普芯片国际有限公司